封裝結構以及封裝工藝的製作方法
2023-05-21 20:33:11 2
專利名稱：封裝結構以及封裝工藝的製作方法
技術領域：
本發明涉及一種封裝結構與封裝工藝，且特別涉及一種堆疊式的封裝結構與封裝工藝。
背景技術：
在現今的資訊社會中，使用者均是追求高速度、高品質、多功能性的電子產品。就產品外觀而言，電子產品的設計是朝向輕、薄、短、小的趨勢邁進。因此，電子封裝技術發展出諸如堆疊式半導體元件封裝等多半導體元件封裝技術。堆疊式半導體元件封裝是利用垂直堆疊的方式將多個半導體元件封裝於同一封裝結構中，如此可提升封裝密度以使封裝體小型化，且可利用立體堆疊的方式縮短半導體元件之間的信號傳輸的路徑長度，以提升半導體元件之間信號傳輸的速度，並可將不同功能的半導體元件組合於同一封裝體中。已知的一種堆疊式半導體元件封裝是先將晶片載板配置於線路基板上。之後進行封膠工藝，並且在晶片載板上製作直通矽穿孔(Through Silicon Via，TSV)，以電性連接後續堆疊的上層晶片至線路基板。現有製作直通矽穿孔的工藝是先對晶片載板及其上方的封裝膠體進行研磨，以露出直通矽穿孔的頂面。然後，再對晶片載板進行選擇性蝕刻，使直通矽穿孔的一端凸出於晶片載板。然而，在對晶片載板進行蝕刻的同時，亦相對使得晶片載板的高度低於周圍的封裝膠體。舉例而言，假設在進行蝕刻工藝前，封裝膠體與晶片載板的厚度一致，則在蝕刻工藝後，晶片載板與周圍的封裝膠體之間將產生3 5 μ m，甚至大於5 μ m的高度差。如此一來， 當上層晶片與晶片載板接合時，便有可能因為上層晶片上的凸塊高度無法彌補此高度差， 使得凸塊無法與凸出的直通矽穿孔有效接合而導致電性測試失敗，或者發生上層晶片與封裝膠體之間之間隙過小而無法順利填入底膠等問題。
發明內容
本發明提供一種封裝結構以及封裝工藝，其可在堆疊式半導體元件封裝中確保上層晶片與晶片載板的直通矽穿孔有效接合，提高工藝良率。本發明提供一種封裝結構以及封裝工藝，其可在堆疊式半導體元件封裝中有效維持上層晶片與封裝膠體之間的間隙，使後續的填膠動作得以順利進行。為具體描述本發明的內容，在此提出一種封裝結構，包括線路基板、第一晶片、多個第一凸塊、第一封膠、第二晶片以及多個柱狀凸塊。線路基板具有相對的頂面與底面。第一晶片配置於線路基板的頂面上。第一晶片具有相對的頂面以及底面，第一晶片的底面面向線路基板，且第一晶片具有多個直通矽穿孔(Through Silicon Via, TSV)。每一直通矽穿孔的一端凸出第一晶片的頂面。所述多個第一凸塊配置於第一晶片與線路基板之間，並且電性連接直通矽穿孔與線路基板。第一封膠全面覆蓋線路基板的頂面，並且具有開口，暴露出第一晶片的頂面以及每一直通矽穿孔的該端。第二晶片配置於第一晶片上方，且第二晶片具有底面，面向第一晶片。所述多個柱狀凸塊配置於第二晶片的底面，以電性連接第二晶片與對應的該多個直通矽穿孔。在實施例中，所述封裝結構還包括第一底膠，配置於第一晶片與線路基板之間，並且包覆第一凸塊。在實施例中，所述封裝結構還包括第二封膠，其配置於第一封膠上，並且覆蓋第二
-H-· I I心片。在實施例中，所述封裝結構還包括第二底膠，配置於第二晶片與第一晶片之間，並且包覆柱狀凸塊以及每一直通矽穿孔的該端。在實施例中，第一封膠的頂面高於第一晶片的頂面。在實施例中，第一封膠的該頂面高於每一直通矽穿孔露出的該端。本發明更提出一種封裝工藝。首先，提供線路基板，此線路基板具有頂面。接著， 接合多個第一晶片於線路基板的頂面，其中每一第一晶片的底面面向線路基板，每一第一晶片還具有多個導電孔道(Conductive Via)以及位於第一晶片的底面上的多個第一凸塊， 且每一第一凸塊電性連接所對應的導電孔道與線路基板。然後，形成第一封膠，使其覆蓋線路基板的頂面以及第一晶片。接著，移除每一第一晶片上方的第一封膠以及縮減第一晶片的厚度，以暴露出每一第一晶片的頂面以及每一導電孔道的一端，其中每一導電孔道的該端凸出所對應的第一晶片的頂面而成為直通矽穿孔。之後，分別接合第二晶片於每一第一晶片上。每一第二晶片的底面面向所對應的第一晶片，且每一第二晶片具有多個柱狀凸塊， 其配置於所對應的第二晶片的底面，並且電性連接對應的第二晶片與直通矽穿孔。在實施例中，所述封裝工藝還包括在接合第一晶片於線路基板的頂面之後，形成第一底膠於第一晶片與線路基板之間，第一底膠包覆第一凸塊。在實施例中，所述封裝工藝還包括在接合第二晶片與第一晶片之後，形成第二封膠於第一封膠上。第二封膠覆蓋第二晶片。在實施例中，所述封裝工藝還包括在分別接合每一第二晶片於所對應的該第一晶片上之後，形成第二底膠於每一第二晶片與所對應的第一晶片之間。第二底膠包覆柱狀凸塊以及每一直通矽穿孔露出的該端。在此更提出另一種封裝結構，包括線路基板、封裝單元以及第一底膠。線路基板具有相對的頂面與底面。封裝單元配置於線路基板的頂面上。封裝單元包括第一晶片、第一封膠、多個第一凸塊、第二晶片以及多個柱狀凸塊。第一晶片具有相對的頂面以及底面，且第一晶片的底面面向線路基板。第一晶片具有多個直通矽穿孔(Through Silicon Via,TSV), 每一直通矽穿孔的一端凸出第一晶片的頂面。第一封膠包覆第一晶片，第一封膠的底面與第一晶片的該底面齊平，且第一封膠具有開口暴露出第一晶片的頂面以及每一直通矽穿孔的該端。第一凸塊配置於第一晶片與線路基板之間，並且電性連接直通矽穿孔與線路基板。 第二晶片配置於第一晶片上方，第二晶片具有底面，且第二晶片的底面面向第一晶片。柱狀凸塊配置於第二晶片的底面，以電性連接第二晶片與對應的直通矽穿孔。在實施例中，所述封裝結構還包括第一底膠，配置於封裝單元與線路基板之間，並且包覆第一凸塊。在實施例中，所述封裝結構還包括第二封膠，配置於第一封膠上，並且覆蓋第二晶片。
在實施例中，所述封裝結構還包括第二底膠，配置於第二晶片與第一晶片之間，並且包覆柱狀凸塊以及每一直通矽穿孔的該端。在實施例中，第一封膠的頂面高於第一晶片的該頂面。在實施例中，第一封膠的頂面高於每一直通矽穿孔露出的該端。本發明更提出一種封裝工藝。首先，提供載具，並且在載具上塗布黏著層。接著，配置多個第一晶片於黏著層上，每一第一晶片的底面面向載具。每一第一晶片還具有多個導電孔道以及位於第一晶片的底面上的多個第一凸塊。第一凸塊埋入黏著層。然後，形成第一封膠於黏著層上，使第一封膠覆蓋黏著層以及第一晶片。接著，移除每一第一晶片上方的第一封膠以及縮減第一晶片的厚度，以暴露出每一第一晶片的頂面以及每一導電孔道的一端，使得每一導電孔道的該端凸出所對應的第一晶片的頂面而成為直通矽穿孔。接著，接合第二晶片於每一第一晶片上。每一第二晶片的底面面向所對應的第一晶片，且每一第二晶片具有多個柱狀凸塊。柱狀凸塊配置於所對應的第二晶片的底面，並且電性連接對應的第二晶片與直通矽穿孔。然後，移除載具與黏著層，以形成封裝單元陣列，並且裁切封裝單元陣列，以得到多個封裝單元。接著，將所述多個封裝單元中的一個接合至線路基板的頂面。 封裝單元通過所對應的第一凸塊電性連接至線路基板。之後，裁切線路基板。在實施例中，所述封裝工藝還包括在將封裝單元中的一個接合至線路基板的頂面之後，形成第一底膠於封裝單元與線路基板之間。第一底膠包覆第一凸塊。在實施例中，所述封裝工藝還包括在接合第二晶片與第一晶片之後，形成第二封膠於第一封膠上，其中第二封膠覆蓋第二晶片。在實施例中，所述封裝工藝還包括在接合每一第二晶片於所對應的第一晶片上之後，形成第二底膠於每一第二晶片與所對應的第一晶片之間。第二底膠包覆柱狀凸塊以及每一直通矽穿孔露出的該端。基於上述，本發明採用柱狀凸塊來連接上層的第二晶片與下層的第一晶片的直通矽穿孔，因此可通過調整柱狀凸塊的高度來控制第一晶片與第二晶片之間的間距。換言之， 本發明的柱狀凸塊可以補償第一晶片與周圍的第一封膠之間的高度差，因此可以確保柱狀凸塊與凸出的直通矽穿孔有效接合，改善工藝良率。同時，本發明亦可通過柱狀凸塊來維持第二晶片與第一封膠之間的間距，使第二底膠可被順利填入第一晶片與第二晶片之間。為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合附圖作詳細說明如下。
圖1繪示依據本發明的實施例的一種封裝結構。圖2A-2K繪示圖1的封裝結構的一種製作方法。圖3A與;3B繪示依據本發明的另一實施例的局部封裝工藝。圖4A與4B繪示依據本發明的另一實施例的局部封裝工藝。圖5繪示依據本發明的另一實施例的一種封裝結構。圖6A-6J繪示圖5的封裝結構的一種製作方法。圖7A與7B繪示依據本發明的另一實施例的局部封裝工藝。圖8A與8B繪示依據本發明的另一實施例的局部封裝工藝。
附圖標記說明100,500 封裝結構102,502 載具104、504:黏著層110、510:線路基板110a、510a 線路基板的頂面110b、510b 線路基板的底面511 封裝單元陣列512 封裝單元120,520 第一晶片120a、520a 第一晶片的頂面120b、520b 第一晶片的底面122,522 直通矽穿孔122，、522，導電孔道12^i、522a 直通矽穿孔的一端128,528 焊料130,530 第一凸塊140,540 第一底膠150,550 第一封膠150a、550a 第一封膠的頂面550b 第一封膠的底面152、552 第一封膠的開口160b、560b 第二晶片的底面160、560:第二晶片170、570 柱狀凸塊180,580 第二底膠190、590 第二封膠192,592 焊球702、704、802、804 熱壓頭H1、H3 第一封膠與直通矽穿孔之間的高度差H2、H4 柱狀凸塊的高度
具體實施例方式本發明的封裝結構通過柱狀凸塊來連接上層的第二晶片與下層的第一晶片，以調整第一晶片與第二晶片之間的間距，補償第一晶片與周圍的封裝膠體之間因為形成直通矽穿孔而產生的高度差。此概念可適用於各種堆疊式半導體元件封裝，下文分別通過多個實施例來列舉說明本發明的技術方案可適用的幾種封裝結構及其製作方法。圖1繪示依據本發明的實施例的一種封裝結構。如圖1所示，本實施例的封裝結構100包括線路基板110、第一晶片120、多個第一凸塊130、第一底膠140、第一封膠150、第二晶片160、多個柱狀凸塊170以及第二底膠180。線路基板110具有相對的頂面IlOa與底面110b。第一晶片120配置於線路基板110的頂面IlOa上。此外，第一晶片120的底面 120b面向線路基板110，且第一晶片120具有多個直通矽穿孔122。每一直通矽穿孔122的一端12 凸出第一晶片120的頂面120a。請再參考圖1，第一凸塊130配置於第一晶片120與線路基板110之間，以電性連接直通矽穿孔122與線路基板110。第一底膠140配置於第一晶片120與線路基板110之間，以包覆第一凸塊130。此外，第一封膠150全面覆蓋線路基板110的頂面110a，並且具有一開口 152暴露出第一晶片120的頂面120a以及每一直通矽穿孔122的該端12加。在此， 製作直通矽穿孔122時，需先研磨第一晶片120及其上方的第一封膠150，露出每一直通矽穿孔122的頂面。然後，再對第一晶片120進行選擇性蝕刻，使每一直通矽穿孔122的該端 12 凸出於第一晶片120。因此，第一封膠150的頂面150a可能高於第一晶片120的頂面 120a。同時，第一封膠150的頂面150a也可能高於每一直通矽穿孔122露出的該端122a。第二晶片160配置於第一晶片120上方，且第二晶片160的底面160b面向第一晶片120。柱狀凸塊170配置於第二晶片160的底面160b，以電性連接第二晶片160與對應的直通矽穿孔122。柱狀凸塊170與對應的直通矽穿孔122之間例如通過焊料1 相互接合。第二底膠180配置於第二晶片160與第一晶片120之間，並且包覆柱狀凸塊170以及每一直通矽穿孔122的該端12加。此外，封裝結構100還可包括第二封膠190，其配置於第一封膠150上，並且覆蓋第二晶片160以及第二底膠180。線路基板110的底面IlOb可具有多個焊球192。在本實施例的封裝結構100中，第一封膠150的頂面150a與每一直通矽穿孔122 露出的該端12 之間例如具有高度差Hl，而柱狀凸塊170的高度H2可大於此高度差Hl， 以補償此高度差H1，並確保柱狀凸塊170可與直通矽穿孔122有效接合。柱狀凸塊的材料例如是銅或是其他適合的導電材料。另外，在本實施例中，第二晶片160的尺寸大於第一晶片120。由於柱狀凸塊170 的高度H2大於第一封膠150的頂面150a與每一直通矽穿孔122露出的該端12 之間的高度差Hl，因此第二晶片160不會觸碰第一封膠150的頂面150a，使得第二底膠180可被順利填入第一晶片120與第二晶片160之間以及第二晶片160與第一封膠150之間。當然，在其他實施例中，第二晶片160的尺寸也可能小於第一晶片120。本發明並不限定第一晶片120與第二晶片160的相對大小。圖2A1K繪示前述實施例的封裝結構100的一種製作方法，其中為了方便說明，圖 2A-I僅繪示局部區域中一個單元的封裝流程。實際上，本發明的封裝工藝是晶片級封裝工藝，是同時對載具上的多個陣列排列的單元進行封裝步驟，以形成多個如圖1所示的封裝結構100。首先，如圖2A所示，將線路基板110配置於一載具102上，其中線路基板110的底面IlOb通過黏著層104與載具102接合。載具102例如是一晶片或其它適用的基材。接著，如圖2B所示，在線路基板110的頂面IlOa上塗布第一底膠140。此第一底膠140例如是熱固化膠。並且，如圖2C所示，熱壓頭702抓取第一晶片120，並將第一晶片120以倒裝片方式接合到線路基板110上。第一晶片120的底面120b面向線路基板110。第一晶片 120還具有多個導電孔道122』以及位於其底面120b上的多個第一凸塊130。
之後，如圖2D所示，每一第一凸塊130電性連接所對應的導電孔道122』與線路基板110。此外，第一底膠140會包覆第一凸塊130。並且，形成第一封膠150，使其覆蓋線路基板110的頂面110a、第一晶片120以及第一底膠140。接著，如圖2E所示，通過化學機械拋光或其他適用的工藝來移除第一晶片120上方的第一封膠150以及縮減第一晶片120的厚度，以暴露出第一晶片120的頂面120a以及每一導電孔道122』的一端122a，使得每一導電孔道122』的該端12 凸出第一晶片120的頂面120a而成為直通矽穿孔122。然後，如圖2F所示，對每一直通矽穿孔122的該端12 進行表面處理，並可在每一直通矽穿孔122的該端12 形成焊料1 或是鎳金層，以增進後續的柱狀凸塊170與直通矽穿孔122的接合性(bondibility)。之後，如圖2G所示，在第一晶片120的頂面120a 上形成第二底膠180。此第二底膠180例如是一熱固化膠。接著，如圖2H所示，熱壓頭704抓取第二晶片160，並將第二晶片160以倒裝片方式接合到第一晶片120上。第二晶片160的底面160b面向第一晶片120。此外，第二晶片 160的底面160b形成有多個柱狀凸塊170。之後，如圖21所示，所述多個柱狀凸塊170與對應的直通矽穿孔122經由焊料1 接合，以電性連接第二晶片160與第一晶片120。第二底膠180包覆柱狀凸塊170以及每一直通矽穿孔122露出的該端12加。另外，本實施例在完成圖2H的步驟之後，還可以如圖21所示，形成第二封膠190於第一封膠150上。第二封膠190覆蓋第二晶片160以及第二底膠180。在其他實施例中，也可以選擇不形成第二封膠190。在前述步驟之後，可再如圖2J所示，分離線路基板110與載具102。並且，如圖I 所示，在線路基板110的底面IlOb上形成多個焊球192，並且對陣列型態的整個封裝結構進行單體化切割，以得到多個如圖1所示的封裝結構100。此時，所得到的封裝結構100中，線路基板110、第一封膠150以及第二封膠190的側面會相互切齊。前述圖2A-I所示的封裝工藝是先形成第一底膠140，之後再進行倒裝片接合的方式來接合第一晶片120與線路基板110。此外，先形成第二底膠180，之後再進行倒裝片接合的方式來接合第一晶片120與第二晶片160。然而，本發明並不限於此。圖3A與;3B繪示依據本發明的另一實施例的局部封裝工藝。承續圖2A所繪示的工藝步驟，圖3A選擇先將第一晶片120以倒裝片方式接合至線路基板110。之後，再如圖 3B所示，在第一晶片120與線路基板110之間填入第一底膠140，使第一底膠140包覆第一凸塊130。在完成圖:3B所示的步驟之後，可繼續進行圖2D的步驟。圖4A與4B繪示依據本發明的另一實施例的局部封裝工藝。承續圖2F所繪示的工藝步驟，圖4A選擇先將第二晶片160以倒裝片方式接合至第一晶片120。之後，再如圖 4B所示，在第一晶片120與第二晶片160之間填入第二底膠180，使第二底膠180包覆柱狀凸塊170以及每一直通矽穿孔122露出的該端122a。在完成圖4B所示的步驟之後，可繼續進行圖21的步驟。圖5繪示依據本發明的另一實施例的一種封裝結構。如圖5所示，封裝結構500， 包括線路基板510、封裝單元512以及第一底膠M0。線路基板510具有相對的頂面510a 與底面510b。封裝單元512配置於線路基板510的頂面510a上。封裝單元512包括第一晶片520、第一封膠550、多個第一凸塊530、第二晶片560、多個柱狀凸塊570以及第二底膠580。第一晶片520具有相對的頂面520a以及底面520b，且第一晶片520的底面520b面向線路基板510。第一晶片520具有多個直通矽穿孔522。每一直通矽穿孔522的一端52 凸出第一晶片520的頂面520a。第一封膠550包覆第一晶片520。第一封膠550的底面550b與第一晶片520的底面520b齊平，且第一封膠550具有開口 552暴露出第一晶片520的頂面 520a以及每一直通矽穿孔522的該端52加。第一凸塊530配置於第一晶片520與線路基板510之間，並且電性連接直通矽穿孔522與線路基板510。在此，因為製作直通矽穿孔522需先研磨第一晶片520及其上方的第一封膠550， 露出每一直通矽穿孔522的頂面。然後，再對第一晶片520進行選擇性蝕刻，使每一直通矽穿孔522的該端52 凸出於第一晶片520。因此，第一封膠550的頂面550a可能高於第一晶片520的頂面520a。同時，第一封膠550的頂面550a也可能高於每一直通矽穿孔522 露出的該端52加。第二晶片560配置於第一晶片520上方。第二晶片560的底面560b面向第一晶片520。柱狀凸塊570配置於第二晶片560的底面560b，以電性連接第二晶片560與對應的直通矽穿孔522。柱狀凸塊570與對應的直通矽穿孔522之間例如通過焊料5 相互接合。此外，第二底膠580配置於第二晶片560與第一晶片520之間，並且包覆柱狀凸塊570 以及每一直通矽穿孔522的該端52加。第一底膠540配置於封裝單元512與線路基板510 之間，並且包覆第一凸塊530。此外，封裝結構500還可包括第二封膠590，其配置於第一封膠550上，並且覆蓋第二晶片560以及第二底膠580。線路基板510的底面510b可具有多個焊球592。在本實施例的封裝結構500中，第一封膠550的頂面550a與每一直通矽穿孔522 露出的該端52 之間例如具有高度差H3，而柱狀凸塊570的高度H4可大於此高度差H3， 以補償此高度差H3，並確保柱狀凸塊570可與直通矽穿孔522有效接合。另外，在本實施例中，第二晶片560的尺寸大於第一晶片520。由於柱狀凸塊570 的高度H4大於第一封膠550的頂面550a與每一直通矽穿孔522露出的該端52 之間的高度差H3，因此第二晶片560不會觸碰第一封膠550的頂面550a，使得第二底膠580可被順利填入第一晶片520與第二晶片560之間以及第二晶片560與第一封膠550之間。當然，在其他實施例中，第二晶片560的尺寸也可能小於第一晶片520。本發明並不限定第一晶片520與第二晶片560的相對大小。圖6A-6J繪示前述實施例的封裝結構500的一種製作方法，其中為了方便說明，圖 6A-6J僅繪示局部區域中一個單元的封裝流程。實際上，本發明的封裝工藝是晶片級封裝工藝，是同時對載具上的多個陣列排列的單元進行封裝步驟，以形成多個如圖5所示的封裝結構500。首先，如圖6A所示，提供一載具502，並且在載具502上塗布黏著層504。接著，配置第一晶片520於黏著層504上。第一晶片520的底面520b面向載具502。第一晶片520 具有多個導電孔道522』以及位於第一晶片520的底面520b上的多個第一凸塊530，其中第一凸塊530埋入黏著層504。然後，如圖6B所示，形成第一封膠550於黏著層504上，使第一封膠550覆蓋黏著層504以及第一晶片520。接著，如圖6C所示，移除第一晶片520上方的第一封膠550以及縮減第一晶片520的厚度，以暴露出第一晶片520的頂面520a以及每一導電孔道522，的一端52加，使得每一導電孔道522，的該端52 凸出所對應的第一晶片520的頂面520a而成為直通矽穿孔522。然後，如圖6D所示，對每一直通矽穿孔522的該端52 進行表面處理，並可在每一直通矽穿孔522的該端52 形成焊料528，以增進後續的柱狀凸塊570與直通矽穿孔522 的接合性(bondibility)。之後，如圖6E所示，在第一晶片520的頂面520a上形成第二底膠580。此第二底膠580例如是熱固化膠。接著，如圖6F所示，熱壓頭802抓取第二晶片560，並將第二晶片560以倒裝片方式接合到第一晶片520上。第二晶片560的底面560b面向第一晶片520。此外，第二晶片 560的底面560b形成有多個柱狀凸塊570。之後，如圖6G所示，所述多個柱狀凸塊570與對應的直通矽穿孔522經由焊料5 接合，以電性連接第二晶片560與第一晶片520。第二底膠580包覆柱狀凸塊570以及每一直通矽穿孔522露出的該端52加。另外，本實施例在完成圖6F的步驟之後，還可以如圖6G所示，形成第二封膠590於第一封膠550上。第二封膠590覆蓋第二晶片560以及第二底膠580。在其他實施例中，也可以選擇不形成第二封膠590。在前述步驟之後，可再如圖Ml所示，移除載具502與黏著層504，以形成封裝單元陣列511。此時，原先埋入黏著層504的第一凸塊530會暴露出來。之後，裁切封裝單元陣列511，以得到多個封裝單元512(請參見圖61)。接著，如圖61與6J所示，在線路基板510的頂面510a上塗布第一底膠M0。此第一底膠540例如是熱固化膠。並且，熱壓頭804抓取封裝單元512，並將封裝單元512以倒裝片方式接合到線路基板510上。之後，如圖6J所示，第一晶片520的底面520b面向線路基板510。封裝單元512 通過第一晶片520的底面520b上的第一凸塊530電性連接至線路基板510，而第一底膠540 包覆第一凸塊530。此外，在線路基板510的底面510b上形成多個焊球592，並且對陣列型態的整個封裝結構進行單體化切割，以得到多個如圖5所示的封裝結構500。前述圖6A-6J所示的封裝工藝是先於第一晶片520與第二晶片560之間填入第二底膠580，再以倒裝片接合的方式來接合第一晶片520與第二晶片560。此外，先於封裝單元512與線路基板510之間填入第一底膠M0，再以倒裝片接合的方式來接合封裝單元512 與線路基板510。然而，本發明並不限於此。圖7A與7B繪示依據本發明的另一實施例的局部封裝工藝。承續圖6D所繪示的工藝步驟，圖7A選擇先將第二晶片560以倒裝片方式接合至第一晶片520。之後，再如圖 7B所示，在第一晶片520與第二晶片560之間填入第二底膠580，使第二底膠580包覆柱狀凸塊570以及每一直通矽穿孔522露出的該端522a。在完成圖7B所示的步驟之後，可繼續進行圖6G的步驟。圖8A與8B繪示依據本發明的另一實施例的局部封裝工藝。承續圖6H所繪示的工藝步驟，圖8A選擇先將封裝單元512以倒裝片方式接合至線路基板510。之後，再如圖 8B所示，在封裝單元512與線路基板510之間填入第一底膠M0，使第一底膠540包覆第一凸塊530。在完成圖8B所示的步驟之後，可在線路基板510的底面510b上形成多個焊球592，並且對陣列型態的整個封裝結構進行單體化切割，以得到多個如圖5所示的封裝結構 500。綜上所述，本發明並不限定填膠與倒裝片接合步驟的順序，也不限定上層的第二晶片與下層的第一晶片之間的大小關係。由於採用柱狀凸塊來連接上層的第二晶片與下層的第一晶片的直通矽穿孔，因此可通過調整柱狀凸塊的高度來控制第一晶片與第二晶片之間的間距，以補償第一晶片與周圍的第一封膠之間的高度差。如此一來，可在堆疊式半導體元件封裝中確保第二晶片與第一晶片的直通矽穿孔有效接合，提高工藝良率。此外，本發明亦可通過柱狀凸塊來維持上層的第二晶片與第一封膠之間的間距，使後續的填膠動作得以順利進行。雖然本發明已以實施例披露如上，然其並非用以限定本發明，任何所屬技術領域中普通技術人員，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視所附的權利要求所界定為準。
權利要求
1.一種封裝結構，包括線路基板，具有相對的頂面與底面；第一晶片，配置於該線路基板的該頂面上，該第一晶片具有相對的頂面以及底面，該第一晶片的該底面面向該線路基板，且該第一晶片具有多個直通矽穿孔，每一直通矽穿孔的一端凸出該第一晶片的該頂面；多個第一凸塊，配置於該第一晶片與該線路基板之間，並且電性連接該多個直通矽穿孔與該線路基板；第一封膠，全面覆蓋該線路基板的該頂面，並且具有開口，暴露出該第一晶片的該頂面以及每一直通矽穿孔的該端；第二晶片，配置於該第一晶片上方，該第二晶片具有底面，該第二晶片的該底面面向該第一晶片；以及多個柱狀凸塊，配置於該第二晶片的該底面，以電性連接該第二晶片與對應的該多個直通矽穿孔。
2.如權利要求1所述的封裝結構，還包括第一底膠，配置於該第一晶片與該線路基板之間，並且包覆該多個第一凸塊。
3.如權利要求1所述的封裝結構，還包括第二封膠，配置於該第一封膠上，並且覆蓋該第二晶片。
4.如權利要求1所述的封裝結構，還包括第二底膠，配置於該第二晶片與該第一晶片之間，並且包覆該多個柱狀凸塊以及每一直通矽穿孔的該端。
5.如權利要求1所述的封裝結構，其中該第一封膠的頂面高於該第一晶片的該頂面。
6.如權利要求1所述的封裝結構，其中該第一封膠的該頂面高於每一直通矽穿孔露出的該端。
7.一種封裝工藝，包括提供線路基板，該線路基板具有頂面；接合多個第一晶片於該線路基板的該頂面，每一第一晶片的底面面向該線路基板，每一第一晶片還具有多個導電孔道以及位於該第一晶片的該底面上的多個第一凸塊，每一第一凸塊電性連接所對應的該導電孔道與該線路基板；形成第一封膠，使其覆蓋該線路基板的該頂面以及該多個第一晶片； 移除每一第一晶片上方的該第一封膠以及縮減該第一晶片的厚度，以暴露出每一第一晶片的頂面以及每一導電孔道的一端，每一導電孔道的該端凸出所對應的該第一晶片的該頂面而成為直通矽穿孔；以及分別接合第二晶片於每一第一晶片上，每一第二晶片的底面面向所對應的該第一晶片，且每一第二晶片具有多個柱狀凸塊，該多個柱狀凸塊配置於所對應的第二晶片的該底面，並且電性連接對應的該多個第二晶片與該多個直通矽穿孔。
8.如權利要求7所述的封裝工藝，還包括在接合該多個第一晶片於該線路基板的該頂面之後，形成第一底膠於該多個第一晶片與該線路基板之間，該第一底膠包覆該多個第一凸塊。
9.如權利要求7所述的封裝工藝，還包括在接合該多個第二晶片與該多個第一晶片之後，形成第二封膠於該第一封膠上，該第二封膠覆蓋該多個第二晶片。
10.如權利要求7所述的封裝工藝，還包括在分別接合每一第二晶片於所對應的該第一晶片上之後，形成第二底膠於每一第二晶片與所對應的該第一晶片之間，該第二底膠包覆該多個柱狀凸塊以及每一直通矽穿孔露出的該端。
11.一種封裝結構，包括線路基板，具有相對的頂面與底面；封裝單元，配置於該線路基板的該頂面上，該封裝單元包括第一晶片，具有相對的頂面以及底面，該第一晶片的該底面面向該線路基板，且該第一晶片具有多個直通矽穿孔，每一直通矽穿孔的一端凸出該第一晶片的該頂面；第一封膠，包覆該第一晶片，該第一封膠的底面與該第一晶片的該底面齊平，且該第一封膠具有開口，暴露出該第一晶片的該頂面以及每一直通矽穿孔的該端；多個第一凸塊，配置於該第一晶片與該線路基板之間，並且電性連接該多個直通矽穿孔與該線路基板；第二晶片，配置於該第一晶片上方，該第二晶片具有底面，該第二晶片的該底面面向該第一晶片；以及多個柱狀凸塊，配置於該第二晶片的該底面，以電性連接該第二晶片與對應的該多個直通矽穿孔。
12.如權利要求11所述的封裝結構，還包括第一底膠，配置於該封裝單元與該線路基板之間，並且包覆該多個第一凸塊。
13.如權利要求11所述的封裝結構，還包括第二封膠，配置於該第一封膠上，並且覆蓋該第二晶片。
14.如權利要求11所述的封裝結構，還包括第二底膠，配置於該第二晶片與該第一晶片之間，並且包覆該多個柱狀凸塊以及每一直通矽穿孔的該端。
15.如權利要求11所述的封裝結構，其中該第一封膠的頂面高於該第一晶片的該頂
16.如權利要求11所述的封裝結構，其中該第一封膠的該頂面高於每一直通矽穿孔露出的該端。
17.一種封裝工藝，包括提供載具，該載具上塗布黏著層；配置多個第一晶片於該黏著層上，每一第一晶片的底面面向該載具，每一第一晶片還具有多個導電孔道以及位於該第一晶片的該底面上的多個第一凸塊，該多個第一凸塊埋入該黏著層；形成第一封膠於該黏著層上，該第一封膠覆蓋該黏著層以及該多個第一晶片；移除每一第一晶片上方的該第一封膠以及縮減該第一晶片的厚度，以暴露出每一第一晶片的頂面以及每一導電孔道的一端，每一導電孔道的該端凸出所對應的該第一晶片的該頂面而成為直通矽穿孔；接合第二晶片於每一第一晶片上，每一第二晶片的底面面向所對應的該第一晶片，且每一第二晶片具有多個柱狀凸塊，該多個柱狀凸塊配置於所對應的該第二晶片的該底面， 並且電性連接對應的該多個第二晶片與該多個直通矽穿孔；移除該載具與該黏著層，以形成封裝單元陣列，並且裁切該封裝單元陣列，以得到多個封裝單元；將該多個封裝單元中的一個接合至線路基板的頂面，該封裝單元通過所對應的該多個第一凸塊電性連接至該線路基板；以及裁切該線路基板。
18.如權利要求17所述的封裝工藝，還包括在將該多個封裝單元中的一個接合至該線路基板的該頂面之後，形成第一底膠於該封裝單元與該線路基板之間，該第一底膠包覆該多個第一凸塊。
19.如權利要求17所述的封裝工藝，還包括在接合該多個第二晶片與該多個第一晶片之後，形成第二封膠於該第一封膠上，該第二封膠覆蓋該多個第二晶片。
20.如權利要求17所述的封裝工藝，還包括在接合每一第二晶片於所對應的該第一晶片上之後，形成第二底膠於每一第二晶片與所對應的該第一晶片之間，該第二底膠包覆該多個柱狀凸塊以及每一直通矽穿孔露出的該端。
全文摘要
本發明公開了一種封裝結構以及封裝工藝，採用柱狀凸塊來連接上層的第二晶片與下層的第一晶片的直通矽穿孔，因此可通過調整柱狀凸塊的高度來控制第一晶片與第二晶片之間的間距。換言之，此柱狀凸塊可以補償第一晶片與周圍的封裝膠體之間的高度差，因此可以確保柱狀凸塊與凸出的直通矽穿孔有效接合，改善工藝良率。同時，通過柱狀凸塊可維持第二晶片與封裝膠體之間的間距，使底膠可被順利填入第一晶片與第二晶片之間。
文檔編號H01L21/50GK102263085SQ20101018957
公開日2011年11月30日 申請日期2010年5月24日 優先權日2010年5月24日
發明者張惠珊, 張文雄, 沈啟智, 陳仁川 申請人:日月光半導體製造股份有限公司