二極體結構的製作方法

2023-05-08 14:12:07 3

本實用新型涉及集成電路(IC)器件，特別涉及一種鰭式場效應電晶體(FinFET)器件中的二極體結構。

背景技術：

在迅速發展的半導體製造產業中，互補金屬氧化物半導體(CMOS)FinFET器件用於許多邏輯和其他應用中，並且集成到各種不同類型的半導體器件中。FinFET器件包括其中形成電晶體的溝道和源極/漏極區域的半導體鰭，在半導體鰭的一部分上方以及沿著半導體鰭的該部分的側面形成柵極。與具有相同的器件區域的平面型電晶體相比，FinFET中的溝道和源極/漏極區域的表面積增大促使形成更快速、更可靠以及更好控制的半導體電晶體器件。

包括CMOS FinFET的IC器件還需要其他半導體結構和電晶體，諸如二極體和雙極結型電晶體(BJT)。採用相同的材料和工藝，沿著FinFET的側面以及與FinFET同時形成這些其他半導體結構和電晶體。

然而，現有的CMOS FinFET器件地電學性能欠佳，因此，需要繼續尋求採用新型的二極體結構以提高CMOS FinFET器件的電學性能。

技術實現要素：

本實用新型的目的在於提供一種二極體結構，用於提高CMOS FinFET器件的電學性能。

為解決上述技術問題，本實用新型提供一種二極體結構，包括：

半導體襯底，所述半導體襯底包括隔離鰭區域與鰭陣列區域，在所述隔離鰭區域與所述鰭陣列區域上分別設置有多個第一鰭和第二鰭；

第一淺溝槽，隔離所述隔離鰭區域與所述鰭陣列區域；

多個相間隔排列的第一接觸件和第一虛擬件，位於多個所述第一鰭的上方；多個相間隔排列的第二接觸件和第二虛擬件，位於多個所述第二鰭的上方；

多個第二淺溝槽，位於所述第一虛擬件底部的半導體襯底內，且所述第二淺溝槽位於相鄰的所述第一鰭之間。

優選的，所述第一淺溝槽與第二淺溝槽內均填充有隔離層，且所述隔離層填滿所述第二淺溝槽。

優選的，所述鰭陣列區域包圍所述隔離鰭區域。

優選的，所述第一鰭與第二鰭均呈長方體，且所述第一鰭與第二鰭彼此平行。

優選的，所述第一接觸件與第二接觸件均呈長方體，且所述第一接觸件與第二接觸件彼此平行。

優選的，所述第一接觸件以及第二接觸件長邊所在的方向與所述第一鰭以及第二鰭長邊所在的方向相垂直。

優選的，所述第一虛擬件以及第二虛擬件均呈長方體，且所述第一虛擬件與第二虛擬件彼此平行。

更優選的，所述第一虛擬件、第二虛擬件、第一接觸件、第二接觸件彼此平行。

優選的，所述第一鰭的上表面形成有第一外延層，所述第二鰭的上表面形成有第二外延層。

優選的，所述第一接觸件位於所述第一外延層的上表面，並與所述第一外延層相接觸；所述第二接觸件位於所述第二外延層的上表面，並與所述第二外延層相接觸。

優選的，所述二極體結構還包括介質層，覆蓋所述半導體襯底、第一淺溝槽以及第一接觸件、第二接觸件、第一虛擬件、第二虛擬件，並暴露出所述第一接觸件與第二接觸件的上表面。

優選的，在所述隔離鰭區域內，所述第一接觸件靠近所述第一淺溝槽；在所述鰭陣列區域內，所述第二虛擬件靠近所述第一淺溝槽。

與現有技術相比，本實用新型所提供的二極體結構，通過在第一鰭的上方形成與第一接觸件間隔排列的第一虛擬件，在第二鰭的上方形成與第二接觸件間隔排列的第二虛擬件，第一虛擬件與第二虛擬件能夠提高後續化學機械平坦化步驟中介質層的均一性。

進一步的，在隔離鰭區域內的第一虛擬件底部的半導體襯底內設置第二淺溝槽，且隔離層填充滿所述第二淺溝槽，用於減少柵極側壁的寄生電容，最終提高半導體器件的電學性能。

附圖說明

圖1是本實用新型一實施例所提供的二極體結構的俯視圖。

圖2是本實用新型一實施例所提供的二極體結構的截面圖。

圖3是本實用新型一實施例所提供的二極體結構的截面圖。

具體實施方式

以下結合附圖和具體實施例對本實用新型提供的二極體結構進一步詳細說明。根據下面說明和權利要求書，本實用新型的優點和特徵將更清楚。需說明的是，附圖均採用非常簡化的形式且均使用非精準的比例，僅用以方便、明晰地輔助說明本實用新型實施例的目的。

請參考圖1，圖1為本實用新型一實施例所提供的二極體結構的俯視圖。如圖1所示，本實用新型提供一種二極體結構，包括半導體襯底10，所述半導體襯底10包括隔離鰭區域11與鰭陣列區域12，在所述隔離鰭區域11上設置有多個第一鰭112，在所述鰭陣列區域12上設置有多個第二鰭122；第一淺溝槽20，隔離所述隔離鰭區域11與所述鰭陣列區域12；多個相間隔排列的第一接觸件31和第一虛擬件41，位於多個所述第一鰭112的上方；多個相間隔排列的第二接觸件32和第二虛擬件42，位於多個所述第二鰭122的上方；多個第二淺溝槽(圖1中未示出)，位於所述隔離鰭區域11內的第一虛擬件41底部的半導體襯底10內。其中，所述第一淺溝槽20與第二淺溝槽50內均填充有隔離層，且所述第二淺溝槽50內的隔離層填滿所述第二淺溝槽50。

所述鰭陣列區域12圍繞所述隔離鰭區域11，所述鰭陣列區域12內的多個第二鰭122相互圍繞成閉合形狀，例如圍繞成長方形、正方形或圓形，或本領域技術人員已知的其他形狀，本實施例中，所述鰭陣列區域12內的多個第二鰭122相互圍繞成正方形。並且，所述第一鰭112與第二鰭122均呈長方體，且所述第一鰭112與第二鰭122彼此平行。

所述第一接觸件31與第二接觸件32均呈長方體，且所述第一接觸件31與第二接觸件32彼此平行，相當於多個所述第一接觸件31或者多個所述第二接觸件32彼此平行，且所述第一接觸件31與第二接觸件32彼此平行。所述第一接觸件31以及第二接觸件32長邊所在的方向與所述第一鰭112以及第二鰭122長邊所在的方向相垂直。所述第一虛擬件41與第二虛擬件42均呈長方體，且所述第一虛擬件41與第二虛擬件42彼此平行，相當於多個所述第一虛擬件41或者多個所述第二虛擬件42彼此平行，且所述第一虛擬件41與第二虛擬件42彼此平行。所述第一虛擬件41以及第二虛擬件42與第一接觸件31以及第二接觸件32彼此平行。從圖1中可以看出，俯視所述二極體結構時，所述第一接觸件31、第一虛擬件41與所述第一鰭112交叉排列，所述第二接觸件32、第二虛擬件42與所述第二鰭122交叉排列。

所述第一鰭112與第二鰭122的上表面形成有外延層(圖1中未示出)，所述第一鰭112的上表面形成有第一外延層，所述第二鰭122的上表面形成有第二外延層。所述第一接觸件31位於所述第一外延層的上表面，並與所述第一外延層相接觸；所述第二接觸件32位於所述第二外延層的上表面，並與所述第二外延層相接觸。

所述二極體結構還包括介質層(為使圖1比較清楚的描述二極體結構，在圖1中未畫出介質層)，覆蓋所述半導體襯底10、第一淺溝槽20以及第一接觸件31、第二接觸件32、第一虛擬件41、第二虛擬件42，並暴露出所述第一接觸件31與第二接觸件32的上表面。

請參考圖2，圖2為本實用新型一實施例所提供的二極體結構的截面圖，是圖1在AA』方向上的截面圖。如圖2所示，所述二極體結構包括半導體襯底10，所述半導體襯底10包括隔離鰭區域11與鰭陣列區域12，所述鰭陣列區域12圍繞所述隔離鰭區域11，在半導體襯底10內形成有第一淺溝槽20，所述第一淺溝槽20用於隔離所述隔離鰭區域11與鰭陣列區域12，所述第一淺溝槽20內填充有隔離層21，所述隔離層21填充部分深度的第一淺溝槽20。

在所述半導體襯底10上形成有多個間隔排列的接觸件與虛擬件，多個相間隔排列的第一接觸件31和第一虛擬件42位於多個所述第一鰭(圖2中未示出)的上方，多個相間隔排列的第二接觸件32和第二虛擬件42位於多個所述第二鰭(圖2中未示出)的上方。在所述隔離鰭區域11內形成有多個第二淺溝槽50，位於所述第一虛擬件41底部的半導體襯底10內，在所述第二淺溝槽50內填充有隔離層51，所述隔離層51填滿所述第二淺溝槽50，即所述隔離層51與所述第一虛擬件41相接觸。

所述第一鰭的上表面形成有第一外延層113，所述第二鰭的上表面形成有第二外延層123，所述隔離鰭區域11內的第一外延層113為矽鍺(GiGe)外延層，所述鰭陣列區域12內的第二外延層123為矽磷(SiP)外延層，所述第一接觸件31位於所述第一外延層113的上表面，並與所述第一外延層113相接觸；所述第二接觸件32位於所述第二外延層123的上表面，並與所述第二外延層123相接觸。

然後，在半導體結構的上表面，即在所述半導體襯底10、第一淺溝槽20、第一接觸件31、第二接觸件32、第一虛擬件41、第二虛擬件42以及第一外延層113與第二外延層123的上表面形成有介質層60，相當於所述介質層60覆蓋所述半導體襯底10以及在所述半導體襯底10上形成的其他部件，並且，所述介質層60暴露出所述第一接觸件31與第二接觸件32，用於與外部部件相連接。

在沉積形成介質層之後需要進行化學機械研磨以進行平坦化，形成平坦化的介質層60，在所述第一鰭112的上方形成與第一接觸件31間隔排列的第一虛擬件41，在所述第二鰭122的上方形成與第二接觸件32間隔排列的第二虛擬件42，能夠保證在進行化學機械研磨步驟時介質層60的均一性，形成均一性好的介質層。本實施例中，所述第一虛擬件41與第二虛擬件42的材質為聚乙烯(Poly)，在其他實施例中，所述第一虛擬件41與第二虛擬件42可以採用本領域技術人員已知的其他材料。

另外，從圖1與圖2中可以看出，在所述隔離鰭區域11內，所述第一接觸件31靠近所述第一淺溝槽20；在所述鰭陣列區域12內，所述第二虛擬件42靠近所述第一淺溝槽20。在所述隔離鰭區域11內，所述第一虛擬件41排列於多個所述第一接觸件31之間，所述第一接觸件31靠近所述第一淺溝槽20，在所述鰭陣列區域12內，所述第二虛擬件42排列於所述多個第二接觸件32之間，並且在所述鰭陣列區域12的外邊緣與內邊緣均設置有第二虛擬件42，在所述鰭陣列區域12的內邊緣，所述第二虛擬件42相比於所述第二接觸件32更靠近所述第一淺溝槽20。

本實用新型所提供的二極體結構，通過在第一鰭112的上方形成與第一接觸件31間隔排列的第一虛擬件41，在第二鰭122的上方形成與第二接觸件32間隔排列的第二虛擬件42，能夠提高後續化學機械平坦化步驟中介質層60的均一性；在隔離鰭區域11內的第一虛擬件41底部的半導體襯底內設置第二淺溝槽50，且隔離層51填充滿所述第二淺溝槽50，用於減少柵極側壁的寄生電容，最終提高半導體器件的電學性能。

請參考圖3，圖3為本實用新型一實施例所提供的二極體結構的截面圖，是圖1在BB』方向上的截面圖。如圖3所示，所述二極體結構包括半導體襯底10，所述半導體襯底10包括隔離鰭區域11與鰭陣列區域12，在所述隔離鰭區域11上形成有多個第一鰭112，在所述鰭陣列區域12上形成有多個第二鰭122，在所述第一鰭112與第二鰭122上均形成有外延層，所述第一鰭112上的第一外延層113為矽鍺(GiGe)外延層，所述第二鰭122上的第二外延層123為矽磷(SiP)外延層。需要說明的是，在本實施例中，所述矽鍺外延層的截面為六邊形，所述矽磷外延層的截面為四邊形，僅是為了方便說明並區分兩種不同材質的外延層，本實用新型中，第一外延層與第二外延層的截面並不僅限於四邊形與六邊形這兩種形狀。

在不同實施例中，所述半導體襯底10可以是矽晶圓、矽鍺晶圓或絕緣體上矽(SOI)晶圓，半導體襯底10可以是摻雜的襯底，例如半導體襯底10是P型矽襯底，在P型矽襯底上可以形成有n型深阱，在本實施例中，並不對此進行限制。

可以理解的是，本實施例提供的二極體結構中含有多個鰭，例如在附圖1中，在隔離鰭區域11中形成有9個第一鰭112，在隔離鰭區域11上下兩側的鰭陣列區域12中分別形成有3個第二鰭122，本實施例僅列舉了一定數量的鰭以及一定數量的接觸件與虛擬件，在其他實施例中，所述鰭、接觸件以及虛擬件可以是其他的數量，或者所述鰭、接觸件以及虛擬件的數量由實際需求決定。

綜上所述，本實用新型所提供的二極體結構，通過在第一鰭的上方形成與第一接觸件間隔排列的第一虛擬件，在第二鰭的上方形成與第二接觸件間隔排列的第二虛擬件，第一虛擬件與第二虛擬件能夠提高後續化學機械平坦化步驟中介質層的均一性；在隔離鰭區域內的第一虛擬件底部的半導體襯底內設置第二淺溝槽，且隔離層填充滿所述第二淺溝槽，用於減少柵極側壁的寄生電容，最終提高半導體器件的電學性能。

上述描述僅是對本實用新型較佳實施例的描述，並非對本實用新型範圍的任何限定，本實用新型領域的普通技術人員根據上述揭示內容做的任何變更、修飾，均屬於權利要求書的保護範圍。