半導體集成電路和運算放大器電路的製作方法
2023-05-08 02:42:31
專利名稱：半導體集成電路和運算放大器電路的製作方法
技術領域：
本發明涉及半導體集成電路和運算放大器電路，特別涉及能設定為備用狀態的半導體集成電路和運算放大器電路。
背景技術：
一般，作為MOS電晶體特性退化的主要原因之一，有穩定性。這是在MOS電晶體的柵極氧化膜上產生的柵極電場在長時間維持強電場狀態或以動態動作處於那樣的強電場狀態的情況下，電荷被柵極氧化膜的缺陷捕獲之後，電晶體特性(主要是閾值電壓Vt)隨時間而變化的現象。
因柵極電場方向不同，該穩定性特性(stability)有NBTI方式和PBTI方式兩種。在NBTI方式中，柵極電場的方向是從反向柵極向柵極；相反在PBTI方式中，柵極電場的方向是從柵極向反向柵極。
利用具體的電路例子來說明這樣的MOS電晶體的穩定性特性與電路特性退化的關係。圖3是現有的運算放大器電路的電路圖。該運算放大器電路包括構成電流反射鏡的一對N溝道型MOS電晶體M1、M2；和一對差動輸入信號VINN、VINP施加在柵極上的一對P溝道型差動MOS電晶體M3、M4。在一對P溝道型差動MOS電晶體M3、M4與電源電位VDD之間，插入有偏壓電位VB施加在柵極上的偏壓設定用的P溝道型MOS電晶體M5。在此，通過將一對差動MOS電晶體M3、M4的反向柵極B和源極S短路，從而防止反向柵極偏壓效果，運算放大器電路的輸入動態範圍被設定為寬。
M6、M7是輸出用MOS電晶體，M6是P溝道型，M7是N溝道型。差動MOS電晶體M4與MOS電晶體M2的連接點的電位被供給到輸出用MOS電晶體M7的柵極。另外，構成為備用信號STB所控制的N溝道型MOS電晶體M8連接在輸出用MOS電晶體M7的柵極上，備用時，如果備用信號STB變為高，則MOS電晶體M8被導通，強制性地把輸出用MOS電晶體M7的柵極設定為接地電位VSS，而使輸出用MOS電晶體M7截止。
另外，所述偏壓電位VB施加在輸出用MOS電晶體M6的柵極上。在此，構成為反向備用信號STBB(備用信號STB的反向信號)所控制的P溝道型MOS電晶體連接在供給所述偏壓電位VB的線上，在備用模式時，如果反向備用信號STBB變為低，則MOS電晶體M9導通，把輸出用MOS電晶體M6的柵極強制性地設定為電源電位VDD，而使輸出用MOS電晶體M6截止。即，所述壓偏電位VB在平常工作時被設定為電源電位VDD與接地電位VSS之間的中間電位，在備用時通過將MOS電晶體M9導通而強制性地設定為電源電位VDD。
因此，根據該運算放大器電路，在備用模式時，通過將偏壓設定用MOS電晶體M5、輸出用MOS電晶體M6、M7介質，從而可以減少電路的消耗電力。
在該備用模式時，關於偏壓設定用MOS電晶體M5、輸出用MOS電晶體M6、M7，其柵極電場變為弱電場，所以沒有穩定性特性方面的問題。然而，關於一對差動MOS電晶體M3、M4，因為偏壓設定用MOS電晶體M5截止，這些反向柵極B變為浮遊狀態且其反向柵極電位VB也變為不確定，所以由於差動輸入信號VINN、VINP而柵極電場變為強電場，從而表現出上述穩定性特性的NBTI方式和PBTI方式、兩種方式的問題。
特開平10-075133號公報如上所述，在圖3所示的運算放大器電路中，在備用模式時，通過使一對差動MOS電晶體M3、M4的反向柵極B變為浮遊狀態，從而出現穩定性特性的NBTI方式和PBTI方式、兩種方式，產生電晶體特性的退化、特別是閾值電位的大的時效，在平常工作時存在差動MOS電晶體之間產生偏置電壓的現象。
穩定性特性的NBTI方式和PBTI方式中的哪一種方式更多地使電晶體特性產生退化是強烈依存於製造工藝的。在以某一種製造工藝試製的LSI中，由實驗判明P溝道型MOS電晶體在PBTI方式比NBTI方式更大地產生閾值電壓Vt的時效。
如圖4所示，在上述的運算放大器電路中，例如，備用模式時，如果差動MOS電晶體M3的差動輸入信號VINN設定為電源電位VDD，則認為反向柵極電位VB在VSS＜VB＜VDD範圍中是不穩定的，所以變為VINN＞VB，變為PBTI方式，產生閾值電壓Vt的時效。
發明內容
因此，根據本發明，其中設置開關電路，其在平常工作時，把MOS電晶體的反向柵極連接在其源極上，而在備用模式時，根據MOS電晶體的穩定性特性，以抑制MOS電晶體特性的時效的方式將規定電位施加在反向柵極上。在P溝道型MOS電晶體的情況下，為了設定為NBTI方式，規定電位最好是施加電源電位VDD。
根據本發明的半導體集成電路和運算放大器電路，可以抑制備用模式時所產生的、由穩定性特性所引起的MOS電晶體的特性退化，可以避免電路特性退化。
圖1是有關本發明的實施方式的運算放大器電路的電路圖。
圖2是表示圖1的差動MOS電晶體M3的偏壓狀態的圖。
圖3是有關本發明的實施方式的運算放大器電路的電路圖。
圖4是表示圖3的差動MOS電晶體M3的偏壓狀態的圖。
圖中M1、M2-N溝道型MOS電晶體，M3、M4-P溝道型MOS電晶體，M5-偏壓設定用P溝道型MOS電晶體，M6、M7-輸出用MOS電晶體，M10、M11-連接用MOS電晶體，M12-偏壓設定用MOS電晶體。
具體實施例方式
下面，參照附圖，說明本發明實施方式的運算放大器電路。如圖1所示，相對於圖3的運算放大器電路，該運算放大器電路還包括連接在差動MOS電晶體M3、M4的反向柵極B與源極S之間的連接用MOS電晶體M10、M11；連接在電源電位VDD與所述反向柵極B之間的偏壓設定用MOS電晶體M12。
在此，M10是在柵極上施加了備用信號STB的P溝道型MOS電晶體，M11是在柵極上施加了反向備用信號STBB的N溝道型MOS電晶體。另外，M12是在柵極上施加了反向備用信號STBB的P溝道型MOS電晶體。
在平常工作時，備用信號STB為低電平、反向備用信號STBB為高電平，所以MOS電晶體M10、M11導通，連接反向柵極B與源極S。另一方面，MOS電晶體M12截止。另外，供給到偏壓設定用P溝道型MOS電晶體M5的柵極的偏壓電位VB被設定為電源電位VDD與接地電位VSS的中間電位，所以P溝道型MOS電晶體M5導通，向一對P溝道型差動MOS電晶體M3、M4的源極供給來自電源電位VDD的恆定偏流。因此，在平常工作時，該運算放大器電路進行差動放大施加在一對P溝道型MOS電晶體M3、M4柵極上的一對差動輸入信號VINN、VINP的平常工作。
另一方面，在備用模式時，備用信號STB變為高電平、反向備用信號STBB變為低電平，所以MOS電晶體M10、M11截止，一對P溝道型差動MOS電晶體M3、M4的反向柵極B與源極S被切離。另一方面，MOS電晶體M12導通，並向所述反向柵極B施加電源電壓VDD。另外，因為供給到偏壓設定用MOS電晶體M5柵極的偏壓電位VB被設定為電源電位VDD，所以P溝道型MOS電晶體M5截止。如果P溝道型MOS電晶體M5截止，則停止向P溝道型MOS電晶體M3、M4的恆定偏流的供給，所以可以減少電路的消耗電力。
參照圖2，說明上述的平常工作時和備用模式時的差動MOS電晶體M3的偏壓狀態。下面的說明對於另一個差動MOS電晶體M4也同樣。
平常工作模式時，如圖2(a)所示，P溝道型差動MOS電晶體M3的反向柵極B與源極S短路，反向柵極電位VB和源極電位VS被設定為相同。另一方面，在備用模式時，如圖2(b)所示，雖然源極S為浮遊狀態，但反向柵極電位VB被設定為電源電壓VDD。
因此，如果施加在P溝道型差動MOS電晶體M3柵極上的差動輸入信號VINN在VSS～VDD範圍內，則VINN≤VB(VDD)的關係成立。即，由於P溝道型差動MOS電晶體M3的穩定性特性是由NBTI方式所規定的，所以可以抑制閾值電壓Vt的時效，可以抑制電路特性的退化。另外，在VINN＝VB＝VDD的情況下，雖然嚴密說來不是NBTI方式，但柵極電場為弱電場，是不會產生閾值電壓Vt的時效的狀態。
在上述實施方式中，雖然說明了具有備用功能的運算放大器電路，但是本發明不限於這些，也可以廣泛應用於具有備用功能、且在備用時源極變為浮遊狀態的MOS電晶體的半導體集成電路。可以獲得抑制基於穩定性特性的MOS電晶體的特性退化的效果。
另外，上述實施方式是根據關於P溝道型MOS電晶體PBTI方式比NBTI方式更大地產生閾值電壓Vt的時效的實驗結果的。至於N溝道型MOS電晶體，雖然沒有實驗結果，但根據本發明人，可以預想到和P溝道型MOS電晶體相反，NBTI方式比PBTI方式更大產生閾值電壓Vt的時效。
因此，在那樣的情況下，在備用模式時，只要把N溝道型MOS電晶體的反向柵極設定為接地電位VSS就可以。具體地，圖1的運算放大器電路為N溝道型的運算放大器電路的情況下，具備一對N溝道型差動MOS電晶體，但是在備用模式時，為了變為PBTI方式，把N溝道型差動MOS電晶體的反向柵極設定為接地電位VSS就可以。
權利要求
1.一種半導體集成電路，其特徵在於，包括第一MOS電晶體；第二MOS電晶體，其在平常工作時導通而向所述第一MOS電晶體供給來自第一電位的偏流，在備用模式時截止；開關電路，其在平常工作時，把所述第一MOS電晶體的反向柵極連接在其源極上，而在備用模式時，根據所述第一MOS電晶體的穩定性特性，把抑制其電晶體特性的時效的第二電位施加在所述反向柵極上。
2.根據權利要求1所述的半導體集成電路，其特徵在於，所述開關電路包括設在所述反向柵極與所述源極之間的第一開關元件；和設在所述反向柵極與所述第一電位之間的第二開關元件。
3.根據權利要求2所述的半導體集成電路，其特徵在於，所述第一開關元件和所述第二開關元件根據備用信號而進行切換。
4.根據權利要求1所述的半導體集成電路，其特徵在於，所述第一電位和第二電位是電源電位。
5.一種運算放大器電路，其特徵在於，包括反向柵極相互連接的一對差動MOS電晶體；偏壓設定用MOS電晶體，其在平常工作時導通而向所述一對差動MOS電晶體供給來自第一電位的偏流，在備用模式時截止；開關電路，其在平常工作時，把所述一對差動MOS電晶體的反向柵極連接在各自的源極上，而在備用模式時，根據所述一對差動MOS電晶體的穩定性特性，把抑制其電晶體特性的時效的第二電位施加在所述反向柵極上。
6.根據權利要求5所述的運算放大器電路，其特徵在於，所述開關電路包括設在所述反向柵極與所述源極之間的第一開關元件；和設在所述反向柵極與所述第一電位之間的第二開關元件。
7.根據權利要求6所述的運算放大器電路，其特徵在於，所述第一開關元件和所述第二開關元件根據備用信號而進行切換。
8.根據權利要求5所述的運算放大器電路，其特徵在於，所述第一電位和第二電位是電源電位。
全文摘要
本發明提供一種可以抑制備用模式時產生的、由穩定性特性引起的MOS電晶體的特性退化，避免電路特性的退化的運算放大器電路。在運算放大器電路中，包括連接在差動MOS電晶體(M3、M4)的反向柵極B與源極S之間的、連接用MOS電晶體(M10、M11)；連接在電源電位VDD與所述反向柵極B之間的偏壓設定用MOS電晶體(M12)。(M10)是備用信號STB施加在柵極上的P溝道型MOS電晶體；(M11)是反向備用信號STBB施加在柵極的N溝道型MOS電晶體。另外，(M12)是反向備用信號STBB施加在柵極的P溝道型MOS電晶體。
文檔編號H03F3/45GK1716763SQ200510075998
公開日2006年1月4日 申請日期2005年6月7日 優先權日2004年6月8日
發明者日隈裕洋, 宮下博之 申請人:三洋電機株式會社