適於輸入電平轉換的差分放大器架構的製作方法

2023-05-08 13:35:11

專利名稱：適於輸入電平轉換的差分放大器架構的製作方法
技術領域：
本發明涉及源極驅動器和具有源極驅動器的液晶顯示裝置，並且更加具體地，涉及用於驅動液晶顯示面板中的源極驅動器中的源極放大器架構。
背景技術：
近年來，在電視和個人計算機顯示器中使用的液晶顯示裝置的尺寸和解析度已經增加。這要求以更少的功率消耗來高速地驅動液晶顯示裝置中的液晶顯示面板內的更大的電容負載(諸如源極電極)的源極驅動器。特別地，在高解析度的彩色液晶顯示面板中灰度級的數目增加；最近的液晶顯示裝置支持1，670，000彩色顯示，其中通過8位數據來表示紅色、綠色以及藍色的每個灰度級，而傳統的液晶顯示裝置僅支持沈0，000彩色顯示，其中通過6位數據來表示每個灰度級。通常，源極驅動器通過差分放大器驅動液晶顯示面板的電極(數據線)。具體地， 從外部施加的伽瑪電壓通過電阻器進行分壓以分別生成與液晶像素的允許的灰階級相對應的灰度級電壓，並且通過D/A轉換器選擇灰度級電壓。選擇的灰度級電壓被輸入到被構造為提供阻抗轉換的電壓跟隨器的差分放大器。差分放大器的輸出被連接到液晶顯示面板的源極電極，並且差分放大器以具有與選擇的灰度級電壓基本上相同的電壓電平的驅動電壓驅動液晶顯示面板的各像素。集成在源極驅動器內以驅動液晶顯示面板的源極電極的差分放大器常常被稱為源極放大器。源極放大器還可以提供驅動電壓的精細調節。圖1示出被用作源極放大器的差分放大器的示例性電路構造。圖1中所示的差分放大器是所謂的軌對軌放大器並且被在教科書、著名文獻等等(例如，參見日本專利申請公開NO.P2007-202127A和P2006-94534A)中被描述為典型的電路。圖1中所示的差分放大器被示意性地提供有輸入級101、中間級2以及輸出級3。圖2是圖1中所示的電路的簡化示意圖。輸入級101被提供有PMOS電晶體MPl 1、MP12、NMOS電晶體MNl 1、MNl2以及電流源111和112。PMOS電晶體MPll和MP12形成PMOS差分對，並且NMOS電晶體MNll和MNl2 形成NMOS差分對。PMOS電晶體MPll和MP12的源極被共同地連接到電流源112，並且NMOS 電晶體麗11和麗12的源極被共同地連接到電流源111。PMOS電晶體MPll和NMOS電晶體麗11具有被共同地連接到輸入端子INll的柵極，並且PMOS電晶體MP12和NMOS電晶體 MN12具有被共同地連接到輸入端子IN12的柵極。在這裡應注意的是，包括PMOS和NMOS差分對的輸入級101提供軌對軌操作。電流源111具有用於將偏置電流提供到NMOS差分對的功能並且包括具有被提供有偏置電壓Bm的柵極的NMOS電晶體。另一方面，電流源112 具有用於將偏置電流提供到PMOS差分對的功能並且包括具有被提供有偏置電壓BPl的柵極的PMOS電晶體。中間級2和輸出級3用作用於響應於通過PMOS電晶體MP11、MP12以及NMOS電晶體麗11和麗12的電流從放大器輸出OUT輸出輸出電壓的輸出電路。詳細地，中間級2 包括PMOS電晶體MP43至MP48和NMOS電晶體MN43至MN48。偏置電壓BP2被提供到PMOS電晶體MP45和MP46，並且偏置電壓BN2被提供到NMOS電晶體MN45和MN46。此外，偏置電壓BP3和BP4分別被提供到PMOS電晶體MP47和MP48，並且偏置電壓BN3和BN4分別被提供到NMOS電晶體MN47和MN48。PMOS電晶體MP43至MP46形成第一摺疊級聯電流鏡，並且匪OS電晶體麗43至麗46形成第二摺疊級聯電流鏡。另一方面，PMOS電晶體MP47和匪OS 電晶體MN47形成第一浮置電流源，並且PMOS電晶體MP48和NMOS電晶體MN48形成第二浮置電流源。即，中間級2被提供有由PMOS電晶體組成的摺疊級聯電流鏡、由NMOS電晶體組成的摺疊級聯電流鏡、以及被提供在電流鏡之間的兩個浮置電流源。輸出級3被提供有PM0S電晶體MP49，該PMOS電晶體MP49被連接在放大器輸出 OUT和被提供有正電源電壓的正電源線之間；和匪OS電晶體MN49，該NMOS電晶體MN49被提供在放大器輸出OUT和被提供有負電源電壓(接地電壓)VSS的負電源線之間。放大器輸出OUT被連接到輸入級101的輸入端子IN12。另外，電容元件C1被連接在放大器輸出OUT 和用於相位補償的PMOS電晶體MP46的源極(MP44的漏極)之間，並且電容元件C2被連接在放大器輸出OUT和用於相位補償的NMOS電晶體MN46的源極(MN44的漏極)之間。具有上述構造的差分放大器形成電壓跟隨器，並且從放大器輸出OUT輸出與被提供到輸入端子INll的電壓大致一致的電壓。為了簡單理解，圖2是示出圖1中所示的差分放大器的構造的示意圖。接下來，參考圖3，給出圖1(圖2)中所示的差分放大器的允許的輸入電壓範圍的描述。為了獲得軌對軌操作，輸入級101包括NMOS差分對(即，NMOS電晶體麗11、麗12)和 PMOS差分對(即，PMOS電晶體MPll、MP12)。當被輸入到輸入端子INll的電壓VINll處於接近於負電源電壓VSS的範圍內時，PMOS差分對(MP11，MP12)工作，並且當電壓VINll處於中間電壓範圍內時PMOS和NMOS電晶體差分對工作。而且，當電壓vmii處於接近於正電源電壓VDD的範圍內時，僅NNOS差分對(MN11，MNl2)工作。因此，在從負電源電壓VSS 到正電源電壓VDD的整個輸入電壓範圍內操作圖1中的差分放大器的輸入級101。當驅動液晶顯示面板時，取決於液晶的特性，直流電壓的施加可能引起液晶的劣化。因此，交流電壓被施加給每個像素以避免液晶劣化。為此，液晶顯示面板的驅動電壓的極性被切換。在所謂的公共恆定驅動的情況下，大約VDD/2的公共電壓νωΜ被施加給液晶顯示面板的公共電極(對向電極)。在下文中，負電源電壓VSS和公共電壓νωΜ之間的範圍中的驅動電壓被稱為負驅動電壓並且公共電壓Vot和正電源電壓VDD之間的範圍內的驅動電壓被稱為正驅動電壓。在具有典型構造的液晶顯示裝置中，極性信號(通常，通過符號POL 表示)被提供到每個源極驅動器以指定各驅動電壓的極性。應注意的是，在實際面板驅動中，被輸入到源極放大器的輸入電壓沒有被設置為正電源電壓VDD，等於其一半的電壓VDD/2，或者負電源電壓VSS。輸入從VSS+α到 VDD/2- α的範圍中的輸入電壓以輸出負驅動電壓，並且輸入從VDD/2+α到VDD-α的範圍中的輸入電壓以輸出正驅動電壓。在當前使用的面板中，偏移電壓α通常處於0. IV至0. 2V 的範圍內。應注意的是，接下來，為了簡化描述輸入電壓的允許的範圍，基本上省略輸入電壓的偏移電壓α ；僅通過負電源電壓VSS、VDD/2以及正電源電壓VDD來定義輸入電壓的允許的範圍。大約VDD/2-VGM的輸入電壓被饋送到輸出負驅動電壓的源極放大器，並且此源極放大器輸出與饋送到其的輸入電壓相對應的輸出電壓，其中VGM是將某像素設置為特殊灰度級所要求的灰度級電壓(即，在像素中的像素電極和對向電極之間施加的電壓)。另一方面，大約VDD/2+VGM的輸入電壓被饋送到輸出正驅動電壓的源極放大器，並且此源極放大器輸出與饋送到其的輸入電壓相對應的輸出電壓。在當輸入電壓是VDD/2+VGM時實際輸出的輸出電壓V·和當輸入電壓是VDD/2-VGM時實際輸出的輸出電壓V_之間的差被稱為峰到峰電壓(Vpp)，並且放大器的峰到峰電壓的變化被稱為峰到峰電壓變化。為了提高驅動電壓的精確度(即，為了實際輸出想要的驅動電壓)，希望峰到峰電壓變化為0V。儘管在輸入電壓處於遠離接地電壓VSS和電源電壓VDD的中間電壓範圍的情況下在圖1(和圖2)的構造中獲得減少的峰到峰電壓變化，但是在接近電源電壓VDD的電壓範圍和接近接地電壓VSS的電壓範圍內峰到峰電壓變化增加。接下來將會討論原因。如圖3中所示，對於接近負電源電壓VSS(OV)的電壓範圍中的輸入電壓vmil，在圖1中的差分放大器中只有PMOS差分對(MPl 1，MP12)工作；匪OS差分對(MNl 1，MNl2)沒有工作。這是因為形成NMOS差分對的NMOS電晶體麗11和麗12的工作要求被提供到NMOS 電晶體MNll和MN12的柵極的輸入電壓Vmil超過NMOS電晶體MNll和MN12的閾值電壓 VT(MNll) ( = VT(麗12))和形成電流源111的匪OS電晶體的漏極至源極電壓VDS(111)的和。在這裡應注意的是，增強型通常被用作集成在集成電路中的NMOS電晶體。然而，當輸入電壓Vim 1接近負電源電壓VSS ( S卩，當NMOS電晶體麗11和麗12的柵極電壓接近負電源電壓VSS)時，NMOS電晶體MNll和MNl2的源極電壓也接近0V，導致由NMOS電晶體MNll和MNl2 組成的NMOS差分對不工作。在圖3中，NMOS電晶體MNl 1工作的下限值VT (MNl 1) +VDS (111) 被示出為下面的虛線。另一方面，當輸入電壓處於接近電源電壓VDD的電壓範圍時(S卩，當PMOS差分對中的各電晶體的柵極電壓接近電源電壓VDD時)，源極電壓也接近電源電壓VDD， 導致PMOS差分對(MP11，MP12)不工作。在圖3中，PMOS電晶體MPll工作的上限值 (VDD-VDS(112)-VT (MPll))被示出為上面的虛線，其中VDS (112)是形成電流源112的PMOS 電晶體的漏極至源極電壓，並且VT (MPll)是PMOS電晶體MPll的閾值電壓。當輸入電壓 VINll 處於 VT (MNll)+VDS (111)與 VDD-VDS (11 -1VT (MPll) | 之間的範圍內時(即，當輸入電壓vrnil處於中間電壓範圍內時)，PMOS差分對(MPll，MP12)和 NMOS差分對(MN11，MN12)工作。當灰度級電壓VGM小時(即，當輸入電壓VINll處於中間電壓範圍內時)，峰到峰電壓變化被有利地減少，因為PMOS差分對(MP11，MP12)和NMOS差分對(MN11，麗12)的偏移電壓被抵消。下面將會參考圖4A和圖4B描述偏移電壓的抵消。對於某放大器輸出0UT_1，讓我們根據正和負驅動電壓的想要的值Vott/和Vot/將 「offsetl」定義為相對應的源極放大器的輸入到輸出偏移。當輸入電壓VINll處於中間電壓範圍內時，輸入到輸出偏移offsetl具有基於PMOS差分對(MPl 1，MP12)和NMOS差分對 (麗11，麗12)的工作確定的值。在中間電壓範圍中，差分對工作並且因此在輸出正驅動電壓的情況和輸出負驅動電壓的情況之間沒有改變輸入到輸出偏移off set 1。因此，放大器輸出0UT_1的峰到峰電壓Vpp-I被表示如下Vpp_l = (V0UTP*+off setl) - (V0UTN*+off setl),對於放大器輸出0UT_1的輸入到輸出偏移具有相對於想要的驅動電壓的正值的情況，其中Vot/是要輸出的正驅動電壓的想要的值，並且Vott/是要輸出的負驅動電壓的想要的值。如根據在上述等式中抵消offsetl的事實所理解的，放大器輸出0UT_1的峰到峰電壓Vpp_l被最終獲得為VOTT/-VOTT/。對於另一放大器輸出0UT_3，讓我們將「offset2」定義為其偏移電壓。當offset2 具有相對於想要的輸出電壓的負值時，用於相同的想要的輸出電壓的放大器輸出0UT_3的峰到峰電壓Vpp_3被表示為如下Vpp_3 = (V0UTP*+offset2) - (V0UTN*+offset2)，類似於放大器輸出0UT_1，offset2被抵消，並且放大器輸出0UT_3的峰到峰電壓 Vpp_3被最終獲得為VQUT/-VQUT/。如上所討論的，放大器輸出0UT_1和0UT_3的峰到峰電壓Vpp都是VQUT/_VQUT/，並且放大器輸出0UT_1和0UT_3之間的峰到峰電壓變化是0V。即，當輸入電壓VINll處於中間電壓範圍內時，獲得減少的峰到峰電壓變化。當灰度級電壓VGM高時，(即，當輸入電壓VINll接近負電源電壓VSS或者接近正電源電壓VDD時)，另一方面，只有PMOS差分對(ΜΡ11，ΜΡ12)和NMOS差分對(ΜΝ11，ΜΝ12) 中的一個進行工作，並且輸入到輸出偏移沒有被抵消。這不想要地增加峰到峰電壓變化。接下來將會參考圖4Β討論峰到峰電壓變化的增加。對於放大器輸出0UT_1，讓我們根據正驅動電壓的想要的值「VQUT/」將「offsetl」 定義為源極放大器的輸入到輸出偏移，並且根據要輸出的負驅動電壓的想要的值「VOT/」將 「offSet2」定義為源極放大器的輸入到輸出偏移。輸入到輸出偏移「offsetl」是對於只有 NMOS差分對(MN11，麗12)工作的情況的值，並且輸入到輸出偏移offset2是用於只有PMOS 差分對(MP11，MP12)工作的情況的值。因此，輸入到輸出偏移offsetl和offset2具有不同的值。在一個示例中，當放大器輸出0UT_1的輸入到輸出偏移offsetl相對於正驅動電壓的想要的值Vott/是正極性並且輸入到輸出偏移offset2相對於正驅動電壓的想要的值 Voutn*是負極性時，放大器輸出0UT_1的峰到峰電壓Vpp_l被表示為如下Vpp_l = V0UTP*+ofTsetl-V0UTN*-offset2。在該等式中，輸入到輸出偏移offsetl和offset2沒有被抵消，因為輸入到輸出偏移offsetl和offset2具有不同的值。類似地，讓我們將「offset3」和「offset4」定義為用於放大器輸出0UT_3的輸入到輸出偏移。當輸入到輸出偏移offset3相對於正驅動電壓的想要的值Vott/是負極性並且輸入到輸出偏移offset4相對於負驅動電壓的想要的值Vot/是正極性時，放大器輸出 0UT_3的峰到峰電壓Vpp_3被表示為如下Vpp_3 = V0UTP*-ofTset3-V0UTN*-offset4。類似於放大器輸出0UT_1，輸入到輸出偏移offset3和offset4沒有被抵消。如這樣所討論的，對於放大器輸出0UT_1、0UT_3來說輸入到輸出偏移offsetl、 offset2, offset3以及offset4沒有被抵消，並且放大器輸出0UT_1和0UT_3的峰到峰電壓Vpp具有不同的值。這導致峰到峰電壓變化增加，使其很難達到驅動電壓的更高的精確度(definition)。

發明內容
在本發明的方面中，提供了一種用於驅動液晶顯示面板的源極驅動器。源極驅動器被提供有D/A轉換器，該D/A轉換器輸出與像素數據相對應的灰度級電壓；和源極放大器，該源極放大器響應於灰度級電壓輸出驅動電壓。源極放大器包括NM0S差分對，該NMOS 差分對包括第一和第二 NMOS電晶體；PMOS差分對，該PMOS差分對包括第一和第二 PMOS電晶體；輸出電路，該輸出電路響應於流過NMOS和PMOS差分對的電流輸出驅動電壓；第一輸入電平轉換電路，該第一輸入電平轉換電路響應於灰度級電壓和/或相對於液晶顯示面板的對向電極上的公共電平定義的驅動電壓的極性通過對灰度級電壓的輸入電平轉換生成第一電平轉換電壓並且將第一電平轉換電壓饋送到第一 NMOS電晶體和第一 PMOS電晶體的柵極；和第二輸入電平轉換電路，該第二輸入電平轉換電路響應於灰度級電壓和/或驅動電壓的極性通過對驅動電壓的輸入電平轉換生成第二電平轉換電壓並且將第二電平轉換電壓饋送到第二 NMOS電晶體和第二 PMOS電晶體的柵極。本發明有效地改進了源極驅動器中的源極放大器的峰到峰電壓變化。


結合附圖，根據某些優選實施例的以下描述，本發明的以上和其它方面、優點和特徵將更加明顯，其中圖1是示出傳統的源極放大器的示例性構造的電路圖；圖2是示出傳統的源極放大器的構造的示意圖；圖3是示出傳統的源極驅動器中的差分對中的電晶體的柵極電壓與輸入電壓之間的關係的圖；圖4A是示出在傳統的源極放大器中當輸入電壓處於中間電壓範圍內時的峰到峰電壓變化的圖；圖4B是示出在傳統的源極放大器中當輸入電壓接近正電源電壓或者負電源電壓時的峰到峰電壓變化的圖；圖5A是示出本發明的第一實施例中的液晶顯示裝置的示例性構造的框圖；圖5B是示出第一實施例中的源極驅動器的示例性構造的框圖；圖5C是示出第一實施例中的源極放大器的示例性構造的電路圖；圖6是示出第一實施例中的差分對中的電晶體的柵極電壓與輸入電壓之間的示例性關係的圖；圖7A是示出傳統的電路和第一實施例中的源極放大器的輸入到輸出偏移的模擬結果的圖；圖7B是示出傳統的電路和第一實施例中的源極放大器的振幅差的模擬結果的圖；圖8A是示出傳統的電路的峰到峰電壓變化的模擬結果的圖；圖8B是本實施例中的源極放大器的峰到峰電壓變化的模擬結果的圖；圖9A是示出本發明的第二實施例中的源極驅動器的示例性構造的框圖；圖9B是示出第二實施例中的源極放大器的示例性構造的電路圖；圖10是示出第二實施例中的差分對中的電晶體的柵極電壓和輸入電壓之間的示例性關係的圖；圖11是示出第三實施例中的源極放大器的示例性構造的電路圖；圖12是示出差分對中的電晶體的柵極電壓和輸入電壓之間的示例性關係的圖；圖13是示出第四實施例中的源極放大器的示例性構造的電路圖；以及圖14是示出第四實施例中的差分對中的電晶體的柵極電壓和輸入電壓之間的示例性關係的圖。
具體實施例方式現在在此將參考示出實施例來描述本發明。本領域的技術人員將會理解能夠使用本發明的教導完成許多替選實施例並且本發明不限於為解釋性目的而示出的實施例。第一實施例圖5A是示出本發明的第一實施例中的液晶顯示裝置的示例性構造的框圖。本實施例的液晶顯示裝置被提供有源極驅動器100、柵極驅動器200以及液晶顯示面板300。源極驅動器100驅動液晶顯示面板300內的源極電極(數據線)。柵極驅動器200驅動液晶顯示面板300中的柵極電極(柵極線)。在液晶顯示面板300內，像素被提供在源極電極和柵極電極的各交叉處。圖5B是示出第一實施例中的源極驅動器100的示例性構造的框圖。圖5B示出液晶顯示面板300中驅動兩個源極電極(數據線)的源極驅動器100的電路部分。源極驅動器100被提供有鎖存器21、電平移位器22、D/A轉換器23、灰度級電壓生成器電路M以及源極放大器25。鎖存器21接收像素數據Dtn並且通過電平移位器22將其提供到D/A轉換器23。在圖5B中，符號0UT_1和0UT_2分別表示兩個放大器輸出OUT並且符號「DIN1」和「DIN2」表示與放大器輸出0UT_1和0UT_2相對應的像素數據Din。電平移位器22提供信號電平轉換以實現鎖存器21和D/A轉換器23之間的信號電平匹配。灰度級電壓生成器電路M將對應於液晶顯示面板300內的像素的各允許的灰度級的一組灰度級電壓提供到D/A轉換器23。被提供到D/A轉換器23的灰度級電壓包括正灰度級電壓(高於公共電SVot的灰度級電壓)和負灰度級電壓(低於公共電壓Vot的灰度級電壓)。D/A 轉換器23選擇從灰度級電壓生成器電路M接收到的灰度級電壓當中的與從鎖存器21接收到的像素數據Dini和Din2相對應的灰度級電壓，並且將選擇的灰度級電壓輸出到源極放大器25。源極放大器25形成為電壓跟隨器並且輸出大致等於從D/A轉換器23接收到的灰度級電壓的電壓作為來自於放大器輸出0UT_1和0UT_2的驅動電壓。放大器輸出0UT_1 和0UT_2被連接到液晶顯示面板300的源極電極(數據線)。然後，從放大器輸出0UT_1和 0UT_2輸出的驅動電壓被提供到液晶顯示面板300中的期望的像素以驅動像素。D/A轉換器23響應於極性信號POL選擇選擇的灰度級電壓的極性。在這裡應注意的是，極性信號POL是指定要從源極驅動器100中的各源極放大器25輸出的驅動電壓的極性的信號，如上所述。當源極驅動器100執行線反轉驅動時，例如，D/A轉換器23和源極放大器25如下地工作當極性信號POL被設置為「H」時，所有的D/A轉換器23輸出正灰度級電壓，並且所有的源極放大器25響應於從D/A轉換器23接收到的正灰度級電壓輸出正驅動電壓。另一方面，當極性信號POL被設置為「L」時，所有的D/A轉換器23輸出負驅動電壓，並且所有的源極放大器25響應於從D/A轉換器23接收到的負灰度級電壓輸出負驅動電壓。另一方面，當源極驅動器100執行點反轉驅動時，響應於極性信號P0L，每兩個相鄰的D/A轉換器23中的一個輸出正灰度級電壓並且另一個輸出負灰度級電壓。響應於此，每兩個相鄰的源極放大器25中的一個輸出相應的正驅動電壓，並且另一個輸出相應的負驅動電壓。圖5C是示出本實施例中的源極放大器25的示例性構造的電路圖。第一實施例中的源極放大器25被構造為，與圖1中的傳統的電路相比較，輸入級101被替換為輸入級1 ； 中間級2和輸出級3的構造與圖1中所示的相同。D/A轉換器23選擇的灰度級電壓被提供到輸入端子IN13。S卩，輸入端子IN13上的輸入電壓Vmi3與通過D/A轉換器23選擇的灰度級電壓相同。而且，輸出級3的輸出端子(S卩，放大器輸出OUT)被連接到輸入端子mi4， 從而實現通過放大器輸出OUT輸出到輸入級1的驅動電壓的反饋。輸入級1被提供有形成NMOS差分對的NMOS電晶體麗11和麗12、形成PMOS差分對的PMOS電晶體MPll和MP12、以及電流源112。NMOS電晶體MNll和MN12的尺寸是相等的，並且PMOS電晶體MPll和MP12的尺寸是相等的。NMOS電晶體麗11和麗12的源極被共同地連接到電流源111，並且NMOS電晶體MNll和MN12的柵極分別被連接到輸入結點INll 和IN12。NMOS電晶體MNll和MN12的漏極分別被連接到中間級2的PMOS電晶體MP45和 MP46的源極。另一方面，PMOS電晶體MPll和MP12的源極被共同地連接到電流源112，並且 PMOS電晶體MPll和MP12的柵極分別被連接到輸入結點INll和IN12。PMOS電晶體MPll 和MP12的漏極分別被連接到中間級2的NMOS電晶體MN45、MN46的源極。輸入級1進一步包括輸入電平轉換電路4和5。輸入電平轉換電路4和5對被輸入到輸入端子IN13和IN14的輸入電壓分別執行輸入電平轉換。響應於極性信號POL執行通過輸入電平轉換電路4和5的輸入電平轉換。詳細地，輸入電平轉換電路4包括PMOS源極跟隨器1、NMOS源極跟隨器12和輸入開關SWl 1。PMOS源極跟隨器11被提供有PMOS電晶體MP13和偏置電流源113。NMOS源極跟隨器12被提供有NMOS電晶體麗13和偏置電流源114。PMOS電晶體MP13的柵極用作 PMOS源極跟隨器11的輸入，並且PMOS電晶體MP13的源極用作PMOS源極跟隨器11的輸出。類似地，NMOS電晶體麗13的柵極用作NMOS源極跟隨器12的輸入，並且NMOS電晶體麗13的源極用作NMOS源極跟隨器12的輸出。PMOS源極跟隨器11從PMOS電晶體MP13的源極輸出比輸入端子IN13的電壓 VIN13高了預定電壓(具體地，高了 PMOS電晶體MP13的閾值電壓)的電壓。NMOS源極跟隨器12從NMOS電晶體麗13的源極輸出比輸入端子IN13的電壓低了預定電壓(具體地， 低了 NMOS電晶體麗13的閾值電壓)的電壓。即，通過下面的等式來表示PMOS電晶體MP13 的源極電壓VS(MP13)和匪OS電晶體麗13的源極電壓VS(MN13)VS (MP 13) = VIN13+1VT (MP 13) |，以及VS (MNl 3) = VIN13-1VT (MN13)其中VIN13是輸入端子IN13的電壓；|VT(MP13) |是PMOS電晶體MP13的閾值電壓的絕對值；並且VT(MN13)是NMOS電晶體MN13的閾值電壓。輸入開關SWl 1響應於極性信號POL切換輸入結點1附1和PMOS和NMOS源極跟隨器11和12之間的連接。具體地，當負驅動電壓要被輸出(即，低於公共電壓νωΜ的驅動電壓要被輸出)時，輸入開關SWll將輸入結點INll連接到PMOS電晶體ΜΡ13的源極。另一方面，當正驅動電壓要被輸出時(即，當低於公共電壓Vot的驅動電壓要被輸出時)，輸入開關SWll將輸入結點INll連接到NMOS電晶體麗13的源極。如上所述構造的輸入電平轉換電路4響應於極性信號POL將比輸入端子IN13的電壓VIN13高了 VT (MP 13) 的電壓，或者比電壓VIN13低了 VT (麗13)的電壓輸出到NMOS 電晶體麗11和PMOS電晶體MPll的柵極。類似地，輸入電平轉換電路5被提供有PMOS源極跟隨器13、NMOS源極跟隨器14 以及輸入開關SW12。PMOS源極跟隨器13被提供有PMOS電晶體MP14和偏置電流源115。 NMOS源極跟隨器14被提供有NMOS電晶體MN14和偏置電流源116。PMOS源極跟隨器13從PMOS電晶體MP14的源極輸出比輸入端子IN14的電壓高了預定電壓(具體地，高了 PMOS電晶體MP14的閾值電壓)的電壓。NMOS源極跟隨器14 從NMOS電晶體麗14的源極輸出比輸入端子IN14的電壓低了預定電壓(即，低了 NMOS電晶體麗14的閾值電壓)的電壓。即，通過下面的等式來表示PMOS電晶體MP14的源極電壓 VS (MP 14)和匪OS電晶體MN14的源極電壓VS(MN14)VS (MP 14) = VIN14+1VT (MP 14) |，以及VS (MN14) = VIN14-1VT (MN14)其中VIN14是輸入端子IN14的電壓，VT(MP 14) |是PMOS電晶體MP14的閾值電壓，並且VT (麗14)是匪OS電晶體MN14的閾值電壓。類似地，輸入開關SW12切換輸入結點IN12與PMOS和NMOS源極跟隨器13和14之間的連接。具體地，當負驅動電壓要被輸出時，輸入開關SW12將輸入結點IN12連接到PMOS 電晶體MP14的源極。另一方面，當輸出正驅動電壓時，輸入開關SW12將輸入結點IN12連接到NMOS電晶體麗14的源極。如下地確定輸入電平轉換電路4和5內的各電晶體的尺寸首先，PMOS電晶體 MP13的尺寸被設計為滿足下述等式。IVT(MP13) I > VT(MNll)+VDS(111)，...(Ia)其中VT(麗11)是NMOS電晶體MNll的閾值電壓，並且VDS(111)是形成電流源111 的NMOS電晶體的漏極到源極電壓。形成偏置電流源113和115的PMOS電晶體的尺寸被設計為相等，並且PMOS電晶體MP13和MP14的尺寸被設計為相等。因此，同時建立下述等式VT(MP14)| > VT(MN12)+VDS(111),…(lb)類似地，NMOS電晶體MN13的尺寸被設計為滿足下述等式IVT (MN13) I > VT (MPll)+VDS (112)，— (2a)其中VT(MPll)是NMOS電晶體麗11的閾值電壓，並且VDS(111)是形成電流源111 的NMOS電晶體的漏極到源極電壓。形成偏置電流源113和115的PMOS電晶體的尺寸被設計為相等，並且PMOS電晶體MP13和MP14的尺寸被設計為相等。因此，同時建立下述等式VT (MN14) > | VT (MP12) |+VDS (112)，…Qb)接下來，描述本實施例中的源極放大器25的工作。在下文中，對於響應於被設置為「H」的極性信號POL輸出正驅動電壓，響應於被設置為「L」的極性信號POL輸出負驅動電壓的情況，描述源極放大器25的示例性工作。在這樣的情況下，當極性信號POL被設置為「L」時，輸入開關SWll和SW12在輸入結點INll和PMOS電晶體MP13的源極之間以及輸入結點IN12和PMOS電晶體MP14的源極之間提供連接，並且當極性信號POL被設置為「H」時在輸入結點INll和NMOS電晶體MN13的源極之間以及在輸入結點IN12和NMOS電晶體麗14的源極之間提供連接。應注意的是，在此工作中，當極性信號POL是「L」時輸入電壓 VIN13低於VDD/2，並且當極性信號POL是「H」時輸入電壓VIW3高於VDD/2。當極性信號POL被設置為「L」時，通過輸入開關SWll將輸入結點INll連接到PMOS 電晶體MP13的源極。因此，VIN13+1VT (MP 13) |的電壓被施加給NMOS差分對中的NMOS電晶體麗11的柵極。因此，即使當輸入電壓VIN13接近負電源電壓VSS時，輸入結點INll的電壓Vmil沒有被減少為低於VSS+I VT(MP13) I。NMOS電晶體麗11工作的輸入結點INll的電壓Vim 1的下限值是VT (MNl 1) +VDS (111)，而VT (MNl 1) +VDS (111)或者更大的電壓被施加給輸入結點IN11，如從等式(Ia)中所理解的。因此，即使當輸入電壓VIN13接近負電源電壓VSS時，NMOS電晶體MNll也能夠工作。這時，NMOS差分對中的另一個NMOS電晶體MN12也能夠進行工作。更加具體地， 當輸入電壓VIN13接近負電源電壓VSS時，由於反饋操作使得輸入到輸入端子IN14的輸入電壓Vmi4也接近負電源電壓VSS。在這裡，通過輸入開關SW12將輸入結點IN12連接到PMOS電晶體MP14的源極。因此，即使當輸入電壓VIN14接近負電源電壓VSS時， VIN14+1VT (MP 14) |的電壓也被施加給NMOS差分對中的NMOS電晶體麗12的柵極。如根據等式(Ib)理解的，VT(MN12)+VDS(I11)或者更大的電壓也被施加給輸入結點IN12。因此， 即使當輸入電壓Vmi3接近負電源電壓VSS時，NMOS電晶體麗12也能夠工作。另一方面，當極性信號POL被設置為「H」時，通過輸入開關SWll將輸入結點INll 連接到NMOS電晶體麗13的源極。因此，即使當輸入電壓Vmi3為高時，VIN13-VT(MN13)的電壓也被施加給PMOS差分對中的PMOS電晶體MPll的柵極。PMOS電晶體MPll工作的電壓 VINll 的上限值是VDD-VDS(112)-IVT(MPll)，而VDD-VDS(112)-1VT(MPll) | 或者更低的電壓被施加給輸入結點mil，如根據等式Oa)所理解的。因此，即使當輸入電壓Vmi3接近正電源電壓VDD時，PMOS電晶體MPll也能夠工作。這時，VDD-VDS (112) -1VT (MPll) |或者更低的電壓被施加給PMOS差分對中的另一 PMOS電晶體MP12，如根據等式Qb)理解的。因此，即使當輸入電壓VIN13接近正電源電壓VDD時，PMOS電晶體MP12也能夠工作。圖6是示出PMOS電晶體MPll和NMOS電晶體MNll的柵極電壓VG和輸入電壓Vim3 之間的關係的圖。如圖6中所示，當極性信號POL被設置為「L」並且輸入電壓VIN13接近負電源電壓VSS時，NMOS電晶體麗Ii的柵極電壓增加直到VINI3+IVGS(MP13)。另一方面，當極性信號POL是「H」並且輸入電壓vmi3接近正電源電壓VDD時，PMOS電晶體MPll 的柵極電壓下降到VIN13-VGS(MN13)。因此，對於負電源電壓VSS和正電源電壓VDD之間的輸入電壓VIW3的整個電壓範圍，NMOS電晶體MNll和PMOS電晶體MPll的柵極電壓始終處於NMOS電晶體MNll工作的 (由下虛線表示的)下限值和PMOS電晶體MPll工作的(由上虛線表示的)上限值之間的範圍中。即，在本實施例中，不管輸入電壓Vmi3的值如何，NMOS差分對和PMOS差分對都能夠工作。這意味著本實施例的源極放大器25對於負電源電壓VSS和正電源電壓VDD之間的電壓範圍中的輸入電壓vmi3的任何電壓電平都表現出改進的峰到峰電壓變化。可以考慮本實施例的源極放大器25的構造可能引起VDD/2的電壓周圍的電壓範圍中的驅動電壓的線性的劣化，因為當跨過公共電壓VC0M( ^ VDD/2)改變輸入電壓VIN13 時切換輸入開關SWll和SW12的連接；然而，這在實際操作中沒有引起任何問題，因為，如上所述，對於「廣的極性信號？01^，實際的輸入電壓￥1附3處於￥55+0和VDD/2-α的電壓範圍中，並且對於「H」的極性信號P0L，實際的輸入電壓VIN13處於VDD/2+α和VDD-α之間的電壓範圍中。VDD/2士 α的電壓範圍中的電壓從沒有被輸入作為輸入電壓Vmi3。因此， VDD/2的電壓周圍的電壓範圍中的差的線性沒有引起任何問題。接下來，參考圖7A、圖7B中所示的模擬結果進一步描述本實施例中的源極放大器 25的優點。在圖7A、圖7B中，水平軸表示輸入電壓Vmi3，並且垂直軸表示輸入到輸出偏移和振幅差。對於圖7A中所示的輸入到輸出偏移，在接近負電源電壓VSS和正電源電壓VDD的電壓區域中，傳統的電路(圖1)的輸入到輸出偏移大。另一方面，在接近負電源電壓VSS 和正電源電壓VDD的電壓區域中，本實施例中的電路的輸入到輸出偏移小，與中間電壓範圍的情況一樣。圖7B示出源極放大器的振幅差，S卩，峰到峰電壓Vpp的期望值Vpp*( = V0UTP*-V0UTN*) 和通過模擬獲得的計算的峰到峰電壓Vpp之間的差。圖1中所示的傳統電路在接近負電源電壓VSS和正電源電壓VDD的電壓範圍中表現出增加的振幅差，而本實施例中的源極放大器25在這些電壓範圍中表現出減少的振幅差，與中間電壓範圍的情況一樣。圖8A和圖8B是示出圖1中所示的傳統電路和本實施例的源極放大器25的峰到峰電壓變化的模擬結果的圖。在圖8A和圖8B中，水平軸表示輸入電壓，並且垂直軸表示峰到峰電壓變化。圖1中的傳統電路在接近負電源電壓VSS和正電源電壓VDD的電壓範圍中表現出增加的峰到峰電壓變化。另一方面，本實施例的源極放大器25在這些電壓範圍中表現出減少的峰到峰電壓變化，類似於中間電壓範圍。如這樣所討論的，本實施例的源極放大器25有效地實現了改進的峰到峰電壓變化。在本實施例中，當輸入電平轉換電路4和5中的PMOS源極跟隨器11、13以及NMOS 源極跟隨器12和14未與輸入結點INll和IN12相連接時，它們可以停止工作。在源極放大器25的功率消耗的減少方面，這樣的操作是優選的。具體地，當輸入開關SWll和SW12 將輸入結點INll和IN12分別連接到PMOS源極跟隨器11和13時(例如，當極性信號POL 是「L」時)，NMOS源極跟隨器12的偏置電流源114和116的工作停止。另一方面，當輸入開關Sffll和Sff 12將輸入結點INll和IN12分別連接到NMOS源極跟隨器12和14時(例如，當極性信號POL是「H」時),PMOS源極跟隨器11和13的偏置電流源113和115的工作停止。例如，能夠通過響應於極性信號POL的偏置電流源113至116的導通-截止控制來實現這樣的工作。第二實施例圖9A是示出本發明的第二實施例中的源極驅動器100A的示例性構造的電路圖， 並且圖9B是示出第二實施例中的源極放大器25A的示例性構造的電路圖。在第二實施例中，被集成在其中的源極驅動器100A和源極放大器25A被構造為僅在接近負電源電壓VSS 和正電源電壓VDD的電壓範圍中提供輸入電平轉換；源極放大器25A在中間電壓範圍內沒有提供輸入電平轉換。具體地，如圖9A中所示，源極驅動器100A被提供有開關控制電路沈。開關控制電路沈響應於通過鎖存器21鎖存的像素數據Din和極性信號POL生成用於控制源極放大器 25A中的輸入級IA中的輸入開關SW21和SW22的開關控制信號SW_CTRL。
源極放大器25A與第一實施例中的源極放大器25的不同之處在於輸入開關SW21 和SW22具有用於分別提供到輸入端子IN13和IN14的輸入結點INll和IN12之間的直接連接的功能，如圖9B中所示。詳細地，輸入開關SW21響應於通過開關控制電路沈輸出的開關控制信號SW_CTRL將輸入結點INll連接到輸入端子1附3、PMOS源極跟隨器11以及 NMOS源極跟隨器12中的一個。另一方面，輸入開關SW22響應於開關控制信號SW_CTRL將輸入結點IN12連接到輸入端子IN14、PM0S源極跟隨器13以及NMOS源極跟隨器14中的一個。因為如上所述響應於極性信號POL和像素數據Din生成開關控制信號SW_CTRL，因此， 響應於像素數據Din和極性信號POL控制輸入開關SW21和SW22。接下來，給出本實施例的源極放大器25A的工作的描述。在下文中，描述當極性信號POL是「H」時輸出正驅動電壓並且當極性信號POL是「L」時輸出負驅動電壓的源極放大器25A的工作，類似於第一實施例。在本實施例中，響應於被輸入到輸入端子IN13的輸入電壓Vmi3切換輸入開關 Sff21和SW22的狀態。當輸入電壓vmi3是接近負電源電壓VSS的電壓時，(更加具體地， 當輸入電壓VIN13低於標準電壓Vstdi時)，輸入開關SW21和SW22將輸入結點INll和IN12 分別連接到PMOS源極跟隨器13和14中的PMOS電晶體MP13和MP14的源極。在這裡，標準電壓Vstdi是低於電壓VDD/2並且等於或者高於VT (MNll)+VDS (111)的預定電壓。在一個實施例中，標準電壓Vstdi被調整為如下Vstdi = VT (MNl 1) +VDS (111)。當輸入結點INll和IN12分別被連接到PMOS電晶體MP13和MP14的源極時，比輸入端子IN13的電壓(輸入電壓vmi3)高了 PMOS電晶體MP13的閾值電壓VT (MP13)的電壓被提供到輸入結點mil，並且比輸入端子IN14的電壓(輸入電壓vmi4)高了 PMOS電晶體MP14的閾值電壓VT(MPH)的電壓被提供到輸入結點IN12。另一方面，當輸入電壓VIN13處於中間電壓範圍中時(更加具體地，當輸入電壓 VIN13高於標準電壓Vstdi並且低於預定的標準電壓Vstd2 ( > VDD/2)時)，輸入開關SW21和 SW22將輸入結點INll和IN12分別直接地連接到輸入端子IN13和1附4。在這樣的情況下， 輸入端子IN13的電壓(輸入電壓vmi3)被原樣提供到輸入結點mil，並且輸入端子IN14 的電壓(輸入電壓vmi4)被原樣提供到輸入結點IN12。而且，當輸入電壓vmi3是接近正電源電壓VDD的電壓時，(更加具體地，當輸入電壓VIN13高於標準電壓Vstd2時)，輸入開關Sff21和SW22將輸入結點INll和IN12分別連接到NMOS源極跟隨器12和14中的NMOS電晶體麗13和麗14的源極。在這裡，標準電 SVstd2是高於電壓VDD/2並且等於或者低於VDD-VDS(112)-I VT(MPll) |的預定電壓。在一個實施例中，標準電壓Vstd2被調節為如下Vstd2 = VDD-VDS(112)-IVT(MPll) |，當輸入結點INll和IN12分別被連接到NMOS電晶體MN13和麗14的源極時，比輸入端子IN13的電壓(輸入電壓vmi3)低了匪OS電晶體MN13的閾值電壓VT (MN13)的電壓被提供到輸入結點mil，並且比輸入端子IN14的電壓(輸入電壓vmi4)低了 PMOS電晶體MP14的閾值電壓VT(MNH)的電壓被提供到輸入結點IN12。在這裡，可以響應於極性信號POL和像素數據Din確定輸入開關SW21和SW22的狀態，因為輸入電壓vmi3取決於像素數據Din的值。S卩，當極性信號POL是「L」並且像素數據Din具有與低於標準電壓Vstdi的灰度級電壓相對應的值時，輸入開關SW21和SW22將輸入結點INll和IN12分別連接到PMOS源極跟隨器11和13中的PMOS電晶體MP13和MP14 的源極。另一方面，當極性信號POL是「H」並且像素數據Din具有對應於高於標準電壓Vstd2 的灰度級電壓的值時，輸入開關SW21和SW22將輸入結點INll和IN12分別連接到NMOS源極跟隨器12和14中的NMOS電晶體麗13和麗14的源極。當沒有滿足上述任何條件時，輸入開關Sff21和SW22將輸入結點INll和IN12分別直接地連接到輸入端子IN13和IN14。圖10是示出PMOS電晶體MPll和NMOS電晶體MNll的柵極電壓VG和輸入電壓 vmi3之間的示例性關係的圖。當輸入電壓VIN13接近負電源電壓VSS (具體地，VIN13 VDD-VDS(112)-I VT(MPll))時，匪OS電晶體MNll和PMOS電晶體MPll的柵極電壓被減少直到 VINl3-VT (MNl3)。在任何情況下，即使當輸入電壓VIN13具有負電源電壓VSS和正電源電壓VDD之間的任何電壓電平時，匪OS電晶體麗11和PMOS電晶體MPll的柵極電壓處於匪OS電晶體麗11工作的(由下虛線表示的)下限值和PMOS電晶體MPll工作的(由上虛線表示的)上限值之間。即，在本實施例中，不管輸入電壓vmi3的值如何，NMOS差分對和PMOS差分對都能夠工作。這意味著，即使當輸入電壓vmi3具有負電源電壓VSS和正電源電壓VDD之間的電壓範圍中的任何電壓電平時，本實施例的源極放大器25也表現出改進的峰到峰電壓變化。另外，本實施例的源極放大器的構造的優點在於能夠減少由於PMOS電晶體MP13 和MP14之間的性能差以及NMOS電晶體麗13和麗14之間的性能差引起的影響。詳細地， PMOS電晶體MP13和MP14的對和NMOS電晶體MN13和MN14的對還操作作為差分對。因此， 差分對可能引起小的輸入到輸出偏移。在本實施例中，在中間電壓範圍中，輸入端子IN13 和輸入結點INll被直接地連接並且輸入端子IN14和輸入結點IN12被直接地連接。這有效地減少由PMOS電晶體MP13和MP14的對和NMOS電晶體MN13和MN14的對引起的影響。 因此，減少了中間電壓範圍中的輸入到輸出偏移，並且獲得了驅動電壓的更高的精確度。應注意的是，同樣在第二實施例中，當沒有被連接到輸入結點INll和IN12時，輸入電平轉換電路4A和5A中的NMOS源極跟隨器12和14以及PMOS源極跟隨器11、13的工作可以停止。為了減少源極放大器25A的功率消耗，上述操作是優選的。具體地，當輸入開關SW21和SW22將輸入結點INll和IN12分別連接到PMOS源極跟隨器11和13時，匪OS 源極跟隨器12和14的偏置電流源114和116的工作停止。另一方面，當輸入開關SW21和 SW22將輸入結點INll和IN12分別連接到NMOS源極跟隨器12和14時，PMOS源極跟隨器 11和13的偏置電流源113和115的工作停止。而且，當輸入開關SW21和SW22將輸入結點INll和IN12分別直接地連接到輸入端子IN13和IN14時，偏置電流源113至116的所有工作停止。在任何情況下，可以響應於極性信號POL和像素數據Din實現偏置電流源113 至116的導通-截止控制。
第三實施例圖11是示出本發明的第三實施例的源極驅動器中的源極放大器的示例性構造的電路圖。與第一實施例的源極放大器25類似地構造第三實施例的源極放大器25B。最重要的區別在於輸入級IB的NMOS差分對由耗盡型NMOS電晶體麗31和麗32組成。與增強型電晶體相比較，耗盡型電晶體的閾值電壓低。假定耗盡型電晶體的閾值電壓被調節為-0. IV ； 耗盡型電晶體的閾值電壓可以從0. 2V至OV的範圍內變化來描述本實施例。在這裡應注意的是，即使當輸入電壓是負電源電壓VSS時，耗盡型NMOS電晶體麗31和麗32形成的NMOS差分對也能夠工作。在本實施例中，即使當輸入電壓接近負電源電壓VSS時，NMOS差分對和PMOS差分對都工作。在本實施例中，因此僅當輸入電壓接近正電源電壓VDD時，通過輸入電平轉換電路4B和5B執行輸入電平轉換。與作為NMOS差分對的耗盡型NMOS電晶體麗31和麗32的使用相關聯，本實施例的源極放大器25B的輸入級IB被構造為如下輸入電平轉換電路4B被提供有NMOS源極跟隨器12和輸入開關SW31，並且輸入電平轉換電路5B被提供有NMOS源極跟隨器14和輸入開關SW32。應注意的是，在本實施例中，輸入電平轉換電路4B和5B不具有任何PMOS源極跟隨器。輸入開關SW31響應於開關切換信號SW_CTRL將輸入結點INll連接到輸入電壓VIN13 和NMOS源極跟隨器12中的一個。類似地，輸入開關SW32響應於開關切換信號SW_CTRL將輸入結點IN12連接到輸入端子IN14和NMOS源極跟隨14中的一個。當輸入結點INll被連接到NMOS源極跟隨器12中的NMOS電晶體麗13的源極時，輸入結點INll的輸入電壓Vim 1 被設置為VIN13-VT (MNU)。類似地，當輸入結點IN12被連接到NMOS源極跟隨器14中的 NMOS電晶體MN14的源極時，輸入結點INll的輸入電壓Vim 1被設置為VIN14-VT (MN14)。接下來，給出本實施例中的源極放大器25B的工作的描述。同樣在本實施例中， 響應於被輸入到輸入端子IN13的輸入電壓vmi3切換輸入開關SW31和SW32的狀態。當輸入電壓VIN13具有接近正電源電壓VDD的電壓電平時(更加具體地，當極性信號POL是 「H」並且輸入電壓Vmi3高於標準電壓Vstd2時)，輸入開關SW31和SW32將輸入結點INll 和IN12分別連接到NMOS源極跟隨其12和14中的NMOS電晶體MN13和MN14的源極。在這裡，標準電SVstd2是高於電壓VDD/2並且等於或者小於VDD-VDS(I12)-| VT(MPll) |的預定電壓。在一個實施例中，標準電壓Vstd2被調節為如下Vstd2 = VDD-VDS (112)-I VT (MPll)當輸入結點INll和IN12分別被連接到NMOS電晶體麗13和麗14的源極時，比輸入端子IN13的電壓(輸入電壓vmi3)低了 NMOS電晶體MN13的閾值電壓VT (MN13)的電壓被提供到輸入結點mil，並且比輸入端子IN14的電壓(輸入電壓vmi4)低了 PMOS電晶體MP14的閾值電壓VT(MNH)的電壓被提供到輸入結點IN12。另一方面，當輸入電壓vmi3處於接近負電源電壓VSS的電壓範圍內或者處於中間電壓範圍時(更加具體地，當輸入電壓VIN13低於預定標準電壓Vstd2時)，輸入開關SW31 和SW32將輸入結點INll和IN12分別直接地連接到輸入端子IN13和IN14。在這樣的情況下，輸入端子IN13的電壓(輸入電壓Vim； )被原樣提供到輸入結點IN11，並且輸入端子 IN14的電壓(輸入電壓Vmi4)被原樣提供到輸入結點IN12。同樣在第三實施例中，可以響應於像素數據Din和極性信號POL確定輸入開關SW31 和SW32的狀態。即，當極性信號POL是「H」並且像素數據Din具有與高於標準電壓Vstd2的灰度級電壓相對應的值時，輸入開關SW31和SW32將輸入結點INll和IN12分別連接到NMOS 源極跟隨器12和14中的NMOS電晶體麗13和麗14的源極。否則，輸入開關SW31和SW32 將輸入結點INll和IN12分別直接地連接到輸入端子IN13和IN14。圖12是示出第三實施例中的PMOS電晶體MPll和匪OS電晶體麗31的柵極電壓 VG和輸入電壓vmi3的示例性關係的圖。在這裡應注意的是，圖12示出對於標準電壓Vstd2 是 VDD-VDS(112)-I VT(MPll) | 的情況的工作。當輸入電壓VIN13接近正電源電壓VDD (具體地，VIN13 > Vstd2)時，輸入開關SW31 和SW32將輸入結點INll和IN12分別連接到NMOS源極跟隨器12和14中的NMOS電晶體麗13和麗14的源極。結果，PMOS電晶體MPll的柵極電壓被減少到VIN31-VT (麗13)。因為PMOS電晶體MPll是增強型PMOS電晶體，因此當柵極電壓接近正電源電壓VDD時，PMOS 電晶體MPll會難以進行工作；然而，在本實施例中，PMOS電晶體MPll的柵極電壓被減少到 VIN31-VT (MN13)並且這實際上允許PMOS電晶體MPll進行工作。另一方面，當輸入電壓VIN13接近負電源電壓VSS或者處於中間電壓範圍內(更加具體地，VIN13 ( Vstd2)時，輸入電壓VIN13被直接地施加到NMOS電晶體MN31和PMOS 電晶體MPll的柵極。因為NMOS電晶體麗31是耗盡型NMOS電晶體，所以即使當輸入電壓 VIN13接近負電源電壓VSS時，匪OS電晶體麗31也能夠工作。即，在沒有使用任何PMOS源極跟隨器的情況下，在第三實施例中，NMOS差分對中的耗盡型NMOS電晶體MN31和MN32的使用有效地引起與第一和第二實施例中相同的效果。當耗盡型匪OS電晶體被用作匪OS差分對的匪OS電晶體麗31和麗32時，接近正電源電壓VDD的柵極電壓的施加會引起建立NMOS電晶體麗31和麗32的漏極到源極電壓的問題。這是因為由於NMOS電晶體麗31和麗32具有負閾值電壓，從而源極電壓可能高於正電源電壓VDD。通常，為了穩定地操作NMOS電晶體要求過驅動電壓(Vov)或者更高的漏極到源極電壓。因此，關於NMOS電晶體麗31的源極電壓VS (MN31)，必須建立下述等式VS (MN31) < VDD-VDS (MP43) -Vov (MN31)，(3)其中VDS(MP43)是中間級2處用作有源負載的PMOS電晶體MP43的漏極到源極電壓(參見圖1)。當NMOS電晶體麗31的柵極電壓接近正電源電壓VDD時，源極放大器25B 不會穩定地工作，因為NMOS電晶體MN31的源極電壓VS(MN31)沒有滿足等式(3)的條件。 可以認為這導致了輸入到輸出偏移和峰到峰電壓變化的劣化。然而，在圖11中所示的電路構造中，NMOS電晶體麗31的源極電壓VS(麗31)的增加沒有引起嚴重的問題，因為NMOS電晶體麗31的柵極電壓被減少到VINl3-VT (MNU)。即使當輸入電壓VIN13接近正電源電壓VDD時，NMOS電晶體麗31也穩定地工作。應注意的是，當NMOS源極跟隨器12和14分別與輸入結點INll和IN12未連接時，輸入電平轉換電路4B和5B中的NMOS源極跟隨器12和14的工作在第三實施例中也會停止。對於減少源極放大器25B的功率消耗來說，這樣的操作是優選的。更加具體地，當輸入開關SW31和SW32將輸入結點INll和IN12直接地連接到輸入端子1附3、IN14時，NMOS 源極跟隨器12和14的偏置電流源114和116的工作可以停止。可以通過響應於極性信號 POL和像素數據Din的偏置電流源114和116的導通-截止控制實現這樣的操作。第四實施例圖13是示出本發明的第四實施例的源極驅動器中的源極放大器的示例性構造的電路圖。與第三實施例中的源極放大器25B類似地構造第四實施例的源極驅動器25C。區別在於耗盡型PMOS電晶體MP31和MP32被用作輸入級IC中的PMOS差分對，以替代NMOS 差分對的耗盡型NMOS電晶體麗31和麗32。在這樣的情況下，輸入電平轉換電路4C被提供有PMOS源極跟隨器11和輸入開關SW31，並且輸入電平轉換電路5C被提供有PMOS源極跟隨器13和輸入開關SW32。圖14是示出第四實施例中的PMOS電晶體MP31和NMOS電晶體麗11的柵極電壓 VG和輸入電壓VIN13之間的示例性關係的圖。當輸入電壓vmi3接近負電源電壓VSS(具體地，VIN13 < Vstdi)時，輸入開關SW31 和SW32將輸入結點INll和IN12分別連接到PMOS源極跟隨器11和13中的PMOS電晶體 MP13和MP14的源極。在這裡，圖14示出對於標準電壓Vstdi是VT 01N11)+VDS (111)的情況的工作。結果，NMOS電晶體麗11的柵極電壓被增加直到VIN31+|VT(MP13) |。因為匪OS電晶體麗11是增強型NMOS電晶體，所以當柵極電壓接近負電源電壓VSS時NMOS電晶體麗11 會難以工作；然而，NMOS電晶體麗11實際上進行工作，因為NMOS電晶體麗11的柵極電壓被增加直到 VIN31+|VT(MP13) |。另一方面，當輸入電壓VIN13接近正電源電壓VDD或者中間電壓範圍(具體地， VIN13彡Vstdi)時，輸入電壓Vmi3被直接地施加到NMOS電晶體MNll和PMOS電晶體MP31 的柵極。PMOS電晶體MP31是耗盡型電晶體並且因此即使當輸入電壓Vmi3接近正電源電壓VDD時，PMOS電晶體MP31也能夠工作。即，在沒有使用任何NMOS源極跟隨器的情況下，作為PMOS差分對的耗盡型PMOS 電晶體MP31和MP32的使用有效地引起與第一和第二實施例相同的效果。同樣在第四實施例中，可以響應於極性信號POL和像素數據Din切換輸入開關SW31 和SW32的狀態。具體地，當極性信號POL是「L」並且像素數據Din具有與低於標準電壓Vstdi 的灰度級電壓相對應的值時，輸入開關SW31和SW32將輸入結點INll和IN12分別連接到 PMOS源極跟隨器11和13中的PMOS電晶體MP13和MP14的源極。否則，輸入開關SW31和 SW32將輸入結點INll和IN12分別直接地連接到輸入端子IN13和IN14。同樣在第四實施例中，當輸入電平轉換電路4C和5C中的PMOS源極跟隨器11和 13分別與輸入結點INll和IN12未連接時，輸入電平轉換電路4C和5C中的PMOS源極跟隨器11和13的工作可以停止。為了減少源極放大器25C的功率消耗，這樣的操作是優選的。具體地，當輸入開關SW31和SW32將輸入結點INll和IN12分別直接地連接到輸入端子IN13和IN14時，PMOS源極跟隨器11和13的偏置電流源113和115的工作停止。可以通過響應於極性信號POL和像素數據Din的偏置電流源113和115的導通-截止控制實現這樣的操作。顯然的是，本發明不限於上述實施例，而是可以在沒有脫離本發明的範圍的情況下進行修改和變化。例如，儘管第二至第四實施例被描述了在控制輸入開關SW21、SW22、 Sff31以及SW32的工作中，根據極性信號POL和像素數據Din來判斷被提供到源極放大器25A 至25C的灰度級電壓，但是可以直接地測量被提供到源極放大器25A至25C的灰度級電壓並且響應於測量的灰度級電壓控制輸入開關SW21、SW22、SW31以及SW32的工作。然而，應注意的是，從數據處理的容易性方面來看，其中根據極性信號POL和像素數據Din來判斷被提供到源極放大器25A至25C的灰度級電壓的構造是優選的。
權利要求
1.一種源極驅動器，所述源極驅動器用於驅動液晶顯示面板，所述源極驅動器包括 D/A轉換器，所述D/A轉換器輸出與像素數據相對應的灰度級電壓；和源極放大器，所述源極放大器響應於所述灰度級電壓來輸出驅動電壓， 其中，所述源極放大器包括NMOS差分對，所述NMOS差分對包括第一和第二 NMOS電晶體； PMOS差分對，所述PMOS差分對包括第一和第二 PMOS電晶體； 輸出電路，所述輸出電路響應於流過所述NMOS差分對和PMOS差分對的電流來輸出驅動電壓；第一輸入電平轉換電路，所述第一輸入電平轉換電路響應於所述灰度級電壓和/或相對於所述液晶顯示面板的對向電極上的公共電平而定義的所述驅動電壓的極性以通過對所述灰度級電壓的輸入電平轉換來生成第一電平轉換電壓，並且將所述第一電平轉換電壓饋送到所述第一 NMOS電晶體和所述第一 PMOS電晶體的各柵極；以及第二輸入電平轉換電路，所述第二輸入電平轉換電路響應於所述灰度級電壓和/或所述驅動電壓的極性以通過對所述驅動電壓的輸入電平轉換來生成第二電平轉換電壓，並且將所述第二電平轉換電壓饋送到所述第二 NMOS電晶體和所述第二 PMOS電晶體的各柵極。
2.根據權利要求1所述的源極驅動器，其中，當所述驅動電壓的極性相對於所述公共電平是負極性時，所述第一輸入電平轉換電路將比所述灰度級電壓高了第一預定電壓的電壓作為所述第一電平轉換電壓饋送到所述第一 NMOS電晶體和所述第一 PMOS電晶體的各柵極，並且所述第二輸入電平轉換電路將比所述驅動電壓高了所述第一預定電壓的電壓作為所述第二電平轉換電壓饋送到所述第二 NMOS電晶體和所述第二 PMOS電晶體的各柵極，並且，其中，當所述驅動電壓的極性相對於所述公共電平是正極性時，所述第一輸入電平轉換電路將比所述灰度級電壓低了第二預定電壓的電壓作為所述第一電平轉換電壓饋送到所述第一 NMOS電晶體和所述第一 PMOS電晶體的各柵極，並且所述第二輸入電平轉換電路將比所述驅動電壓低了所述第二預定電壓的電壓作為所述第二電平轉換電壓饋送到所述第二 NMOS電晶體和所述第二 PMOS電晶體的各柵極。
3.根據權利要求1或者2所述的源極驅動器，其中，所述源極放大器包括用於接收所述灰度級電壓的輸入端子和用於輸出所述驅動電壓的放大器輸出，其中，所述第一輸入電平轉換電路包括第一 PMOS源極跟隨器，所述第一 PMOS源極跟隨器具有被連接到所述輸入端子的輸入；第一NMOS源極跟隨器，所述第一NMOS源極跟隨器具有被連接至所述輸入端子的輸入；以及第一輸入開關，所述第一輸入開關響應於所述驅動電壓的極性，以將所述第一 PMOS源極跟隨器和所述第一 NMOS源極跟隨器的各輸出中的一個連接到所述第一 NMOS電晶體和所述第一 PMOS電晶體的各柵極，其中，所述第二輸入電平轉換電路包括第二 PMOS源極跟隨器，所述第二 PMOS源極跟隨器具有被連接到所述放大器輸出的輸入；第二 NMOS源極跟隨器，所述第二 NMOS源極跟隨器具有被連接至所述放大器輸出的輸入；以及第二輸入開關，所述第二輸入開關響應於所述驅動電壓的極性，以將所述第二 PMOS源極跟隨器和所述第二 NMOS源極跟隨器的各輸出中的一個連接到所述第二 NMOS電晶體和所述第二 PMOS電晶體的各柵極。
4.根據權利要求3所述的源極驅動器，其中，停止在所述第一 PMOS源極跟隨器和所述第一 NMOS源極跟隨器中的與所述第一 NMOS電晶體和所述第一 PMOS電晶體的各柵極未連接的源極跟隨器的工作，並且其中，停止在所述第二 PMOS源極跟隨器和所述第二 NMOS源極跟隨器中的與所述第二 NMOS電晶體和所述第二 PMOS電晶體的各柵極未連接的源極跟隨器的工作。
5.根據權利要求1所述的源極驅動器，其中，當所述灰度級電壓低於第一標準電壓時，所述第一輸入電平轉換電路將比所述灰度級電壓高了第一預定電壓的電壓作為所述第一電平轉換電壓饋送到所述第一 NMOS電晶體和所述第一 PMOS電晶體的各柵極，並且所述第二輸入電平轉換電路將比所述驅動電壓高了所述第一預定電壓的電壓作為所述第二電平轉換電壓饋送到所述第二 NMOS電晶體和所述第二 PMOS電晶體的各柵極，並且其中，當所述灰度級電壓低於比所述第一標準電壓高的第二標準電壓時，所述第一輸入電平轉換電路將比所述灰度級電壓低了第二預定電壓的電壓作為所述第一電平轉換電壓饋送到所述第一 NMOS電晶體和所述第一 PMOS電晶體的各柵極，並且所述第二輸入電平轉換電路將比所述驅動電壓低了所述第二預定電壓的電壓作為所述第二電平轉換電壓饋送到所述第二 NMOS電晶體和所述第二 PMOS電晶體的各柵極，並且其中，當所述灰度級電壓高於所述第一標準電壓並且低於所述第二標準電壓時，所述第一輸入電平轉換電路將所述灰度級電壓饋送到所述第一 NMOS電晶體和所述第一 PMOS電晶體的各柵極，並且所述第二輸入電平轉換電路將所述驅動電壓饋送到所述第二 NMOS電晶體和所述第二 PMOS電晶體的各柵極。
6.根據權利要求1或者5所述的源極驅動器，其中，所述源極放大器包括用於接收所述灰度級電壓的輸入端子和用於輸出所述驅動電壓的放大器輸出，其中，所述第一輸入電平轉換電路包括第一 PMOS源極跟隨器，所述第一 PMOS源極跟隨器具有被連接到所述輸入端子的輸入；第一 NMOS源極跟隨器，所述第一 NMOS源極跟隨器具有被連接至所述輸入端子的輸入；以及第一輸入開關，所述第一輸入開關響應於所述灰度級電壓，以將所述第一 PMOS源極跟隨器和所述第一 NMOS源極跟隨器的各輸出中的一個連接到所述第一 NMOS電晶體和所述第一 PMOS電晶體的各柵極，其中，所述第二輸入電平轉換電路包括第二 PMOS源極跟隨器，所述第二 PMOS源極跟隨器具有被連接到所述放大器輸出的輸入；第二 NMOS源極跟隨器，所述第二 NMOS源極跟隨器具有被連接至所述放大器輸出的輸入；以及第二輸入開關，所述第二輸入開關響應於所述灰度級電壓，以將所述第二 PMOS源極跟隨器和所述第二 NMOS源極跟隨器的各輸出中的一個連接到所述第二 NMOS電晶體和所述第二 PMOS電晶體的各柵極。
7.根據權利要求6所述的源極驅動器，其中，停止在所述第一 PMOS源極跟隨器和所述第一 NMOS源極跟隨器中的與所述第一 NMOS電晶體和所述第一 PMOS電晶體的各柵極未連接的源極跟隨器的操作，並且其中，停止在所述第二 PMOS源極跟隨器和所述第二 NMOS源極跟隨器中的與所述第二 NMOS電晶體和所述第二 PMOS電晶體的各柵極未連接的源極跟隨器的操作。
8.根據權利要求1所述的源極驅動器，其中，所述第一和第二 NMOS電晶體是耗盡型NMOS電晶體，其中，當所述灰度級電壓高於第一標準電壓時，所述第一輸入電平轉換電路將比所述灰度級電壓低了第二預定電壓的電壓作為所述第一電平轉換電壓饋送到所述第一 NMOS電晶體和所述第一 PMOS電晶體的各柵極，並且所述第二輸入電平轉換電路將比所述驅動電壓低了所述第二預定電壓的電壓作為所述第二電平轉換電壓饋送到所述第二 NMOS電晶體和所述第二 PMOS電晶體的各柵極，並且其中，當所述灰度級電壓低於所述第一標準電壓時，所述第一輸入電平轉換電路將所述灰度級電壓饋送到所述第一 NMOS電晶體和所述第一 PMOS電晶體的各柵極，並且所述第二輸入電平轉換電路將所述驅動電壓饋送到所述第二 NMOS電晶體和所述第二 PMOS電晶體的各柵極。
9.根據權利要求8所述的源極驅動器，其中，所述源極放大器包括用於接收所述灰度級電壓的輸入端子和用於輸出所述驅動電壓的放大器輸出，其中，所述第一輸入電平轉換電路包括第一 NMOS源極跟隨器，所述第一 NMOS源極跟隨器具有被連接到所述輸入端子的輸入；第一輸入開關，所述第一輸入開關響應於所述灰度級電壓，以將所述輸入端子和所述第一 NMOS源極跟隨器的輸出中的一個連接到所述第一 NMOS電晶體和所述第一 PMOS電晶體的各柵極，其中，所述第二輸入電平轉換電路包括第二 NMOS源極跟隨器，所述第二 NMOS源極跟隨器具有被連接到所述放大器輸出的輸入；和第二輸入開關，所述第二輸入開關響應於所述灰度級電壓，以將所述輸入端子和所述第二 NMOS源極跟隨器的輸出中的一個連接到所述第一 NMOS電晶體和所述第一 PMOS電晶體的各柵極。
10.根據權利要求9所述的源極驅動器，其中，當所述第一 NMOS源極跟隨器未與所述第一 NMOS電晶體和所述第一 PMOS電晶體的柵極相連接時，停止所述第一 NMOS源極跟隨器的工作，並且其中，當所述第二 NMOS源極跟隨器未與所述第二 NMOS電晶體和所述第二 PMOS電晶體的柵極相連接時，停止所述第二 NMOS源極跟隨器的工作。
11.根據權利要求1所述的源極驅動器，其中，所述第一和第二 PMOS電晶體是耗盡型PMOS電晶體，其中，當所述灰度級電壓低於第一標準電壓時，所述第一輸入電平轉換電路將比所述灰度級電壓高了第一預定電壓的電壓作為所述第一電平轉換電壓饋送到所述第一 NMOS電晶體和所述第一 PMOS電晶體的各柵極，並且所述第二輸入電平轉換電路將比所述驅動電壓高了所述第二預定電壓的電壓作為所述第二電平轉換電壓饋送到所述第二 NMOS電晶體和所述第二 PMOS電晶體的各柵極，並且其中，當所述灰度級電壓高於所述第一標準電壓時，所述第一輸入電平轉換電路將所述灰度級電壓饋送到所述第一 NMOS電晶體和所述第一 PMOS電晶體的各柵極，並且所述第二輸入電平轉換電路將所述驅動電壓饋送到所述第二 NMOS電晶體和所述第二 PMOS電晶體的各柵極。
12.根據權利要求11所述的源極驅動器，其中，所述源極放大器包括用於接收所述灰度級電壓的輸入端子和用於輸出所述驅動電壓的放大器輸出，其中，所述第一輸入電平轉換電路包括第一 PMOS源極跟隨器，所述第一 PMOS源極跟隨器具有被連接到所述輸入端子的輸入；第一輸入開關，所述第一輸入開關響應於所述灰度級電壓，以將所述輸入端子和所述第一 PMOS源極跟隨器的輸出中的一個連接到所述第一 NMOS電晶體和所述第一 PMOS電晶體的各柵極，其中，所述第二輸入電平轉換電路包括第二 PMOS源極跟隨器，所述第二 PMOS源極跟隨器具有被連接到所述放大器輸出的輸入；和第二輸入開關，所述第二輸入開關響應於所述灰度級電壓，以將所述輸入端子和所述第二 PMOS源極跟隨器的輸出中的一個連接到所述第一 NMOS電晶體和所述第一 PMOS電晶體的各柵極。
13.根據權利要求12所述的源極驅動器，其中，當所述第一 PMOS源極跟隨器未與所述第一 NMOS電晶體和所述第一 PMOS電晶體的各柵極相連接時，停止所述第一 PMOS源極跟隨器的工作，並且其中，當所述第二 PMOS源極跟隨器未與所述第二 NMOS電晶體和所述第二 PMOS電晶體的各柵極相連接時，停止所述第二 PMOS源極跟隨器的工作。
14.一種液晶顯示裝置，包括 液晶顯示面板；和源極驅動器，所述源極驅動器驅動所述液晶顯示面板， 其中，所述源極驅動器包括D/A轉換器，所述D/A轉換器輸出與像素數據相對應的灰度級電壓；和源極放大器，所述源極放大器響應於所述灰度級電壓來輸出驅動電壓， 其中，所述源極放大器包括NMOS差分對，所述NMOS差分對包括第一和第二 NMOS電晶體； PMOS差分對，所述PMOS差分對包括第一和第二 PMOS電晶體； 輸出電路，所述輸出電路響應於流過所述NMOS差分對和PMOS差分對的電流來輸出驅動電壓；第一輸入電平轉換電路，所述第一輸入電平轉換電路響應於所述灰度級電壓和/或相對於所述液晶顯示面板的對向電極上的公共電平而定義的所述驅動電壓的極性以通過對所述灰度級電壓的輸入電平轉換來生成第一電平轉換電壓，並且將所述第一電平轉換電壓饋送到所述第一 NMOS電晶體和所述第一 PMOS電晶體的各柵極；以及第二輸入電平轉換電路，所述第二輸入電平轉換電路響應於所述灰度級電壓和/或所述驅動電壓的極性以通過對所述驅動電壓的輸入電平轉換來生成第二電平轉換電壓，並且將所述第二電平轉換電壓饋送到所述第二 NMOS電晶體和所述第二 PMOS電晶體的各柵極。
全文摘要
本發明涉及適於輸入電平轉換的差分放大器架構。源極驅動器包括D/A轉換器和源極放大器。源極放大器包括NMOS差分對，包括第一和第二NMOS電晶體；PMOS差分對，包括第一和第二PMOS電晶體；輸出電路，響應於流過各差分對的電流輸出驅動電壓；第一輸入電平轉換電路，響應於灰度級電壓和/或相對於液晶顯示面板的對向電極上的公共電平定義的驅動電壓的極性通過對灰度級電壓的輸入電平轉換生成第一電平轉換電壓並且將其饋送到第一NMOS電晶體和第一PMOS電晶體的柵極；以及第二輸入電平轉換電路，響應於灰度級電壓和/或驅動電壓的極性以通過對驅動電壓的輸入電平轉換生成第二電平轉換電壓並且將其饋送到第二NMOS電晶體和第二PMOS電晶體的柵極。
文檔編號G09G3/36GK102163411SQ20111003818
公開日2011年8月24日 申請日期2011年2月12日 優先權日2010年2月12日
發明者藤原博史 申請人:瑞薩電子株式會社