數據存儲高速串行接口可測性結構及其FPGA通路測試方法與流程
2023-05-08 15:04:22 1
本發明涉及數據存儲技術領域，具體涉及一種數據存儲高速串行接口可測性結構及其FPGA通路測試方法。
背景技術：
如圖1所示，大容量數據存儲記錄儀的典型實例由FPGA晶片、SATA控制器晶片、FLASH晶片和通路2選1晶片組成，記錄時FPGA接收數據源，通路2選1晶片通路切換到0通道，通過SATA接口控制SATA控制器晶片寫入FLASH晶片中。回讀時通路2選1晶片通路切換到1通道，PC設備通過SATA接口讀取存儲信息。由於SATA接口基於高速串行技術，通路的信號完整性及其測試手段極為重要。回讀通路由於具備與PC設備互聯的SATA連接器，所以可以用SATA協議分析儀對回讀通路進行通路信號完整性和SATA協議分析。但是FPGA控制SATA控制器晶片的通路由於在電路板上面積比較密集往往不具備可測性。這樣通路遇到故障便無法定位故障問題。
技術實現要素：
(一)要解決的技術問題
本發明要解決的技術問題是：如何設計一種數據存儲高速串行接口可測性結構及其FPGA通路測試方法。
(二)技術方案
為了解決上述技術問題，本發明提供了一種數據存儲高速串行接口可測性結構，包括數據源接口、FPGA晶片、第一通道2選1晶片B、第二通道2選1晶片A、第三通道2選1晶片C、SATA接口、SATA控制器晶片以及FLASH晶片；其中，FPGA晶片用於：通過控制通道切換，構建以下FPGA晶片讀寫FLASH晶片的數據傳遞路徑：數據源接口—FPGA晶片—第一通道2選1晶片B的0通道—第二通道2選1晶片A的0通道—SATA控制器晶片—FLASH晶片；通過控制通道切換，構建以下PC設備讀寫FLASH晶片的數據傳遞路徑：SATA接口—第三通道2選1晶片C的0通道—第一通道2選1晶片B的1通道—第二通道2選1晶片A的0通道—SATA控制器晶片—FLASH晶片；並通過控制通道切換，構建以下FPGA通路測試數據傳遞路徑：數據源接口—FPGA晶片—第一通道2選1晶片B的0通道—第二通道2選1晶片A的1通道—第三通道2選1晶片C的1通道—SATA接口。
優選地，所述SATA控制器晶片與多個FLASH晶片連接。
本發明還提供了一種基於所述的數據存儲高速串行接口可測性結構實現的FPGA通路測試方法，該方法中，利用以下FPGA通路測試數據傳遞路徑實現FPGA通路測試：數據源接口—FPGA晶片—第一通道2選1晶片B的0通道—第二通道2選1晶片A的1通道—第三通道2選1晶片C的1通道—SATA接口。
(三)有益效果
本發明提供了一種數據存儲高速串行接口可測性結構及其FPGA通路測試方法，不採用對高速串行線路進行加測試點、引出額外線路等影響信號完整性的方法，通過靈活布置通道2選1晶片，將FPGA晶片控制SATA控制器晶片的通路切換到SATA接口，實現了FPGA通路的可測性，便於用SATA協議分析儀對FPGA通路進行通路信號完整性和SATA協議分析。
附圖說明
圖1為傳統的數據存儲典型結構示意圖；
圖2為本發明實施例的數據存儲高速串行接口可測性結構示意圖；
圖3為本發明實施例中FPGA讀寫FLASH示意圖；
圖4為本發明實施例中PC讀寫FLASH示意圖；
圖5為本發明實施例中FPGA通路測試示意圖。
具體實施方式
為使本發明的目的、內容、和優點更加清楚，下面結合附圖和實施例，對本發明的具體實施方式作進一步詳細描述。
本發明實施例的設計思路是在原有數據存儲典型結構中第一通道2選1晶片B和SATA控制器晶片之間加入第二通道2選1晶片A，在SATA接口與第一通道2選1晶片B之間加入第三通道2選1晶片C。這樣FPGA晶片可以通過第一通道2選1晶片B的0通道、第二通道2選1晶片A的1通道和第三通道2選1晶片C的1通道與SATA接口互聯，實現了FPGA通路的可測性。
具體而言，如圖2所示，本發明實施例提供了一種數據存儲高速串行接口可測性結構，包括數據源接口、FPGA晶片、第一通道2選1晶片B、第二通道2選1晶片A、第三通道2選1晶片C、SATA接口、SATA控制器晶片以及FLASH晶片；其中，FPGA晶片用於：通過控制通道切換，構建以下FPGA晶片讀寫FLASH晶片的數據傳遞路徑：數據源接口—FPGA晶片—第一通道2選1晶片B的0通道—第二通道2選1晶片A的0通道—SATA控制器晶片—FLASH晶片；通過控制通道切換，構建以下PC設備讀寫FLASH晶片的數據傳遞路徑：SATA接口—第三通道2選1晶片C的0通道—第一通道2選1晶片B的1通道—第二通道2選1晶片A的0通道—SATA控制器晶片—FLASH晶片；並通過控制通道切換，構建以下FPGA通路測試數據傳遞路徑：數據源接口—FPGA晶片—第一通道2選1晶片B的0通道—第二通道2選1晶片A的1通道—第三通道2選1晶片C的1通道—SATA接口。其中SATA控制器晶片分別與四個FLASH晶片連接。
基於所述的數據存儲高速串行接口可測性結構實現的FPGA讀寫FLASH方法、PC設備讀寫FLASH方法以及FPGA通路測試方法為：
如圖3所示，FPGA晶片讀寫FLASH晶片：FPGA晶片控制通道切換，數據讀寫通路可以通過第一通道2選1晶片B的0通道、第二通道2選1晶片A的0通道構建。FPGA晶片讀寫FLASH晶片數據傳遞路徑為：數據源接口—FPGA晶片—第一通道2選1晶片B的0通道—第二通道2選1晶片A的0通道—SATA控制器晶片—FLASH晶片。圖3中粗線為FPGA晶片讀寫FLASH晶片數據通路。
如圖4所示，PC設備讀寫FLASH晶片：FPGA晶片控制通道切換，數據讀寫通路可以通過第三通道2選1晶片C的0通道、第一通道2選1晶片B的1通道和第二通道2選1晶片A的0通道構建。PC設備讀寫FLASH晶片數據傳遞路徑為：SATA接口—第三通道2選1晶片C的0通道—第一通道2選1晶片B的1通道—第二通道2選1晶片A的0通道—SATA控制器晶片—FLASH晶片。圖4中粗線為PC設備讀寫FLASH晶片數據通路。
如圖5所示，FPGA晶片通路測試：FPGA晶片控制通道切換，測試通路可以通過第一通道2選1晶片B的0通道、第二通道2選1晶片A的1通道和第三通道2選1晶片C的1通道構建。FPGA晶片通路測試數據傳遞路徑為：數據源接口—FPGA晶片—第一通道2選1晶片B的0通道—第二通道2選1晶片A的1通道—第三通道2選1晶片C的1通道—SATA接口。圖5中粗線為FPGA通路測試數據通路。
以上所述僅是本發明的優選實施方式，應當指出，對於本技術領域的普通技術人員來說，在不脫離本發明技術原理的前提下，還可以做出若干改進和變形，這些改進和變形也應視為本發明的保護範圍。