三通道數字跟蹤接收機的製作方法
2023-05-08 01:18:31 1
專利名稱：三通道數字跟蹤接收機的製作方法
技術領域：
本實用新型涉及針對雷達接收系統下來的三路中頻信號進行採樣及處理，特別用於單脈衝體制雷達系統中的三通道數字跟蹤接收機。
背景技術：
隨著電子晶片技術的飛速發展，高速、體積小和功耗低是其發展的主要方向。而雷達系統中傳統的模擬接收機已不能滿足現代應用，所以數字接收機已經取代了其位置，在整個雷達系統中起著至關重要的作用。
發明內容為了解決現有技術中存在的問題，本實用新型提出一種三通道數字跟蹤接收機， 其高速AD採樣模塊可以對目標進行高速採樣提高目標距離解析度，對目標進行求模、積累、MTD、恆虛警等處理可以提高發現目標的能力。具體技術方案如下一種三通道數字跟蹤接收機，包括高速AD採樣部分、信號處理部分和數據處理機；AD採樣部分包括AD採樣電路和I、Q解調電路；所述AD採樣對雷達輸入的三路中頻信號進行採樣，AD採樣電路的輸出端連接I、Q解調電路的輸入端，I、Q解調電路輸出六路I、 Q信號；所述信號處理部分包括信號處理模塊包括DSP晶片、FPGA晶片、控制單元和驅動單元；對於DSP晶片DSP晶片與FPGA晶片連接通信，DSP晶片通過接口轉換電路與數據處理機通信；DSP晶片連接有存儲器；對於FPGA晶片FPGA晶片連接I、Q解調電路的輸出端；FPGA晶片通過驅動單元連接控制單元；FPGA晶片通過接口轉換電路與數據處理機通信；FPGA晶片連接有存儲器。AD採樣部分的工作原理是AD採樣部分包括高速AD採樣功能和數字I、Q解調功能；AD採樣對雷達輸入的三路中頻信號進行高速採樣，採樣後的數位訊號經過數字下變頻將數字中頻信號搬移至基帶作IQ解調，這個工作和數字下變頻同時完成，由數控本振分別輸出正弦、餘弦信號與數字中頻信號分別混頻得到IQ基帶信號；最後信道濾波將基帶信號以外的其它頻率濾除，分別產生6路I、Q信號。AD採樣部分實現的功能，在現有技術中均可以由成熟電路實現，在此被進一步加以限制。所述數據處理機是PC，PC對信號處理部分輸出的信息進行處理和顯示。與DSP晶片連接的接口轉換電路包括RS232轉換晶片和RS422轉換晶片；與FPGA晶片連接的接口轉換電路是USB轉換晶片。所述採樣模塊包括耦合隔離電路、A/D變換器和時鐘電路；所述耦合隔離電路的輸入端作為本接收機的輸入端，耦合隔離電路的輸出端連接A/D變換器的輸入端，A/D變換器的輸出端連接I、Q解調電路的輸入端；時鐘電路為A/D變換器和數位訊號處理電路提供時鐘信號。A/D變換器的輸入端連接有帶通濾波器。[0011]所述FPGA晶片載有差分轉換電路、求模電路、MTD、恆虛警處理電路、目標檢測/判決電路和角誤差測量電路；所述差分轉換電路的輸入端連接I、Q解調電路的輸出端；差分轉換電路的輸出的信號依次經過求模電路、相參檢測系統MTD、恆虛警處理電路和目標檢測 /判決電路處理後，傳給DSP晶片。所述目標檢測/判決電路是滑窗檢測器。本三通道數字跟蹤接收機具有實時性高，結構靈活，通用性強，模塊化設計，開發周期短，系統易於維護和擴展等優點。本實用新型在單目標雷達信號處理系統設計中，採用了一種FPGA+DSP的全數位訊號處理方案，原理如下把數據量很大，處理速度要求較高，但運算結構相對比較簡單的底層算法(如求模、CFAR、相參積累、滑窗檢測、自動跟蹤等)放在FPGA內由硬體實現；而將一些數據量較低，控制結構複雜的頂層算法(如距離計算、方位角計算、仰角計算)以及組件控制、通訊等功能由尋址方式靈活，接口豐富的DSP實現，這樣既可滿足實時性要求，又兼顧了系統的靈活性、可擴展性，降低了設計難度，極大減小了信號處理系統的體積和功耗。FPGA採用Altera公司StratixII系列高性能數字邏輯器件，求模、視頻積累、 CFAR、滑窗檢測、目標判別和角度計算等均在FPGA內部用硬體完成，檢測到目標之後，由 DSP讀入目標相關距離信息和角度信息送至數據處理機做進一步處理。雷達工作需要的定時信號重複頻率脈衝、主脈衝、發射脈衝及消隱脈衝均由信號處理系統產生。
圖1三通道數字跟蹤接收機原理組成圖，圖2三通道數字跟蹤接收機恆虛警原理圖，圖3三通道數字跟蹤接收機滑窗檢測器原理圖，圖4三通道數字跟蹤接收機信號處理流程圖。
具體實施方式
以下結合附圖與具體實施方式
對本實用新型作進一步說明一種三通道數字跟蹤接收機，包括高速AD採樣部分、信號處理部分和數據處理機；AD採樣部分包括AD採樣電路和I、Q解調電路；所述AD採樣對雷達輸入的三路中頻信號進行採樣，AD採樣電路的輸出端連接I、Q解調電路的輸入端，I、Q解調電路輸出六路I、 Q信號；所述信號處理部分包括信號處理模塊包括DSP晶片、FPGA晶片、控制單元和驅動單元；對於DSP晶片DSP晶片與FPGA晶片連接通信，DSP晶片通過接口轉換電路與數據處理機通信；DSP晶片連接有存儲器；對於FPGA晶片FPGA晶片連接I、Q解調電路的輸出端；FPGA晶片通過驅動單元連接控制單元；FPGA晶片通過接口轉換電路與數據處理機通信；FPGA晶片連接有存儲器。所述數據處理機是PC，PC對信號處理部分輸出的信息進行處理和顯示。與DSP晶片連接的接口轉換電路包括RS232轉換晶片和RS422轉換晶片；與FPGA晶片連接的接口轉換電路是USB轉換晶片。所述採樣模塊包括耦合隔離電路、A/D變換器和時鐘電路；所述耦合隔離電路的輸入端作為本接收機的輸入端，耦合隔離電路的輸出端連接A/D變換器的輸入端，A/D變換器的輸出端連接I、Q解調電路的輸入端；時鐘電路為A/D變換器和數位訊號處理電路提供時鐘信號。A/D變換器的輸入端連接有帶通濾波器。所述FPGA晶片載有差分轉換電路、求模電路、MTD、恆虛警處理電路、目標檢測/判決電路和角誤差測量電路；所述差分轉換電路的輸入端連接I、Q解調電路的輸出端；差分轉換電路的輸出的信號依次經過求模電路、相參檢測系統MTD、恆虛警處理電路和目標檢測/判決電路處理後，傳給DSP晶片。所述目標檢測/判決電路是滑窗檢測器。1)對於雷達輸入的三路中頻信號進行高速AD採樣，然後對信號進行I、Q解調，最終輸出六路I、Q信號。高速大動態A/D必須做到低失真、大動態、低功耗。中頻採樣的性能除了與A/D本身的固有特性有關外，還與外圍電路關係密切。中頻採樣模塊由耦合隔離電路、A/D變換器、 時鐘電路，數位訊號處理電路等組成。這些器件及印製電路的排版、其他電路對它的影響等都會影響A/D轉換、正交鑑相的性能。在A/D變換器之前的模擬輸入加上一個帶通濾波器， 用於濾除採樣帶寬以外的信號和噪聲，以防止採樣後頻譜混疊。2)在每個脈衝重複周期內，對Is (i)和Qs⑴兩路正交信號求模後得到A^ (i)； 其它兩路得到Aa(i)、Ae(i)。再將結果依次送入恆虛警處理電路、目標檢測、目標判決器後，判斷出是否有目標存在，並在檢測到目標時再測量目標距離及角誤差。3)恆虛警(CRAF)目的是提供相對來說可以避免噪聲背景雜波和幹擾影響的檢測閾值，使目標檢測時具有恆定的虛警概率。也是雷達在複雜背景環境中保持恆定虛警概率， 實現自適應門限檢測的有效手段，在背景噪聲分布已知的情況下，本系統採用瑞利分布雜波門限恆虛警的方法實現。4)本系統採用滑窗檢測器檢測判決目標，首先用距離一維CFAR作為目標檢測的第一門限Go，信號模值六￡ (i)與Go進行比較後量化為「0/1」信號，如天線波束掃過目標時收到的回波數為N，則相應的滑窗檢測器由N-I個延遲單元組成，每個單元的延遲時間為 ；。設二次門限為K，若滑窗檢測器輸出的N次掃掠脈衝之和>K，則認為有目標信號。檢測到目標後，目標角誤差電壓的提取採用了 I、Q正交解調、數位化歸一方法完成。5)DSP讀取目標距離信息和目標的方位角誤差、俯仰角誤差信息送至數據處理機。6)數據處理主要對信號處理送來的距離信息和角誤差數據進行數據處理後進行顯不。本實用新型在雷達定時脈衝(PRF)作用下，信號處理部分首先讀取中頻數字處理器送來的和通道中每個距離單元的信號Σ工先進行求模，進行CFAR和目標滑窗檢測，最後得到目標距離數據，由DSP讀取目標距離信息後送至其它分機。檢測到目標之後，在系統軟體控制下，信號處理系統再讀取對應目標距離門的方位角誤差ΔΑ和俯仰角誤差ΔΕ進行角誤差信號運算，從而完成對目標信號進行跟蹤測量處理。
權利要求1.一種三通道數字跟蹤接收機，其特徵是包括高速AD採樣部分、信號處理部分和數據處理機；AD採樣部分包括AD採樣電路和I、Q解調電路；所述AD採樣對雷達輸入的三路中頻信號進行採樣，AD採樣電路的輸出端連接I、Q解調電路的輸入端，I、Q解調電路輸出六路I、 Q信號；所述信號處理部分包括信號處理模塊包括DSP晶片、FPGA晶片、控制單元和驅動單元；對於DSP晶片DSP晶片與FPGA晶片連接通信，DSP晶片通過接口轉換電路與數據處理機通信；DSP晶片連接有存儲器；對於FPGA晶片FPGA晶片連接I、Q解調電路的輸出端；FPGA晶片通過驅動單元連接控制單元；FPGA晶片通過接口轉換電路與數據處理機通信；FPGA晶片連接有存儲器。
2.根據權利要求1所述的三通道數字跟蹤接收機，其特徵是所述數據處理機是PC，PC 對信號處理部分輸出的信息進行處理和顯示。
3.根據權利要求1所述的三通道數字跟蹤接收機，其特徵是與DSP晶片連接的接口轉換電路包括RS232轉換晶片和RS422轉換晶片；與FPGA晶片連接的接口轉換電路是USB轉換晶片。
4.根據權利要求1所述的三通道數字跟蹤接收機，其特徵是所述採樣模塊包括耦合隔離電路、A/D變換器和時鐘電路；所述耦合隔離電路的輸入端作為本接收機的輸入端，耦合隔離電路的輸出端連接A/D變換器的輸入端，A/D變換器的輸出端連接I、Q解調電路的輸入端；時鐘電路為A/D變換器和數位訊號處理電路提供時鐘信號。
5.根據權利要求4所述的三通道數字跟蹤接收機，其特徵是A/D變換器的輸入端連接有帶通濾波器。
6.根據權利要求1所述的三通道數字跟蹤接收機，其特徵是所述FPGA晶片載有差分轉換電路、求模電路、MTD、恆虛警處理電路、目標檢測/判決電路和角誤差測量電路；所述差分轉換電路的輸入端連接I、Q解調電路的輸出端；差分轉換電路的輸出的信號依次經過求模電路、相參檢測系統MTD、恆虛警處理電路和目標檢測/判決電路處理後，傳給DSP晶片。
7.根據權利要求6所述的三通道數字跟蹤接收機，其特徵是所述目標檢測/判決電路是滑窗檢測器。
專利摘要一種三通道數字跟蹤接收機，包括高速AD採樣模塊和信號處理模塊，信號處理模塊由DSP晶片、FPGA、控制單元和驅動單元等組成。本裝置可以完成對目標的自動檢測並將跟蹤測量目標對距離角誤差的測量數據送出到數據處理，因其高速的AD採樣可以提高目標距離檢測的解析度。本收機通過對雷達輸入的三路中頻信號進行處理實現對目標距離信息的提取和角誤差的提取。
文檔編號G01S7/285GK202305792SQ201120424420
公開日2012年7月4日 申請日期2011年11月1日 優先權日2011年11月1日
發明者帥國祥, 張向東, 房福松 申請人:南京鑫軒電子系統工程有限公司