寬帶多相時鐘生成電路的製作方法

2023-05-07 18:03:29

本公開內容大體涉及振蕩器電路，並且更具體地涉及寬帶多相時鐘生成電路。

背景技術：

多相時鐘在許多應用中是有用的。在高速串行鏈路應用中，多相時鐘被用於以比內部時鐘頻率高的比特率處理數據流。在時鐘倍頻器應用中，多相時鐘被組合以產生針對合成器的期望輸出頻率。在微處理器中，多相時鐘可以放鬆預充電邏輯中的時鐘約束以實現更高的運行速度。在無線設計中，針對直接轉換需要射頻多相時鐘，而在基帶電路中，多相時鐘可以被用於找到針對模數轉換器(ADC)的更好的採樣點以改善總體系統性能。

在領域中已知用於實施多相時鐘生成的若干技術。這些技術中的一些在下面列出：

1.多相電壓控制振蕩器(M-VCO)(參見例如Mazzanti等人的文章「Analysis and Design of a Double-Quadrature CMOS VCO for Subharmonic Mixing at Ka-Band」，IEEE Transactions on Microwave Theory and Techniques，第56卷，第2期，第355頁至第363頁，2008(通過引用併入))；

2.延遲鎖定環(DLL)(參見例如Craninckx等人的文章「Aharmonic quadrature LO generator using a 90°delay-locked loop」，Proc.European Solid-State Circuits Conf.(ESSCIRC)，2004，第127頁至第130頁(通過引用併入))；

3.通過頻分的正交(參見例如Bonfanti等人的文章，「A 15-GHzbroad-band/2frequency divider in 0.13μm CMOS for quadrature generation」，IEEE Microw.Wireless Compon.Lett.，第15卷，第11號，第724頁至第726頁，2005年11月(通過引用併入))；

4.通過多相濾波器的正交(參見例如Kaukovuori等人的文章「Analysis and design of passive polyphase filters」，IEEE Trans.CircuitsSyst.I，Reg.Papers，第55卷，第10號，第3023頁至第3037頁，2008年11月(通過引用併入))；以及

5.注入鎖定環形振蕩器(參見例如Grozing等人的文章「CMOSRing oscillator with Quadrature outputs and 100MHz to 3.5GHz Tuning Range」，Proc.29th European Solid-State Circuits Conf.(ESSCIRC 03)，IEEE Press，2003，第679頁至第682頁(通過引用併入))。

這些技術中的每個呈現針對寬帶應用的一個或多個缺點。

M-VCO技術使用如圖1的示例中所示的連接的四個級。從振蕩器的同相側產生的信號被注入到振蕩器的正交相位側中，並且反之亦然。環形反饋中呈現的反相允許生成正交的兩個信號。存在通過使用LC諧振電路或延遲單元的兩種已知實施方案。

LC諧振VCO實施方案確保所生成的時鐘的足夠的譜純度。該電路可以被調諧以在作用於構成儲能罐的電感器或電容器的值上的頻率範圍內工作。針對高頻應用，在VCO中用作調諧元件的可變電容器針對給定調諧範圍呈現較差的質量因子，並且在鎖相環反饋路徑中使用的分頻器是功率緊缺的。LC諧振VCO已經成功地被使用在窄帶系統中。呈現在調諧範圍與相位噪聲之間的權衡。此外，多相振蕩器示出高相位噪聲，尤其是被上轉換成相位噪聲的閃變分量。

延遲單元VCO解決方案採用具有可變延遲的單元。為避免振蕩，環必須提供2π的相移並且在振蕩頻率處具有單位電壓增益。每個延遲級必須提供π/N的相移，其中N是延遲級的數目。該方法通常受與過程變化和不匹配相關的問題影響。該電路的額外弱點由沿與相位不確定性相關的環路累積的抖動表示，與由LC諧振實施方案實現的電路相比，抖動與高相位噪聲相對應。

如環形振蕩器中的DLL解決方案利用對如圖2所描繪的延遲單 元的使用。與環形振蕩器不同，在這種情況下，通常使用數字環路。在鏈的輸入處提供在期望頻率的信號。相位檢測器被用於將輸出相位差與輸入相位差進行比較。該信息被用於校準每個單元中的延遲以提供相同輸入時鐘的均等間隔的相位版本。該解決方案的缺點包括：敏感性過程變化和不匹配；沿環路和複雜校準邏輯的抖動的累積。

另一解決方案通過使用分頻器來生成正交信號。可以通過如圖3所示的雙採樣器配置來完成對正交的兩個時鐘的生成。該解決方案按結構是寬帶的。為了正確地工作，該架構在其輸入處要求在期望頻率的兩倍的時鐘。該信號可以由在期望頻率的雙倍的頻率範圍中工作的振蕩器提供。該雙倍速度要求嚴重影響VCO設計。實際上，分頻器電路隨著頻率增大而快速地變得功率緊缺。該解決方案的另一缺點在於其僅僅可以產生兩個輸出相位。

多相位濾波器(PPF)解決方案被示出在圖4中。生成I-Q信號的最簡單的方式是利用RC-CR網絡：在同相I輸出處的信號具有45度相位滯後，並且在正交相位Q輸出處的信號具有45度相位超前。兩個信號都被衰減3dB。因此，在極點頻率處，相位和幅度兩者都處於平衡。該結構僅僅在RC頻率處提供恆定90度相移，並且其遭受幅度失衡。又一問題是部件不匹配：其導致兩個RC積不相等，並且這產生相位誤差。因此，利用更大的死區來實現更好的匹配。該解決方案的另一缺點在於其僅僅可以產生兩個輸出相位。

注入鎖定環形振蕩器技術具有如圖5所示的框圖。該電路利用由四個延遲單元組成的環路，其中的一個由輸入頻率信號注入。輸出信號示出輸入信號的頻率和相位噪聲。該方法的主要缺點在於其通常受與穩定和供電變化相關的問題影響。

存在對將以高相位準確度生成從在相同頻率處的獨特時鐘相位信號開始的多個均等間隔的時鐘相位的改善的環形振蕩器電路的需求。

技術實現要素：

本文公開的實施例提供一種寬帶多相時鐘生成電路，其能夠在多個操作頻率進行操作同時在不同操作頻率並且在工藝、溫度和供電的變化期間保持良好性能。

根據實用新型的一個方面，寬帶多相時鐘生成電路包括以反相反饋級聯地耦合的多個延遲級；其中每個延遲級包括可變電阻電路；相位比較器電路，被配置為執行在由所述環形振蕩器電路的兩個對應的延遲級輸出的兩個不同相位之間的相位比較；以及放大器電路，被配置為響應於所述相位比較而生成控制信號，其中所述控制信號被反饋以控制所述環形振蕩器電路的所述延遲級中的所述可變電阻電路的電阻。

根據一個實施例，所述兩個不同相位是正交相關相位，並且所述相位比較器包括正交相位比較器。

根據一個實施例，所述正交相位比較器包括正交混頻器電路。

根據一個實施例，所述正交混頻器電路是無源混頻器電路。

根據一個實施例，所述放大器電路是跨阻抗放大器。

根據一個實施例，每個延遲級中的所述可變電阻電路包括負載電路，所述負載電路包括第一電阻器和第二電阻器以及具有耦合在所述第一電阻器與所述第二電阻器之間的傳導路徑的電晶體，並且所述電晶體的控制端子被配置為接收所述控制信號。

根據一個實施例，所述第一電阻器和所述第二電阻器是具有數字控制電阻的可變電阻器。

根據一個實施例，還包括數字調諧電路，所述數字調諧電路被配置為輸出數字控制信號以對第一電阻器和第二電阻器的所述數字控制電阻進行設置。

根據一個實施例，所述控制信號是模擬控制信號，並且所述傳導路徑具有模擬控制電阻。

根據一個實施例，所述延遲級還包括差分輸入電晶體對，所述第一電阻器在第一節點處與所述差分輸入電晶體對的第一個差分輸入電晶體串聯地耦合，並且所述第二電阻器在第二節點處的與所述差分 輸入電晶體對的第二個差分輸入電晶體串聯耦合，用於所述電晶體的所述傳導路徑耦合在所述第一節點與所述第二節點之間。

根據一個實施例，還包括振蕩電路，所述振蕩電路生成被施加到所述環形振蕩器電路的輸入的注入頻率信號。

根據實用新型的另一個方面，寬帶多相時鐘生成電路包括：環形振蕩器，包括生成第一相位信號的第一延遲級和生成第二相位信號的第二延遲級；其中所述第一延遲級和所述第二延遲級中的每個延遲級包括可變電阻電路；相位比較器電路，被配置為將所述第一相位信號與所述第二相位信號進行相位比較以生成相位誤差信號；放大器電路，被配置為從所述相位誤差信號生成控制信號；以及反饋環路，被配置為施加所述控制信號以控制所述第一延遲級和所述第二延遲級中的所述可變電阻電路的電阻。

根據一個實施例，所述第一相位和所述第二相位是正交相關相位。

根據一個實施例，所述相位比較器電路是正交混頻器電路。

根據一個實施例，所述第一延遲級和所述第二延遲級中的每個延遲級中的所述可變電阻電路包括負載電路，所述負載電路包括第一電阻器和第二電阻器以及具有耦合在所述第一電阻器與所述第二電阻器之間的傳導路徑的電晶體，並且所述電晶體的控制端子被配置為接收所述控制信號。

根據一個實施例，所述第一電阻器和所述第二電阻器是具有數字控制電阻的可變電阻器。

根據一個實施例，還包括數字調諧電路，所述數字調諧電路被配置為輸出數字控制信號以對第一電阻器和第二電阻器的所述數字控制電阻進行設置。

根據一個實施例，所述控制信號是模擬控制信號，並且所述傳導路徑具有模擬控制電阻。

根據一個實施例，所述延遲級還包括差分輸入電晶體對，所述第一電阻器在第一節點處與所述差分輸入電晶體對的第一個差分輸入電晶體串聯耦合，並且所述第二電阻器在第二節點處與所述差分輸入 電晶體對的第二個差分輸入電晶體串聯耦合，用於所述電晶體的所述傳導路徑耦合在所述第一節點與所述第二節點之間。

通過本實用新型的寬帶多相時鐘生成電路，能夠在多個操作頻率進行操作同時在不同操作頻率並且在工藝、溫度和供電的變化期間保持良好性能。

附圖說明

前述和其他特徵和優點將在下面結合附圖對特定實施例的非限制性描述中詳細進行討論，在附圖之中：

圖1示出了正交電壓控制振蕩器的框圖；

圖2示出了延遲鎖定環路振蕩器的框圖；

圖3示出了分頻器振蕩器的框圖；

圖4示出了多相濾波器振蕩器的框圖；

圖5示出了注入鎖定環形振蕩器的框圖；

圖6示出了具有模擬正交校準電路的注入鎖定環形振蕩器的框圖；

圖7是延遲單元級的電路圖；

圖8是偏置複製電路的電路圖；

圖9是混頻器電路的電路圖；以及

圖10是跨阻抗放大器的電路圖。

具體實施方式

在不同附圖中利用相同的附圖標記來指代相同的元件。具體地，不同的實施例共同的結構和/或功能元件可以利用相同的附圖標記來指代並且可以具有相同的結構特性、尺寸特性和材料特性。為清楚起見，僅僅示出並將詳細描述對理解所描述的實施例有用的那些步驟和元件。具體地，沒有詳細描述由功率轉換器供電的電路，所描述的實施例與常見應用兼容。在下面的描述中，當對術語「約」、「大致」、或者「大約」進行引用時，這意味著在10％內，優選地意味著在5％內。

現在對圖6進行參考，圖6示出了經正交校準的注入鎖定環形振 蕩器電路10的框圖。振蕩器電路10包括注入鎖定環形振蕩器12和模擬正交校準環路14。

注入鎖定環形振蕩器12包括四個級聯地耦合延遲單元級20(1)-20(4)，具有180°的相移反饋到第一級20(1)的輸入的最末級20(4)的輸出。第一級20(1)還接收由振蕩器電路22生成的注入振蕩鎖定頻率信號(Vinj)。在優選實施例中，延遲單元級20是具有差分信號輸入和差分信號輸出的差分電路。針對差分信號的相應反相端和非反相端分別由「-」和「+」指示符來指示。由每個延遲單元級20引入的延遲的效應是要在各級之間的振蕩信號中引入相移。例如從級20(1)輸出的差分信號可以被認為具有45°相移，從級20(2)輸出的差分信號可以被認為具有90°相移，從級20(3)輸出的差分信號可以被認為具有135°相移，並且從級20(4)輸出的差分信號可以被認為具有0°相移。因此，從級20(1)輸出的差分信號和從級20(3)輸出的差分信號具有正交相位關係(即，偏移90°)，並且從級20(2)輸出的差分信號和從級20(4)輸出的差分信號具有正交相位關係。

注入鎖定環形振蕩器12的自由運行頻率f0是可使用輸出被施加到延遲單元級20中的每個的n位控制信號的頻率調諧電路24數字地調諧的。該數字調諧控制對於確保注入鎖定環形振蕩器12的自由運行頻率與由振蕩器電路22生成的注入振蕩鎖定信號的頻率finj相匹配是重要的。僅僅當該頻率上的匹配出現時在來自相繼延遲單元級20的差分信號輸出處的信號的相位將被偏移45°。因此，在相繼延遲單元級20之間的相對相位誤差與在自由運行頻率與注入振蕩鎖定信號頻率之間的頻率偏移成比例。

使用通過頻率調諧電路24的數字校準功能，可以實現針對過程變化的補償。然而，在振蕩器10的正常操作期間不執行數字校準。為此原因，(在校準之後)溫度和供電電壓的變化未得到補償，並且這可以導致輸出相位的誤差。模擬正交校準環路14提供穩定和供電電壓補償。

針對延遲單元級20的偏置由偏置複製電路(bias replica circuit) 26提供。偏置複製電路26還接收n位控制信號頻率調諧電路24，並且因此由偏置複製電路26生成的偏置控制信號bc取決於對自由運行頻率的校準。

現在對圖7進行參考，圖7示出了延遲單元級20的電路圖。每個級20包括使差分輸入電晶體對32和34偏置的尾電流源30。由尾電流源30提供的偏置由偏置複製電路26響應於偏置控制信號(bc)來控制。尾電流源30耦合到接地供電節點。針對差分輸入電晶體對32和34中的電晶體的柵極端提供針對延遲單元級20的反相輸入端和非反相輸入端(In-和In+)。針對延遲單元級20的非反相輸出端和反相輸出端(out+和out-)被提供在差分輸入電晶體對32和34中的電晶體的漏極端處。針對差分輸入電晶體對32和34的負載電路35包括數字控制可變電阻，數字控制可變電阻包括與電晶體32串聯耦合的第一可變電阻電路36和與電晶體34串聯耦合的第二可變電阻電路38。可變電阻電路36和38耦合到供電節點Vdd。由頻率調諧電路24輸出的n位控制信號控制可變電阻電路36和38中的每個的電阻。如以上所討論的，該數字控制影響注入鎖定環形振蕩器12的自由運行頻率。在實施例中，每個可變電阻電路可以包括n個並聯連接的MOS電晶體，其中電晶體的柵極端耦合以接收n位控制信號的一個位。

現在對圖8進行參考，圖8示出了針對偏置複製電路26的電路圖。偏置控制信號bc由被實現為二極體連接的設備的電晶體40生成，其中偏置控制信號bc被提供在電晶體40的柵極端處。在實施方案中，每個級20中的尾電流源30由在電流鏡關係中具有連接到電晶體40的柵極端的電晶體形成。電晶體40的源極端耦合到接地參考節點。電晶體40的漏極端耦合到電晶體40的柵極端，並且還連接到電晶體42的漏極端。電晶體40和42具有相反的導電類型(在圖示的示例中分別為n通道MOSFET和p通道MOSFET)。電晶體42的柵極端連接到運算放大器44的輸出端。放大器44的反相輸入耦合到電晶體42的源端。放大器44的非反相輸入耦合以接收參考電壓Vref。放大器 44和電晶體42用作低壓差類型的調節器電路，其迫使在電晶體42的源端處的電壓等於參考電壓Vref。可變電阻電路46與電晶體42串聯耦合。可變電阻電路46耦合到供電節點Vdd。由頻率調諧電路24輸出的n位控制信號控制可變電阻電路46的電阻。流經電晶體40和42的電流被設置為n位信號和參考電壓Vref的函數。該電流驅動在電晶體40的柵極端處提供的偏置控制信號。在實施例中，可變電阻電路46可以包括n個並聯連接的MOS電晶體，其中電晶體的柵極端耦合以接收n位控制信號的一個位(其中電晶體與電路36和38的電晶體相匹配)。

現在再一次對圖6進行參考。模擬正交校準環路14包括第一緩衝器電路50，其耦合到延遲單元級20中的一個(在圖示的示例中，延遲單元級20(2))的差分輸出以生成正交相位信號(Q)。模擬正交校準環路14包括第二緩衝器電路52，其耦合到延遲單元級20中的另一個(在圖示的示例中，延遲單元級20(4))的差分輸出以生成同相信號(I)。緩衝器電路50和52用於將注入鎖定環形振蕩器12的芯從模擬正交校準環路14解耦。將指出從緩衝器電路50和52輸出的差分信號(Q和I)彼此具有正交相位關係，因為在延遲單元級20(2)和20(4)的輸出處的差分信號彼此也具有正交相位關係(分別為90°和0°)。正交相關相位的選擇是僅僅通過舉例的方式的，應理解具有相對於彼此的期望關係的任何兩個相位都能夠替代地被選擇。

模擬正交校準環路14還包括相位檢測器53，相位檢測器53包括混頻器電路54，混頻器電路54接收從緩衝器電路50和52輸出的正交相位關係信號(Q和I)。同樣，關於恰當配置的相位檢測器53能夠替代地選擇不是正交相關的相位。混頻器電路54將正交相位關係信號混合在一起並生成差分輸出信號Φ。因為正交相位關係信號處於相同頻率，差分輸出信號Φ是DC信號，其差分幅值是在正交相位關係信號之間的正交相位差的函數。因此，在由緩衝器電路50和52輸出的正交相位關係信號之間的任何正交相位誤差被反映在差分輸出信號Φ中。跨阻抗放大器56將差分輸出信號Φ轉換為模擬正交校準 控制電壓(Vaqc)，其被饋送回到反饋環路中的延遲單元級20中的每個。模擬正交校準控制電壓用於在注入鎖定環形振蕩器12的操作期間通過改變負載電阻來調節負載電路35。

再次參考圖7，每個延遲單元級20的負載電路包括電晶體58，其源極漏極電路路徑耦合在差分輸入電晶體對32和34的漏極端之間。電晶體58的柵極端耦合以接收由跨阻抗放大器56輸出的模擬正交校準控制電壓。柵極電壓調製有效地實施耦合在差分輸入電晶體對32和34的漏極端之間的可變電阻的電晶體58的導電性。與電路36和38不同，該可變電阻在電路10的操作期間實時變化，其中電晶體58的可變電阻影響負載電路35的電阻並且因此改變頻率從而驅動在I信號與Q信號之間的相位差等於90°。

現在對圖9進行參考，圖9示出了混頻器電路54的電路圖。混頻器電路54是接收正交相位信號Q的差分分量Qp和Qn以及同相信號I的差分分量Ip和In的無源混合器電路。因為無源混頻器電路又多個電晶體開關60形成，所以優選利用CMOS信號來驅動那些開關的柵極端。混頻器電路54因此使用緩衝器電路62來將信號Q和I的共態邏輯(CML)差分分量(Qp，Qn，Ip，In)轉換為用於施加到如所示的電晶體62的柵極端的CMOS邏輯信號(out_Qp，out_Qn，out_Ip，out_In)。解耦電容器64被提供在緩衝器62的輸出與電晶體60的漏極端之間。混頻器電路54輸出指示相位誤差的差分分量Φp和Φn。

現在對圖10進行參考，圖10示出了跨阻抗放大器56的電路圖。放大器56接收差分分量Φp和Φn並生成模擬正交校準控制電壓Vaqc。偏置電壓Vb_p和Vb_n被提供以使放大器56的輸入級70和72中的p通道電晶體和n通道電晶體的柵極端偏置。由輸入級70和72生成的電流在輸出級74中彼此相減已產生信號Vaqc。

圖6的電路的操作可以被概括如下：

注入鎖定環形振蕩器12以由延遲單元級20的負載電路35設置的固有頻率f0操作。當具有接近f0的頻率finj的外部信號由振蕩器電路22注入時，注入鎖定環形振蕩器12的輸出頻率變得等於finj。 為了適應新操作頻率，振蕩器的輸出信號示出相移，其可以被視為相位誤差Φe。在沒有注入的情況下，在每個級處的振蕩器和負載提供π/m相移以滿足相位條件，其中m是級20的數目。

下面的等式示出在針對相繼級20的振蕩輸出信號之間的相對相位誤差Φe與在鎖定信號頻率與自由運行頻率之間的偏移成比例：

使用由頻率調諧電路24輸出的n位控制信號的數字校準通過將頻率f0調節為等於頻率finj來補償過程變化，但是其不能夠在正常操作期間(即，實時地)重新運行以說明可能降低輸出相位的溫度或供電的變化。模擬正交校準環路14提供實時校準以補償環境變化。模擬正交校準環路14確保在任何時刻環形振蕩器自由運行頻率f0都接近注入鎖定頻率finj。以這種方式，相位誤差根據以上提到的公式被最小化。

模擬正交校準環路14基於使用度量在級20的兩個正交輸出之間的相移的混頻器電路54的相位檢測器53。在這一點上，儘管在圖6中圖示了正交相位比較，但是本領域技術人員將理解環形振蕩器12的輸出的任何對可以由模擬正交校準環路14使用。僅僅有必要的是針對所選擇的相位關係設計相位檢測器53。

模擬正交校準環路14使用信號Vaqc來調節振蕩器12的自由運行頻率以確保在所選擇的輸出對之間存在期望的相移。在圖6的示例中，該期望的相移是90°。通過控制被施加到每個級20中的電晶體58的控制端子的電壓來實現在期望的相移上的控制。在圖示的實施方案中，電晶體58是如圖7所示的p通道MOS電晶體，其允許對每個級20中的電阻性負載電路35進行精細調節，其中該電阻性調節完成對反饋環路中的振蕩器12的自由運行頻率的調節，其驅動自由運行頻率等於在實時操作中注入的信號頻率。當該條件被實現時，由級20輸出的振蕩信號的所有相位在相位上被均等地間隔開，並且溫度和電壓供電上的變化被跟蹤。

相位檢測器應當示出低噪聲以便不影響總體噪聲，尤其是閃變噪 聲分量。相位檢測器的混頻器54將RF信號轉換為與相移誤差成比例的電壓或電流DC信號。低噪聲混頻器優選被用於不使相位發生器的噪聲性能降低。

指出關於電路10的下面的優點和特徵：a)生成在寬帶內的準確的多相時鐘，從而補償PVT變化；b)模擬正交校準環路連續地校準環形振蕩自由運行頻率以補償溫度和供電變化；c)每個級包括由環路作用以連續地調節級的操作並且因此調節環形振蕩器自由運行頻率的電路分量；d)在環路中使用低噪聲混頻器來度量級的輸出相移；e)環路改善級的數字校準的準確度從而克服歸因於將最小頻率步長調節設置為等於n位控制信號的LSB值的頻率的量化的缺陷；f)緩衝器電路被用於將相位檢測器從振蕩器解耦以便減小電容性負載；g)環路對振蕩器和其電路的相移進行校準使得環路在振蕩器輸出處產生精確信號相位；h)AQC環路與振蕩器的隔離確保環路的操作不會影響振蕩信號的輸出幅度；以及i)環路的隔離不會影響通過使用複製偏置電路設置的輸出共態。

儘管為了簡化附圖並確保環路14的特徵不被模糊未明確示出在圖6中，但是在優選實施方案中，電路10還包括針對非選擇相位(即，在級20(1)和20(3)的輸出處)緩衝器、混頻器和跨阻抗放大器(如在附圖標記50、52、56和56處的那些)。這些電路實際上是虛擬電路，其連接到電路12的存在確保在所有級20的輸出處的環形負載的平衡。

已經描述了各種實施例。本領域技術人員將容易進行各種更改、修改和改進。另外，基於上文給出的功能指示，已經描述的實施例的實際實施方案在本領域技術人員的能力內。