配線電路基板的製作方法

2023-05-07 06:28:06

專利名稱：配線電路基板的製作方法
技術領域：
本發明涉及在各種電氣設備或電子設備中使用的配線電路基板。
技術背景在現有技術中，在各種電氣設備或電子設備中使用有配線電路基 板(印刷配線基板)。為了實現電氣設備和電子設備的小型化並減輕其 重量，配線電路基板上的配線圖形在進行高密度化的同時，搭載在經 過了小型化和高密度化的配線電路基板上。近年來，如上所述，在配線電路基板的高密度化進展的同時，處 理信號也變成高頻的數位訊號。結果，有數位訊號向相鄰的配線圖形洩漏(串擾crosstalk)或發生放射性幹擾的情況。另外，提出了通過在配線電路基板的絕緣體的兩面上分別形成導 電膜，抑制發生上述串擾和放射性幹擾的方法(參照日本特開 2004-87627號)。然而，在上述現有技術的配線電路基板中，在配線圖形和在絕緣 體上形成的導電膜之間的耦合電容增大。結果，特性阻抗大大降低， 數位訊號的傳送效率降低。發明內容本發明的目的是要提供可抑制串擾和放射性幹擾的發生，並且可 抑制特性阻抗的降低的配線電路基板。根據本發明的一個方面的配線電路基板，其包括 具有一面和其他面的基底絕緣層；形成在基底絕緣層的一面上 的導體圖形；按照覆蓋導體圖形的方式形成在基底絕緣層的一面上 的保護層；形成在基底絕緣層的其他面上的接地層；和形成在保護 層上，且比介電常數為10以上30以下的高介電常數絕緣層。在該配線電路基板中，導體圖形形成在基底絕緣層的一面上。保
護層按照覆蓋導體圖形的方式形成在基底絕緣層的一面上。另一方 面，接地層形成在基底絕緣層的其他面上。高介電常數絕緣層形成在上述保護層上，且具有10以上30以下的比介電常數。利用這種結構，可抑制信號向相鄰的導體圖形洩漏(串擾)，並抑 制發生放射性幹擾，可抑制特性阻抗的降低。因此，能夠防止數字信 號的傳送效率降低。高介電常數絕緣層優選包含樹脂和高介電常數物質。在這種情況 下，可容易製作具有高介電常數的絕緣層。高介電常數絕緣層通過使高介電常數物質分散在樹脂內而形成。在這種情況下，利用分散在樹脂內的高介電常數物質的量，可控 制高介電常數絕緣層的比介電常數。高介電常數物質優選包含鈦酸鋇。在這種情況下，通過使用鈦酸 鋇，能夠降低高介電常數物質的成本。樹脂優選包含聚醯亞胺樹脂或環氧樹脂。基底絕緣層優選包含聚 醯亞胺樹脂、環氧樹脂、丙烯酸樹脂或丁醛樹脂。保護層優選包含環 氧樹脂。導體圖形優選包含數位訊號傳送用的配線圖形。在這種情況下， 即使在利用配線圖形傳送數位訊號的情況下，也可以抑制信號向相鄰 的配線圖形的洩漏(串擾)，抑制發生放射性幹擾，可以可靠地抑制特 性阻抗的降低。因此，能夠可靠地防止數位訊號傳送效率的降低。


圖1為表示利用半添加法(semi-additive method)的配線圖形形成 方法的一個例子的示意性工序截面圖；圖2為表示在基底絕緣層上形成多個配線圖形後的工序的示意性 截面圖；圖3為表示比較例的配線電路基板的結構的示意性截面圖。
具體實施方式
以下，參照

本發明的一個實施方式的配線電路基板。此 外，本實施方式的配線電路基板為撓性配線電路基板。
(1) 配線圖形的形成方法作為配線圖形的形成方法，使用一般的半添加法(semi-additive method )。圖1為表示利用半添加法的配線圖形形成方法的一個例子的示意 性工序截面圖。如圖l (a)所示，準備由例如聚醯亞胺薄膜製成的基底絕緣層l。 此外，也可以使用由環氧樹脂、丙烯酸樹脂或丁醛樹脂製成的基底絕 緣層l。另外，基底絕緣層1的比介電常數例如大約為3.2 4.0。其次，如圖1 (b)所示，在基底絕緣層1上利用濺射或無電解電 鍍形成金屬薄膜2。該金屬薄膜2例如由鎳(Ni)-鉻(Ci:)構成的層 和銅(Cu)構成的層的層疊膜構成。其次，如圖1 (c)所示，在金屬薄膜2上利用幹膜抗蝕劑(dry film resist)等形成與在後工序中形成的後述配線圖形相反的圖形的電鍍抗 t蟲齊U層(plating resist) 4。然後，如圖1 (d)所示，在金屬薄膜2的沒有形成電鍍抗蝕劑層 4的表面上，利用電解銅電鍍形成配線圖形3。接著，如圖l (e)所示，利用剝離等除去電鍍抗蝕劑層4。接著，如圖1 (f)所示，除了配線圖形3下的區域，利用化學腐 蝕除去金屬薄膜2的由銅構成的層。此外，作為該化學腐蝕用的腐蝕 液，能夠使用過氧化氫和硫酸的混合液。然後，除了配線圖形3下的區域，利用化學腐蝕除去金屬薄膜2 的由鎳一鉻構成的層。此外，作為該化學腐蝕用的腐蝕液，能夠使用 鹽酸和硫酸的混合液。如上這樣，利用半添加法，在基底絕緣層1上形成多個配線圖形3。 在本實施方式中，各個配線圖形3傳送高頻的數位訊號。(2) 配線圖形形成後的工序接著，說明在本實施方式中，利用半添加法在基底絕緣層1上形 成多個配線圖形3後的工序。圖2為表示在基底絕緣層1上形成多個配線圖形3後的工序的示 意性截面圖。在圖2和後述的圖3中，省略了在基底絕緣層1和配線 圖形3之間形成的金屬薄膜2的圖示。另外，在圖2 (c)的下段表示 的配線電路基板10的俯視圖的A-A線截面圖為圖2 (c)的上段的截 面圖。如圖2 (a)所示，在與形成有多個配線圖形3的基底絕緣層1的 面(以下，稱為第一面)相反側的面(以下，稱為第二面)上形成例 如由銅構成的接地層(groundlayer) 5。其次，如圖2 (b)所示，在基底絕緣層1的第一面上，按照覆蓋 多個配線圖形3的方式，形成例如由包含環氧的樹脂構成的覆蓋絕緣 層6a。另外，在基底絕緣層1的第二面上，按照覆蓋接地層5的方式， 形成例如由包含環氧的樹脂構成的覆蓋絕緣層6b。此外，覆蓋絕緣層 6a、 6b的比介電常數例如大約為3.2 4.0。接著，如圖2 (c)的上段所示，在覆蓋絕緣層6a上，形成比介電 常數為例如10 30的高介電常數絕緣層7。這樣，完成本實施方式的 配線電路基板10。高介電常數絕緣層7為使鈦酸鋇的等高介電常數物質分散在例如 由聚醯亞胺或環氧樹脂構成的樹脂內的層。高介電常數絕緣層7的比 介電常數可利用分散在上述樹脂內的高介電常數物質的量進行控制。另外，高介電常數絕緣層7的厚度優選為10 50pm，更加優選為 15 30|xmo另外，高介電常數絕緣層7的寬度優選設定為覆蓋從在與基底絕 緣層1的第一面上的一個側邊最接近的位置上形成的配線圖形3至在 與另一側邊最接近的位置上形成的配線圖形3為止的區域的值。另外， 高介電常數絕緣層7的長度優選設定為比各配線圖形3的長度大。作為高介電常數絕緣層7的形成方法能夠使用絲網印刷法、曝 光 顯影處理法或利用分配器進行的塗布形成法。(3) 本實施方式的效果這樣，在本實施方式中，在按照覆蓋配線圖形3的方式形成的覆 蓋絕緣層6a上，形成高介電常數絕緣層7，由此，可抑制數位訊號向 相鄰的配線圖形3的洩漏(串擾)和發生放射性幹擾，可以抑制特性 阻抗的降低。(4) 其他實施方式基底絕緣層1的材料，不僅限於上述的例子，使用聚對苯二甲酸
乙二醇酯、聚醚腈或聚醚碸等其他絕緣材料也可以。配線圖形3的材料不限於銅，使用銅合金、金或鋁等其他金屬材 料也可以。接地層5的材料不限於銅，使用銅合金、金或鋁等其他金屬材料 也可以。覆蓋絕緣膜6a、 6b的材料不限於上述例子，使用聚醯亞胺、聚對 苯二甲酸乙二醇酯、聚醚腈或聚醚碸等其他絕緣材料也可以。高介電常數絕緣層7的高介電常數物質不限於鈦酸鋇，使用鈦酸 鉛等其他的鈦酸鹽、鋯酸鋇等鋯酸鹽、鋯鈦酸鉛(PZT)等其他高介電 常數物質也可以。另外，高介電常數絕緣層7由高介電常數物質和樹 脂的混合物形成也可以，或只由高介電常數物質形成也可以。 (5)權利要求的各構成要素與實施方式的各要素的對應以下，說明權利要求各構成要素和實施方式的各要素的對應的例 子，但本發明不限於下述的例子。在上述實施方式中，配線圖形3為導體圖形的例子，覆蓋絕緣層 6a為保護層的例子，接地層(ground layer) 5為接地層的例子。作為 權利要求的各構成要素能夠使用具有權利要求所述的結構或功能的其 他各種要素。 (實施例)以下，說明本發明的實施例和比較例。 (a)實施例在本實施例中，根據上述實施方式製造了配線電路基板10。本實 施例的配線電路基板10的詳細情況如下。利用絲網印刷法，在覆蓋絕緣層6a上形成高介電常數絕緣層7， 該高介電常數絕緣層為通過使比介電常數為3300的鈦酸鋇30體積％ 分散在比介電常數為3.3的聚醯亞胺中而得到的比介電常數為16的高 介電常數絕緣層。該高介電常數絕緣層7的厚度為20^im，寬度和長度 分別為10mm和20mm。另外，配線圖形3的特性阻抗值為50 Q 。另外，利用TDR (Time Domain Reflectometry:時域反射)法，從 圖中沒有示出的連接器的輸入端子部到輸出端子部，測定特性阻抗值。 結果，與不形成高介電常數絕緣層7的情況(50Q)比較，特性阻抗
只降低3Q。(b) 比較例圖3為表示比較例的配線電路基板的結構的示意性截面圖。如圖3所示，本比較例的配線電路基板20的結構與上述實施例的配線電路基板10的結構的不同點為，在覆蓋絕緣層6a上形成厚度為10,的銀膏層8代替高介電常數絕緣層7的方面。與上述實施例同樣，利用TDR法，從圖中沒有示出的連接器輸入端子部到輸出端子部測定特性阻抗值。結果，與不形成銀膏層8的情況(50Q)比較，特性阻抗降低30Q。(c) 評價從上述實施例和比較例可看出，通過在覆蓋絕緣層6a上形成高介 電常數絕緣層7，可充分地抑制特性阻抗的降低。
權利要求
1、一種配線電路基板，其特徵在於，包括具有一面和其他面的基底絕緣層；形成在所述基底絕緣層的一面上的導體圖形；按照覆蓋所述導體圖形的方式形成在所述基底絕緣層的一面上的保護層；形成在所述基底絕緣層的其他面上的接地層；和形成在所述保護層上，且比介電常數為10以上30以下的高介電常數絕緣層。
2、 如權利要求l所述的配線電路基板，其特徵在於 所述高介電常數絕緣層包含樹脂和高介電常數物質。
3、 如權利要求2所述的配線電路基板，其特徵在於 所述高介電常數絕緣層通過使所述高介電常數物質分散在所述樹脂內而形成。
4、 如權利要求2所述的配線電路基板，其特徵在於 所述高介電常數物質包含鈦酸鋇。
5、 如權利要求2所述的配線電路基板，其特徵在於所述樹脂包含聚醯亞胺樹脂或環氧樹脂。
6、 如權利要求l所述的配線電路基板，其特徵在於-所述基底絕緣層包含聚醯亞胺樹脂、環氧樹脂、丙烯酸樹脂或丁醛樹脂。
7、 如權利要求l所述的配線電路基板，其特徵在於所述保護層包含環氧樹脂。
8、如權利要求l所述的配線電路基板，其特徵在於 所述導體圖形包含數位訊號傳送用的配線圖形。
全文摘要
本發明涉及配線電路基板。在基底絕緣層的第一面上形成多個配線圖形，在與第一面相反一側的第二面上形成接地層。其次，按照覆蓋多個配線圖形的方式，在基底絕緣層的第一面上形成覆蓋絕緣層。並且，按照覆蓋接地層的方式，在基底絕緣層的第二面上形成覆蓋絕緣層。接著，在覆蓋絕緣層上形成例如比介電常數為10～30的高介電常數絕緣層。
文檔編號H05K1/02GK101155466SQ20071016176
公開日2008年4月2日 申請日期2007年9月25日 優先權日2006年9月26日
發明者山崎奈都子, 本上滿 申請人:日東電工株式會社