在FinFET中擴展偽單元插入的工藝的製作方法
2023-04-30 16:30:06
在FinFET中擴展偽單元插入的工藝的製作方法
【專利摘要】本發明涉及了一種在FinFET中擴展偽單元插入的工藝，該工藝包括在集成電路（IC）布局中確定空白區域，其中，該空白區域是不包括任何有源鰭和位於最小間隔邊界以外的區域，在該空白區域之上應用網格圖，其中，該網格圖包括位於空白區域內的多個網格，以及通過在多個網格中的每個中設置偽鰭單元來以多個偽鰭單元填充該空白區域，其中，通過計算機執行應用網格圖和填充空白區域。
【專利說明】在FinFET中擴展偽單元插入的工藝
[0001]相關申請的交叉參考
[0002]本申請要求於2013年3月11日提交的第61/776，457號美國專利申請「StretchDummy Cell Insert1n in FinFET Process」的權益,該專利申請的全部公開內容通過引用結合到本文中。
【技術領域】
[0003]本發明涉及半導體領域，更具體地，本發明涉及一種在FinFET中擴展偽單元插入的工藝。
【背景技術】
[0004]隨著集成電路(IC)日漸按比例縮小並對IC的速度要求日益增加，需要電晶體在尺寸越來越小的同時具有更高的器件電流。場效應電晶體(FinFET)由此得到發展。在典型的finFET中，將襯底的一些部分蝕刻掉以產生出垂直的鰭結構。垂直的鰭結構用來在橫向方向上形成源極/漏極區域，從而在其中形成溝道區域。在垂直的方向上在鰭之上形成柵極從而形成finFET。
[0005]在典型的IC finFET布局中，鰭陣列(例如，鰭組)可以與空白區域相鄰。空白區域是指IC器件層的沒有任何鰭或其他有源部件的區域。靠近鰭陣列的空白區域的存在可能在後續的工藝步驟中產生問題並且甚至導致出現工藝失敗。例如，在形成鰭之後，可以使用光刻技術來在IC中形成其他部件(例如，柵極)。當在鰭陣列和空白區域之上設置了光刻膠層之後，光刻膠可能具有不平坦的形貌。
[0006]不平坦的光刻膠層導致在光刻工藝過程中產生聚焦問題並且可能導致工藝失敗。在鰭陣列的邊界上這些問題可能是部分有害的，其原因在於它影響鰭陣列之上的其他部件的形成。因此，需要使IC中的鰭陣列附近的空白區域的存在最小化。
【發明內容】
[0007]為了解決現有技術中所存在的問題，根據本發明的一個方面，提供了一種方法，包括:在集成電路(IC)布局中確定空白區域，其中，所述空白區域是不包括任何有源鰭並位於最小間隔邊界以外的區域；在所述空白區域之上應用網格圖，所述網格圖包括位於所述空白區域內的多個網格；以及通過在所述多個網格中的每一個中設置偽鰭單元來以多個偽鰭單元填充所述空白區域，其中，使用計算機來執行應用所述網格圖和填充所述空白區域。
[0008]在所述方法中，進一步包括:在IC中實現所述多個偽鰭單元。
[0009]在所述方法中，所述多個網格中的每一個的尺寸均相等並且均與所述空白區域中的點相對準。
[0010]在所述方法中，根據所述偽鰭單元的尺寸和期望間距來配置所述多個網格中的每一個的尺寸。
[0011]在所述方法中，在所述多個網格中的每一個中設置偽鰭單元進一步包括:在所述多個網格中的每一個中的相同相對位置中設置偽鰭單元。
[0012]在所述方法中，進一步包括:在填充所述空白區域之後，在所述空白區域中確定間隙，其中，所述網格圖與所述間隙重疊；以及以擴展的偽鰭單元替代與所述間隙相鄰的所述網格中的所述偽鰭單元，其中，所述擴展的偽鰭單元位於所述最小間隔邊界以外，並且所述擴展的偽鰭單元包括位於與所述間隙相鄰的所述網格中的第一部分和填充所述間隙的第二部分。
[0013]在所述方法中，所述偽鰭單元包括兩個邊緣部分和標準中心部分，並且所述擴展的偽鰭單元包括兩個邊緣部分和擴展中心部分，所述擴展中心部分是所述標準中心部分的多倍。
[0014]根據本發明的另一方面，提供了一種設計集成電路(IC)布局的方法，包括:通過處理器在IC布局中確定空白區域，其中，所述IC布局包括有源鰭區域，並且通過最小間隔限制區域將所述空白區域與所述有源鰭區域隔開；在所述有源區域中選擇起始點；通過所述處理器在所述空白區域和所述最小間隔限制區域之上布置網格圖，其中，所述網格圖包括完全位於所述空白區域內的多個空白區域網格和至少一部分位於所述最小間隔限制區域之上的多個邊界網格，所述多個空白區域網格和所述多個邊界網格具有相同的尺寸並且與所述起始點相對準；以及通過所述處理器以下列方式利用多個偽鰭單元填充所述空白區域:將標準偽鰭單元設置在所述多個空白區域網格的每一個中；並且利用擴展的偽鰭單元替代與所述多個邊界網格相鄰的所述多個空白區域網格的每一個中的所述標準偽鰭單元，其中，所述擴展的偽鰭單元不延伸到所述最小間隔限制區域中，並且所述擴展的偽鰭單元包括位於空白區域網格中的第一部分和位於邊界網格中的第二部分。
[0015]在所述方法中，填充所述空白區域包括:逐行在所述網格圖中的所述多個空白區域網格的每一個中設置所述標準偽鰭單元。
[0016]在所述方法中，填充所述空白區域包括:逐列在所述網格圖中的所述多個空白區域網格的每一個中設置所述標準偽鰭單元。
[0017]在所述方法中，填充所述空白區域包括:單方向地在所述網格圖中的所述多個空白區域網格的每一個中設置所述標準偽鰭單元。
[0018]在所述方法中，填充所述空白區域包括:雙方向地在所述網格圖中的所述多個空白區域網格的每一個中設置所述標準偽鰭單元。
[0019]在所述方法中，填充所述空白區域包括:多方向地在所述網格圖中的所述多個空白區域網格的每一個中設置所述標準偽鰭單元。
[0020]在所述方法中，填充所述空白區域包括:沿螺旋方向在所述網格圖中的所述多個空白區域網格的每一個中設置所述標準偽鰭單元。
[0021]在所述方法中，填充所述空白區域包括:在利用所述擴展的偽鰭單元替代與所述多個邊界網格相鄰的所述多個空白區域網格的每一個中的所述標準偽鰭單元之前，在所述多個空白區域網格的每一個中設置所述標準偽鰭單元單元。
[0022]在所述方法中，填充所述空白區域包括:在將所述標準偽鰭單元設置在所述多個空白區域網格的第二部分的每一個中之前，利用所述擴展的偽鰭單元替代與所述多個邊界網格相鄰的所述多個空白區域的第一部分的每一個中的所述標準偽鰭單元。
[0023]根據本發明的又一方面，提供了一種方法，包括:在IC布局中確定第一空白區域和第二空白區域，其中，所述IC布局包括具有鰭陣列的有源區域，並且所述第一空白區域和所述第二空白區域通過所述有源區域相互分開；對所述第一空白區域和所述第二空白區域分別應用第一網格圖和第二網格圖，其中，所述第一網格圖和所述第二網格圖分別包括多個第一網格和多個第二網格；通過在所述多個第一網格和所述多個第二網格的每一個中設置偽鰭單元來利用多個所述偽鰭單元填充所述第一空白區域和所述第二空白區域；以及在IC中實現所述鰭陣列和所述多個偽鰭單元。
[0024]在所述方法中，所述第一空白區域和第二空白區域與所述有源區域以最小間隔相互分開。
[0025]在所述方法中，所述第一網格圖和所述第二網格圖與所述第一空白區域或所述第二空白區域中的相同點相對準。
[0026]在所述方法中，所述第一網格圖與所述第一空白區域中的第一點相對準，所述第二網格圖與所述第二空白區域中的第二點相對準，並且所述第一網格圖和所述第二網格圖相互不對準。
【專利附圖】
【附圖說明】
[0027]為了更全面地理解實施例及其優勢，現將結合附圖所進行的描述作為參考，其中:
[0028]圖1A-圖1C示出了根據多個實施例的包括有finFET的集成電路(IC)的一個部分；
[0029]圖2A-圖2H示出了根據多個實施例形成finFET的各個中間階段；
[0030]圖3A-圖SB示出了根據多個實施例形成finFET布局的各個可選中間階段；
[0031]圖9是示出了根據多個實施例形成finFET布局的步驟的流程圖。
【具體實施方式】
[0032]下面，詳細討論本發明各實施例的製造和使用。然而，應該理解，本發明提供了許多可以在各種具體環境中實現的可應用的概念。所討論的具體實施例僅僅示出了製造和使用本發明的具體方式，而不用於限制本發明的範圍。
[0033]參考具體語境(S卩，在finFET中拉伸偽柵極插入的工藝)來描述實施例。然而，也可以將其他實施例應用於非finFET集成電路(IC)中的其他偽單元插入工藝。
[0034]圖1A-圖1C示出了根據多個實施例的IC200的一個部分。IC200包括襯底202、鰭陣列204和多個偽鰭206。偽鰭206填充其他靠近鰭陣列204的空白區域。如圖1B中所示的那樣，偽鰭206的存在允許光刻膠層的頂面210具有平坦的形勢。偽鰭206被稱為「偽」是因為它們被用於工藝目的而不用於形成器件。例如，圖1C示出了帶有包括柵極212的鰭陣列204的IC200的俯視圖，與此相反，偽鰭106不包括其他部件。
[0035]為了確保偽鰭206不幹擾鰭陣列204的運行，通過最小間隔208將偽鰭206與鰭陣列204相互分開。根據IC中的具體器件的性能，可以一個IC和下一個IC的最小間隔208的尺寸可以不同。在設計IC200的布局時，不應將偽鰭206設置在最小間隔208內(例如，應避免包括圖2C中的區域212的布局)。
[0036]圖2A-圖2G示出了根據多個實施例的布置偽鰭的中間階段的俯視圖。在圖2A中示出了 IC布局300的一部分的俯視圖。IC布局300包括有源區域302，該區域包括具有以邊界304不出的最小間隔限制的鰭陣列。一個IC布局和下一個IC布局的有源區域302和邊界304的尺寸和設置可以不同。區域306 (標記為區域306A、306B和306C)與可以通過插入偽鰭而最小化的空白區域相同。在不跨過邊界304的情況下將偽鰭插入到區域306中。
[0037]在圖2B中，分別為區域306A-306C確定起始點308A-308C。可以在每個區域內任意選擇設置起始點308A-308C。如此選擇起始點308A-308C可以分別在區域306A-306C中布置網格圖310A-310C。網格圖310A-310C包括多個對準的和等尺寸的網格312，這有助於在區域306內整齊地設置偽鰭。網格圖310A-310C被布置成完全地覆蓋區域306A-306C並且可以在邊界304和有源區域302之上延伸。網格圖310A-310C分別與起始點308A-308C相對準。由於可以任意地設置起始點308A-308C，所以網格圖310A-310C可以或可以不相互對準。
[0038]圖2C示出了在網格312中設置偽鰭單元314的各個可選配置。每個偽鰭單元314均代表一個偽鰭結構並且被限定成布局工藝中的偽鰭插入的一個最小單元。每個網格312可以包括一個偽鰭單元314。偽鰭單元314可以設置在網格312內的任意位置上。例如，圖3C中示出了網格312中的偽鰭單元314的各個可能的布置。然而，在網格圖(例如，網格圖310A)內部，網格312中的偽鰭單元314的設置是一致的。也就是說，在網格圖內部，分別在網格312的相同的相對位置中設置偽鰭單元314。通過將網格圖內部的偽鰭單元314的設置保持一致，可以保持整齊地設置各個部件。
[0039]另外，圖2C示出了網格312大於偽鰭單元314。網格312的尺寸是可配置的並且可以與偽鰭單元314的尺寸相關聯。例如，網格314的尺寸可以被選擇成在X和/或y方向上保持期望間距(Pitch)。間距涉及偽鰭單元的邊緣和相鄰的偽鰭單元的相應邊緣之間的距離。例如，間距可以是偽鰭單元的最左邊的邊緣和相鄰的偽鰭單元的最左邊邊緣之間的距離。因此，網格312的尺寸可以設置為確保偽鰭單元314在X和y方向上均具有期望的、均勻的間隔。
[0040]圖2D示出了具有網格圖310A，帶有偽鰭單元314的填充區域306A。在不破壞最小間隔限制的條件下在儘可能多的網格312中設置偽鰭單元314。然而，邊界網格312』(例如，突出顯示的區域316中的網格312)在邊界304之上延伸。在這些邊界網格312』中設置偽鰭將破壞最小間隔限制。因此，邊界網格312』不可以填充有偽鰭單元314。可選地，可以首先向所有網格312中填充偽鰭單元314。然後，可以將破壞最小間隔限制的偽鰭單元314去除。
[0041]為了進一步最小化區域306中的空白間隔，可以延伸偽鰭單元314』(S卩，與邊界網格312』相鄰接的偽鰭單元)。圖2E示出了根據多個實施例的偽鰭單元314』的擴展。偽鰭單元314包括邊緣部分318和中間部分320。在擴展偽鰭單元322中，邊緣部分318保持不變。然而，中間部分320可以成倍增加從而產生出擴展偽鰭單元322 (例如，圖2E示出了雙倍的和三倍的中間區域320)。這種方式的一個優勢在於擴展偽鰭單元322的尺寸源於偽鰭單元314的尺寸且與其相關聯。因此，與IC布局300相應的IC布局文件(例如，⑶S文件)的文件尺寸可以相當小。反之，如果擴展偽鰭單元322的尺寸與偽鰭單元314無關，則與IC布局300相應的IC布局文件的尺寸可以更大。
[0042]另外，如圖2F所示，偽鰭單元可以在垂直方向上擴展。類似於水平擴展，也可以不斷地多倍增加偽鰭單元314 (或水平擴展偽鰭單元322)的高度來實現垂直擴展。因此，垂直擴展偽鰭單元也可以是偽鰭單元314的多倍，並且IC布局文件尺寸可以減小。
[0043]圖2G示出了以擴展偽鰭單元322替代界定邊界網格312』的偽鰭單元314』。擴展偽鰭單元322具有與網格312中的偽鰭單元314相同的設置；然而，擴展偽鰭單元延伸進入到邊界網格312』中。因此，擴展偽鰭單元可能佔據多個網格。區域306B中的空白空間由此被最小化。可以與區域306A類似的方式填充區域306B和306C。
[0044]圖2H示出了一個可選實施例，其中，一個擴展偽鰭單元322佔據了區域324中的整行。在區域324的相同行中的所有偽鰭單元314均被一個擴展偽鰭單元322所替代。因此，消除了偽鰭單元314之間的水平間隔(例如，X方向上的間距)。圖2G中的布局被用來增大區域中的偽單元的密度，例如，以便符合設計規則密度限制。這種方法也可以用在非finFET布局工藝中以便符合其他偽部件用的設計規則密度限制。
[0045]可以任意順序來進行偽鰭單元314到區域306中的設置和擴展。圖3A-圖8B示出了設置和擴展偽鰭單元314的多種可選方法。例如，在圖3A中，首先從起始點308A逐行設置偽鰭單元314。可選地，可以從任意其他位置開始逐行設置偽鰭單元314。隨後如箭頭400所示的那樣雙方向地填充起始點308以上和以下的行。在所有偽鰭單元314均設置到網格中之後，可以利用擴展偽鰭單元322替代特定偽鰭單元(S卩，那些位於邊界304附近的)從而進一步最小化空白空間。可選地，如圖3B所示的那樣，可以將適當偽鰭單元成行地設置並且在填充下一行網格之前將其替換成擴展偽鰭單元322。
[0046]圖4A-圖4B示出了可選方法，其中，仍舊逐行地設置偽鰭單元314。然而，網格行是如箭頭500所示的那樣沿單方向填充。圖4A示出的是在偽鰭單元擴展之前完全被偽鰭單元314所填充的區域306。圖4B示出了在填充下一行之前的被擴展的位於一行中的特定偽鰭單元314。
[0047]圖5A-圖5B示出了又一個其他的備選，其中，逐列地設置偽鰭單元314。然後，如箭頭600所示的那樣沿雙方向填充區域306中的多列。偽鰭單元314可以在擴展之前首先完全填充一個區域(如圖5A所示)，或可以在填充下一列之前擴展一列中的適當偽鰭單元314 (如圖5B所示)。
[0048]圖6A和圖6B示出了以偽鰭單元314逐列地填充區域306。然而，如箭頭700所示的那樣從左向右沿雙方向填充這些列。可選地，也可以從右至左地填充這些列。再者，可以在所有網格被填充(圖6A)之後或在每列被填充(圖6B)之後擴展適當偽鰭單元314。
[0049]圖7A和圖7B示出了如箭頭800所示的那樣在垂直的和水平的兩個方向上(B卩，多方向地)填充區域306中的網格。圖7A示出了填充完所有網格之後偽鰭單元314的擴展。圖7B示出了在填充完每組網格之後偽鰭單元314的擴展。
[0050]圖8A和圖8B示出了如箭頭900所示的那樣在逆時針螺旋方向上填充區域306中的網格。可選地，也可以沿著順時針的螺旋方向填充區域306。可以在填充整個圖(圖8A)之後或填充完每個網格(圖8B)之後執行偽鰭單元314的擴展。如圖4A-圖SB中通過多個實例所示的那樣，網格的填充和區域中的偽鰭單元的擴展並不局限於任何具體的步驟順序。
[0051]圖9是示出了根據多個實施例在IC中布置偽鰭單元的步驟的流程圖。在步驟1000中，提供了設計布局。設計布局可以包括有源的鰭陣列和最小間隔限制。通過設置最小間隔限制，從而以適當距離將偽鰭與有源陣列間隔開，進而不幹擾IC的功能。
[0052]在步驟1002中，確定出空白區域。空白區域是位於最小間隔限制外的任意區域，這些區域不包括任何有源的鰭陣列。這些空白區域(如果左邊未填充的話)可以導致在後續的工藝步驟中出現問題。例如，靠近鰭陣列的空白區域可能導致光刻工藝的工藝失敗。
[0053]在步驟1004中，在空白區域之上布置網格圖。網格圖包括等尺寸對準的網格。位於多個區域之間的網格圖可以是或可以不是相互對準的。網格的尺寸可以與偽鰭單元的尺寸相關，並且可選擇網格的尺寸以保證位於偽單元之間的期望間距(即，在橫行或縱向方向上的間隔)另外，網格圖可以填充整個空白區域並且擴展超過最小間隔限制。
[0054]在步驟1006中，空白區域中的每個網格中均填充有偽鰭單元。可以以任意順序(例如，圖3A-圖SB中所示的任意布置順序)實現以偽鰭單元填充網格。跨入最小間隔限制中的網格可以是左邊空白的。可選地，跨入最小間隔限制中的網格可以被填充成阱。在步驟1008中，去除任何破壞最小間隔限制的偽鰭單元。
[0055]在步驟1010中，可以拉伸特定的偽鰭單元來進一步最小化空白區域中的剩餘間隙。這些剩餘間隙可以包括為了符合偽鰭單元密度要求而消除的偽鰭單元之間的間隔。可以拉伸與這些剩餘的空白區域相鄰接的偽鰭單元。可選地，在填充網格圖的同時在各個點處延展偽鰭單元。
[0056]根據一個實施例，一種方法包括在IC布局中確定空白區域，其中，該空白區域是不包括任何有源的鰭和位於最小間隔邊界以外的區域。該方法進一步包括在空白區域之上應用網格圖，其中，該網格圖包括多個位於空白區域內的網格。通過在多個網格的每一個中設置偽鰭單元來以多個偽鰭單元填充該空白區域。
[0057]根據另一個實施例,一種設計IC布局的方法包括在IC布局中確定空白區域。IC布局包括有源的鰭區域，並且通過最小間隔限制區域將空白區域與有源的鰭區域相分開。在有源區域中選擇起始點，並且在空白區域和最小間隔限制區域之上布置網格圖。網格圖包括完全位於空白區域內的多個空間區域網格和至少一個部分位於最小空間限制區域之上的多個邊界網格。另外，多個空白區域網格和多個邊界網格具有相同的尺寸並且與起始點相對準。通過將標準的偽鰭單元設置在多個空白區域網格中的每一個中以及利用擴展偽鰭單元替代與多個邊界網格相鄰接的多個空白區域網格中的每一個中的每一個標準偽鰭單元來以多個偽鰭單元填充空白區域。擴展偽鰭單元不延伸到最小間隔限制區域中，並且擴展偽鰭單元包括位於空白區域網格中的第一部分和位於邊界網格中的第二部分。
[0058]根據又一個實施例,一種方法包括在IC布局中確定第一和第二空白區域。IC布局包括具有鰭陣列的有源區域，並且第一和第二空白區域通過有源區域彼此相互分開。在第一和第二空白區域之上分別應用第一和第二網格圖。第一和第二網格圖分別包括第一和第二多個網格。通過在第一和第二多個網格中的每一個中設置偽鰭單元來利用多個偽鰭單元填充第一和第二空白區域。
[0059]儘管已經詳細地描述了本發明及其優勢，但應該理解，可以在不背離所附權利要求限定的本發明主旨和範圍的情況下，做各種不同的改變，替換和更改。
[0060]而且，本申請的範圍並不僅限於本說明書中描述的工藝、機器、製造、材料組分、裝置、方法和步驟的特定實施例。作為本領域普通技術人員應理解，通過本發明，現有的或今後開發的用於執行與根據本發明所採用的所述相應實施例基本相同的功能或獲得基本相同結果的工藝、機器、製造，材料組分、裝置、方法或步驟根據本發明可以被使用。因此，所附權利要求應該包括在這樣的工藝、機器、製造、材料組分、裝置、方法或步驟的範圍內。此外，每條權利要求構成單獨的實施例，並且多個權利要求和實施例的組合在本發明的範圍內。
【權利要求】
1.一種方法，包括: 在集成電路(IC)布局中確定空白區域，其中，所述空白區域是不包括任何有源鰭並位於最小間隔邊界以外的區域； 在所述空白區域之上應用網格圖，所述網格圖包括位於所述空白區域內的多個網格；以及 通過在所述多個網格中的每一個中設置偽鰭單元來以多個偽鰭單元填充所述空白區域，其中，使用計算機來執行應用所述網格圖和填充所述空白區域。
2.根據權利要求1所述的方法，進一步包括:在IC中實現所述多個偽鰭單元。
3.根據權利要求1所述的方法，其中，所述多個網格中的每一個的尺寸均相等並且均與所述空白區域中的點相對準。
4.根據權利要求3所述的方法，其中，根據所述偽鰭單元的尺寸和期望間距來配置所述多個網格中的每一個的尺寸。
5.根據權利要求1所述的方法，其中，在所述多個網格中的每一個中設置偽鰭單元進一步包括:在所述多個網格中的每一個中的相同相對位置中設置偽鰭單元。
6.根據權利要求1所述的方法，進一步包括:在填充所述空白區域之後， 在所述空白區域中確定間隙，其中，所述網格圖與所述間隙重疊；以及 以擴展的偽鰭單元替代與所述間隙相鄰的所述網格中的所述偽鰭單元，其中，所述擴展的偽鰭單元位於所述最小間隔邊界以外，並且所述擴展的偽鰭單元包括位於與所述間隙相鄰的所述網格中的第一部分和填充所述間隙的第二部分。
7.根據權利要求6所述的方法，其中，所述偽鰭單元包括兩個邊緣部分和標準中心部分，並且所述擴展的偽鰭單元包括兩個邊緣部分和擴展中心部分，所述擴展中心部分是所述標準中心部分的多倍。
8.一種設計集成電路(IC)布局的方法，包括: 通過處理器在IC布局中確定空白區域，其中，所述IC布局包括有源鰭區域，並且通過最小間隔限制區域將所述空白區域與所述有源鰭區域隔開； 在所述有源區域中選擇起始點； 通過所述處理器在所述空白區域和所述最小間隔限制區域之上布置網格圖，其中，所述網格圖包括完全位於所述空白區域內的多個空白區域網格和至少一部分位於所述最小間隔限制區域之上的多個邊界網格，所述多個空白區域網格和所述多個邊界網格具有相同的尺寸並且與所述起始點相對準；以及 通過所述處理器以下列方式利用多個偽鰭單元填充所述空白區域: 將標準偽鰭單元設置在所述多個空白區域網格的每一個中；並且 利用擴展的偽鰭單元替代與所述多個邊界網格相鄰的所述多個空白區域網格的每一個中的所述標準偽鰭單元，其中，所述擴展的偽鰭單元不延伸到所述最小間隔限制區域中，並且所述擴展的偽鰭單元包括位於空白區域網格中的第一部分和位於邊界網格中的第二部分。
9.根據權利要求8所述的方法，其中，填充所述空白區域包括:逐行在所述網格圖中的所述多個空白區域網格的每一個中設置所述標準偽鰭單元。
10.一種方法，包括:在IC布局中確定第一空白區域和第二空白區域，其中，所述IC布局包括具有鰭陣列的有源區域，並且所述第一空白區域和所述第二空白區域通過所述有源區域相互分開； 對所述第一空白區域和所述第二空白區域分別應用第一網格圖和第二網格圖，其中，所述第一網格圖和所述第二網格圖分別包括多個第一網格和多個第二網格； 通過在所述多個第一網格和所述多個第二網格的每一個中設置偽鰭單元來利用多個所述偽鰭單元填充所述第一空白區域和所述第二空白區域；以及在IC中實現所述鰭陣 列和所述多個偽鰭單元。
【文檔編號】H01L21/336GK104051271SQ201410083556
【公開日】2014年9月17日 申請日期:2014年3月7日 優先權日:2013年3月11日
【發明者】柯利昇, 蔡旻原, 許家榮, 林宏隆, 楊穩儒 申請人:臺灣積體電路製造股份有限公司