改善晶片腳架式封裝的高頻傳輸的結構的製作方法

2023-04-30 04:16:06

專利名稱：改善晶片腳架式封裝的高頻傳輸的結構的製作方法
技術領域：
本發明是有關晶片腳架式封裝的結構，尤其是有關具有高頻傳輸功能 的晶片腳架式封裝結構。
背景技術：
有各種不同功能的晶片封裝技術，例如中國臺灣專利第M273083號示 一種晶片封裝結構改良，是一晶片外部被一封膠體包覆；晶片的側邊設有 多數個引腳排列構成的導線架；各引腳內接電端分別以導線與晶片作電性 連接，而引腳外接電端是彎折延伸至封膠體外部下方；選定各排引腳頂面 設有粘著層固定一導體層，使導體層由引腳頂面內接電端整片延伸覆蓋至 外接電端，並於導體層設有一導電體與晶片構成電性連接，組成導體層可 作為降低電氣幹擾的屏蔽結構及接地面或電源面的晶片封裝結構。又如中 國臺灣專利公告第566669號，揭示一種應用於高頻工C的導線架改良結構， 包括 一晶片墊片，其底部外緣形成一環狀凹部；以及多數個引腳，是位 於該晶片墊片側邊，該引腳底部是形成至少一凹部，並在靠近該晶片墊片 的該引腳底部外緣亦形成一凹部。
請參閱圖l、圖2所示。當晶片ll所佔的面積愈來愈大時，為了節省 晶片11封裝後所佔的面積， 一般是將腳架12的內腳121置於晶片11的範圍內，而腳架12的外腳122置於晶片11的外側。晶片11的中間部分
設有多數個焊墊111。 一絕緣墊片13置於晶片11與內腳121的間。絕緣 墊片13具有透空部131。透空部131對應於多數個焊墊111的設置區域。 每一焊墊111與每一相對應的內腳121的間藉由一導線14電氣連接，使 晶片11與每一腳架12電氣連接，再使晶片11及內腳121進行封裝作業， 使晶片11、內腳121及多數個導線14被封膠體15所包覆，而外腳122 伸出封膠體15的外部。

圖1、 2中為了清楚顯示晶片11與腳架12的結合 關是，封膠體15的部分是以虛線表示。
一般導線在傳輸高頻信號時，會產生一感抗XL，而XL的值由下列公
式表不
XL二coL■ . . (1)， 其中co是導線傳輸信號的角頻率，而L是電感；L的大小與導線的長 度成正比。
圖1、圖2所示的內腳121的長度愈長及傳輸信號的角頻率"愈大時， 將產生愈大的感抗XL。目前內腳121的長度不影響信號的傳輸，但當傳輸 信號的角頻率愈來愈大時，將使內腳121傳輸高頻信號產生的感抗愈來愈 大，而影響傳輸效率，甚至會因感抗太大而無法傳輸更高頻的信號。
上述兩中國臺灣專利案並未提到使腳架的內腳置於晶片範圍內的結 構，且未提到在傳輸高頻信號時會產生高電抗的問題，更未提到要解決此 一問題的技術手段。

發明內容
為了使晶片腳架式封裝的結構，具有高頻傳輸功能，而提出本發明。 本發明的主要目的，是提供一種改善晶片腳架式封裝的高頻傳輸的結
構，使腳架傳輸信號時不受腳架的內腳長度及傳輸頻率的影響，能傳輸高
頻的信號。
本發明的另一目的，是提供一種改善晶片腳架式封裝的高頻傳輸的結 構，在提高傳輸頻率的同時，不影響晶片封裝的製程，不會增加晶片封裝 的成本。
本發明改善晶片腳架式封裝的高頻傳輸的結構，是用以提高腳架傳輸 信號的頻率，且不影響晶片封裝的製程的結構者，包括
一晶片，具有電子訊處理功能，並具有多數個第一焊墊； 多數個腳架，具有相連接的內腳及外腳；該內腳置於該晶片的範圍內； 該外腳置於該晶片的外側； 一該內腳與一該第一焊墊電氣連接；
一絕緣墊片，具有透空部，該透空部對應於該多數個焊墊的設置區域； 該絕緣墊片的內部具有一導電層；該絕緣墊片的一邊具有一第二焊墊；該 第二焊墊分別電氣連接該導電層及一與該晶片的接地端或電源供應端其 中的一相連接的該內腳； 一封膠體，包覆該晶片、該多數個內腳及該絕緣 墊片；
其中該多數個內腳與該導電層構成類似微帶傳輸線的結構，使腳架傳 輸信號時不受腳架的內腳長度及傳輸頻率的影響，能傳輸高頻的信號，且 在提高傳輸頻率的同時，不影響晶片封裝的製程，不會增加晶片封裝的成 本。
本發明的其它目的、功效，請參閱圖式及實施例，詳細說明如下。
圖說明
圖1為現有晶片腳架式封構的上視示意圖; 圖2為現有晶片腳架式封構的側視示意圖: 圖3為本發明第一實施例的上視示意圖； 圖4為本發明第一實施例的側視示意圖； 圖5為本發明第二實施例的側視示意圖。
主要組件符號說明
11、 21、 31晶片
12、 22、 32腳架 122、 222、 322外腳 131、 230透空部 15、 25封膠體
231導電層 233第一導線
111焊墊
121、 221、 321內腳
13、 23絕緣墊片
14導線
211第一焊墊
232第二焊墊
24第二導線
具體實施例方式
請參閱圖3、圖4所示。本發明改善晶片腳架式封裝的高頻傳輸的結 構，是用以提高腳架傳輸信號的頻率，且不影響晶片封裝的製程的結構者， 本發明的第一實施例的結構，包括
一晶片21，具有電子訊號處理功能，其一邊的中間區域具有多數個 第一焊墊211;
多數個腳架22，具有相連接的內腳221及外腳222;內腳221置於芯 片21的範圍內；外腳222置於晶片21的外側；
一絕緣墊片23，具有透空部230;多數個焊墊211置於透空部230 內；絕緣墊片23的內部具有一導電層231;絕緣墊片23的一邊具有一第 二焊墊232;第二焊墊232的兩端分別電氣連接導電層231及一第一導線 233的一端，該第一導線233的另一端電氣連接一與晶片21的接地端或電 源供應端相連接的內腳221或第一焊墊211;
多數個第二導線24，每一第二導線24的兩端分別電氣連接一焊墊211 及一內腳221;
一封膠體25，包覆晶片21、多數個內腳221、絕緣墊片23、第一導 線233及多數個第二導線24，而外腳222伸出封膠體25的外部。
本發明主要是將如圖2所示現有的絕緣墊片13，改為內部具有導電 層231的絕緣墊片23，因此本發明晶片21的封裝製程與現有晶片11的封 裝製程相同，所以不會增加封裝的費用。
本發明的絕緣墊片13內部的導電層231，可電氣連接晶片21的接地 端或電源供應端，使多數個內腳221與導電層231的間構成微帶傳輸線的 結構。
對微帶傳輸線而言，其特性阻抗Z。的值由下列公式表示
其中ln為自然對數，底為e; h為導線的寬度；w為導線與參考層的
formula see original document page 8
間的距離；Z,是在空間的波阻抗；< e//是與A值有關的有效介電常數。
由上述公式(2)可知對微帶傳輸線而言，其特性阻抗z。與傳輸信號的
角頻率及微帶傳輸線的長度無關，因此可作為低阻抗高頻信號傳輸之用。-》.
本發明利用多數個內腳221與導電層231構成類似微帶傳輸線的結 構，其特性阻抗Z。如上述公式(2)中所示者，與內腳221的長度及傳輸信 號的角頻率無關，因此可用以傳輸高頻信號，有利於開發高頻晶片的設計。
請參閱圖5所示。本發明的第二實施例的結構，除了腳架32的內腳 321與外腳322在晶片31的同一邊，與圖4所示第一實施例的腳架22的 內腳221與外腳222分別在晶片21的不同邊的結構不同外，其餘的結構 大致相同，亦能達成相同的效果。第二實施例的外腳322較第一實施例的 外腳222短，更可降低傳輸高頻信號時的感抗。
本發明晶片腳架式封裝的結構，利用多數個內腳與絕緣墊片內的導電 層構成類似微帶傳輸線的結構，使腳架傳輸信號時不受腳架的內腳長度及 傳輸頻率的影響，能傳輸高頻的信號，且在提高傳輸頻率的同時，不影響 晶片封裝的製程，不會增加晶片封裝的成本。
以上所記載，僅為利用本發明技術內容的實施例，任何熟悉本項技藝 者運用本發明所為的修飾、變化，皆屬本發明主張的專利範圍，而不限於 實施例所揭示者。
權利要求
1.一種改善晶片腳架式封裝的高頻傳輸的結構，是用以提高腳架傳輸信號的頻率，且不影響晶片封裝的製程的結構，其特徵在於包括一晶片，具有電子訊號處理功能，並具有多數個第一焊墊；多數個腳架，具有相連接的內腳及外腳；該內腳置於該晶片的範圍內；該外腳置於該晶片的外側；每一該內腳與一該第一焊墊電氣連接；一絕緣墊片，具有透空部，該多數個焊墊置於該透空部內；該絕緣墊片的內部具有一導電層；該絕緣墊片的一邊具有一第二焊墊；該第二焊墊分別電氣連接該導電層及一與該晶片的接地端或電源供應端其中的一相連接的該內腳；一封膠體，包覆該晶片、該多數個內腳及該絕緣墊片；其中該多數個內腳與該導電層構成類似微帶傳輸線的結構。
2. 如權利要求l所述的改善晶片腳架式封裝的高頻傳輸的結構，其 特徵在於，所述該多數個第一焊墊設置於該晶片的一邊。
3. 如權利要求2所述的改善晶片腳架式封裝的高頻傳輸的結構，其 特徵在於，所述該第二焊墊的兩端分別電氣連接該導電層及一第一導線的 一端，該第一導線的另一端電氣連接一該內腳。
4. 如權利要求3所述的改善晶片腳架式封裝的高頻傳輸的結構，其特徵在於，進一步包括多數個第二導線；該每一第二導線的兩端分別電氣 連接一該焊墊及一該內腳；該多數個第二導線被該封膠體所包覆。.
5. 如權利要求4所述的改善晶片腳架式封裝的高頻傳輸的結構，其 特徵在於，所述該多數個第一焊墊設置於該晶片的中間區域。
6. 如權利要求1至5項中任一項所述的改善晶片腳架式封裝的高頻 傳輸的結構，其特徵在於，所述該外腳伸出該封膠體的外部該內腳與該 外腳在該晶片的同一邊。
7. 如權利要求1至5項中任一項所述的改善晶片腳架式封裝的高頻 傳輸的結構，其特徵在於，所述該外腳伸出該封膠體的外部；該內腳與該 外腳在該晶片的不同一邊。
全文摘要
本發明一種改善晶片腳架式封裝的高頻傳輸的結構，是絕緣墊片內具有導電層的結構；利用多數個內腳與導電層構成類似微帶傳輸線的結構，使腳架傳輸信號時不受腳架的內腳長度及傳輸頻率的影響，能傳輸高頻的信號，且在提高傳輸頻率的同時，不影響晶片封裝的製程，不會增加晶片封裝的成本。
文檔編號H01L23/48GK101170093SQ20061015002
公開日2008年4月30日 申請日期2006年10月24日 優先權日2006年10月24日
發明者吳景淞, 楊朝雨 申請人:吳景淞;楊朝雨