增大開口率的lcd的製作方法

2023-04-30 15:09:26 2

專利名稱：增大開口率的lcd的製作方法
技術領域：
概而言之，本發明涉及一種顯示面板，特別涉及一種具有增大的開口 率(aperture ratios)的液晶顯示器(LCD)的顯示面板。
背景技術：
LCD構成廣泛應用的多種類型的平板顯示器(FPDs)中的一種，並且 典型地包括兩個顯示面板，所述顯示面板上分別形成場產生電極(field generating electrode)(例如像素電極和公共電極)，在兩個顯示面板之間設 置液晶材料層。電壓施加到場產生電極以在液晶層中產生電場，該電場確 定其間的液晶層的分子的方向，由此控制通過面板的光的偏振
(polarization),以便顯示圖像。
在多種可以見到的LCD之中， 一種有利的類型被稱為垂直取向
(vertical alignment, VA)模式LCD,因為當沒有對電極施加電場時，液晶 分子的縱向軸的取向與上、下顯示面板垂直。因為該顯示器的對比度
(contrast ratio)較大，並且能夠使得具有較大基準視角(reference viewing angle)的LCD的製造變得簡單，因此近來這種VA模式LCD受到更多的 關注。
VA模式的LCD與其它類型的LCD都具有共同的缺點，即，相對窄 的視角。已經提出了各種方法來克服該缺陷。例如， 一種方法包括相對於 上、下襯底垂直地布置液晶分子，然後在像素電極和面向像素電極的電極 內形成切除圖案(cutoutpattem)。在另一種方法中，像素電極被分成多個 子電極。
然而，如果在像素電極內形成切除圖案，像素的開口率與切除圖案的 面積成比例地減小。另外，如果在像素內形成子電極，由於用於將子電極
相互電連接的連接件的存在，像素的開口率同樣會減小。

發明內容
根據這裡公開的示例性實施例，提供了具有更高亮度的LCD，其中亮 度的改進是通過將LCD的開口率的減小量最小化來實現的，另外採取上 述方案來增大視角。
在一示例性實施例中，LCD包括第一絕緣襯底、半導體、柵絕緣層、 柵極線、層間絕緣層、數據線、漏電極、鈍化層、和像素電極。
半導體形成絕緣襯底上，並包括源區、漏區和溝道區。柵絕緣層形成 在半導體上。柵極線形成在柵絕緣層上，並且與溝道區重疊。層間絕緣層 形成在柵極線上。數據線形成在層間絕緣層上並且具有電連接到源區的源 電極。漏電極電連接到漏區。鈍化層形成在數據線和漏電極上。像素電極 形成在鈍化層上，並且電連接到漏電極。數據線與漏區重疊。
源電極可以與源區重疊。柵極線可以包括從柵極線突出的柵電極，並 且溝道區可以包括與柵極線重疊的第一溝道區和與柵電極重疊的第二溝 道區。半導體可以包括一個或多個彎曲，並且可以由多晶矽製成。
像素電極可以包括多個子電極，每個子電極為具有圓角的四邊形形狀， 所述像素電極可以與其它多個像素電極一起以矩陣形式排列，並且可以跨 過相鄰像素行的像素電極，從而三個相鄰的像素電極形成三元像素區，並 且可以形成半導體，延伸通過兩個相鄰的三元像素區。每個三元像素區可 以由兩個橫向相鄰的像素電極的兩個角和垂直相鄰的像素電極的一個邊 界定。
液晶顯示器可以進一步包括面對第一絕緣襯底設置的第二襯底、形成
在第二襯底上的光阻件、形成在由光阻件所限定區域內的濾色器、以及形
成在濾色器上的具有多個切除區的公共電極。
光阻件可以具有對應於各個三元像素區的光阻區，並且公共電極的每
個切除區可以對應於子電極中的對應一個的中心。對應於每個三元像素區 的三像素電極中的各個的濾色器可以分別顯示紅、綠或者藍。
根據這裡公開的示例性實施例，顯示器開口率的減小被最小化，這是 由於在顯示器內實施視角增大特徵而產生，由此提高了顯示器的開口率。
對於本發明的新型高亮度的LCD上面的和很多其它的特徵和優點的更好 的理解，可以通過考慮下面的它的一些示例性實施例的詳細說明來獲得， 特別是該考慮是結合附圖進行的，其中在一個或多個圖中所示的相同的附 圖標記用於代表相同的部件。


圖1是根據本發明的LCD的示例性的實施例的局部平面視圖，顯示了 其中的一組示例像素；
圖2是圖1的LCD的薄膜電晶體(thin film transistor, TFT)陣列面板
的示例性的實施例的局部平面視圖3是圖1的LCD的公共電極面板的示例性的實施例的局部平面視
圖4是當沿截取的區域IV-IV的線觀看時、圖1的LCD的局部橫截面 視圖5是根據本發明的TFT陣列面板的另一個示例性的實施例的局部平 面視圖；以及
圖6是當沿截取的區域VI-VI的線觀看時、圖5的TFT陣列面板的局 部橫截面視圖。
具體實施例方式
下面參考附圖，對本發明進行更全面的說明，其中顯示了本發明的示 例性實施例。本領域的普通技術人員應該理解的是，在不背離本發明的精 神或範圍的前提下，可以以各種方式對說明的實施例進行改變。
為了清楚起見，圖中的層、薄膜、面板、區等的厚度可以被誇大。整 個說明書中相同的附圖標記表示相同的部件。另外，應該理解的是，當元 件(例如層、薄膜、區域或襯底等)被描述為在另一個元件"上"時，這 意味著第一元件可以直接設置在另一個元件上，或者可選地，也可以存在
插入元件。相反地，當元件被描述為"直接設置在另一個元件上"，這意 味著不存在插入元件。
參考圖l-4，對根據本發明的LCD的示例性實施例進行說明，其中圖 1是示例性LCD的局部平面視圖，顯示了其中的一組示例像素，圖2是圖 1的LCD的薄膜電晶體(TFT)陣列面板的示例性實施例的局部平面視圖， 圖3是圖1的LCD的公共電極面板的示例性實施例的局部平面視圖，以 及圖4是當沿截取的區域IV-IV的線觀看時、圖1的LCD的局部橫截面視 圖。
首先參考圖4，示例性LCD包括TFT陣列面板100;面對TFT陣列 面板100設置的公共電極面板200;和設置在薄膜電晶體顯示面板100和 公共電極面板200之間的液晶材料層3。
參考圖l、 2和4，示例性TFT陣列面板100包括阻膜lll，其由氧 化矽(SiOx)或者氮化矽(SiNx)製成，並形成在由透明玻璃或者塑料制 成的絕緣襯底110上。阻膜lll可以具有多層結構。
由多晶矽制的多個半導體島(semiconductorisland)151形成在阻膜111 上。每個半導體島151包括在水平方向上延伸的第一水平單元151a;在 垂直方向上從第一水平單元151a延伸的垂直單元151b;和連接到垂直單 元151b並且在水平方向上延伸的第二水平單元151c。第一水平單元151a 和第二水平單元151c每一個可以具有與另一層建立連接的較寬的端部。
半導體島151的每一個包括非本徵區(extrinsic region)和本徵區 (intrinsic region),該非本徵區具有導電性雜質，該本徵區具有少量的導電 性雜質(如果有的話)。非本徵區包括具有高雜質濃度的重摻雜區和具有 低雜質濃度的輕摻雜區。
該本徵區包括兩個溝道區154a和154b，它們物理上互相分離。溝道 區154a和154b中的每個分別位於半導體島151的垂直單元151b和第二 水平單元151c處。高濃度非本徵區包括源區153、源/漏區159和漏區155， 它們被溝道區154a和154b分成幾個部分。
輕摻雜非本徵區152a和152b形成在重摻雜區153、 155和159之間， 溝道區154a和154b包括輕摻雜漏極(lightly doped drain, LDD)區並且具 有相比其它區域窄的寬度。
導電性雜質可以是P型雜質，包括硼(B)或鎵(Ga)，或者N型雜 質，包括磷(P)或者砷(As)。輕摻雜區152a和152b防止洩漏電流和薄
膜電晶體穿通的出現，在可選的實施例中，對於輕摻雜區152a和152b可 以使用不具有雜質的偏置區代替。
由氧化矽或氮化矽制的柵絕緣層140形成在半導體島151和阻膜111 上，大體在水平方向上延伸的多個柵極線121和多個存儲電極線(storage electrode lines) 131形成在柵絕緣層140上。柵極線121分別傳輸柵極信 號並且包括向上突起的多個相應的柵極124，例如在圖2中。
每個柵極線121的預設部分與半導體島151的垂直單元151b內的溝道 區154a重疊，柵極電極124與形成在半導體島151的第二水平單元151c 內的溝道區154b重疊。與形成在垂直單元151b中的溝道區154a重疊的 每個柵極線121的預設部分作為相關的薄膜電晶體的柵極電極。
每個柵極線121可以具有較寬的端部，用於與另一層或者外部驅動電 路連接。在用於產生柵極信號的柵極驅動電路(未顯示)集成到襯底110 的情況下，柵極線121可以直接連接到柵極驅動電路。
每個存儲電極線131接受預定的電壓，並且包括加寬的存儲電極133， 該存儲電極具有向上和向下突起的部分，如圖1和2中所示。每個存儲電 極線131以相同的相應距離從相鄰的柵極線分離。
柵極線121和存儲電極線131可以由鋁組金屬(包括鋁AL和鋁合金)、 銀組金屬(包括銀Ag和銀合金)、銅組金屬(包括銅Cu和銅合金)、鉬 組金屬(包括鉬Mo和鉬合金)、鉻(Cr)、鉭(Ta)、或鈦(Ti)製成。柵 極線121和存儲電極線131可以具有多層結構，該多層結構具有兩個導電 層(未顯示)，每個導電層與另一個相比具有不同的物理特性。例如，一 個導電層可以由具有低阻抗的金屬製作(例如，鋁組金屬，銀組金屬或銅 組金屬)，從而減少信號延遲或者壓降。另一層可以是由不同的材料製作， 特別的，可以是與氧化錫銦(ITO)和氧化鋅銦(IZO)結合具有優異物理 化學和電接觸特性的材料，例如，鉬組金屬、鉻、鉭、或鈦。在其中的一 些示例性實施例中，柵極線121和存儲電極線131可以由鉻下層和鋁(合 金)上層，或者鋁(合金)下層和鉬(合金)上層形成。另外或者對於上 述多層結構可選擇的，柵極線121和存儲電極線131可以由各種不同的金 屬或導電材料形成。
柵極線121和存儲電極線131的側部可以相對於襯底110傾斜，優選
地，傾斜大約30°到大約80°的角度。
層間絕緣層160形成在柵極線121、存儲電極線131和柵絕緣層140 上。層間絕緣層160可以包括具有優越的平面化特性和感光特性的有機材 料，通過等離子化學蒸汽沉積形成的低介電絕緣材料(例如a-Si:C:O和 a-Si:O:F)，或者無機材料(例如氮化矽)。多個接觸孔63和65在層間絕 緣層160和柵絕緣層140內形成，用於分別暴露源區153和漏區155。
多個數據線171和多個漏電極175沿這樣的方向形成在層間絕緣層 160上，以便穿過柵極線121和存儲電極線131。每個數據線171包括 多個第一和第二垂直單元171a和171b，該垂直單元在圖1和圖2的垂直 方向延伸；和連接第一垂直單元171a和第二垂直單元171b的連接器171c。
第一垂直單元171a和第二垂直單元171b中的每一個在垂直方向以有 規則的間隔設置。第一垂直單元171a和第二垂直單元171b形成為交替地 重複。因此每個數據線171包括多個分別交替的彎曲，如圖1和圖2所示。 也就是，第一垂直單元171a，第二垂直單元171b和連接器171c以重複的 圖案形式設置，該重複的圖案包括第一垂直單元171a;從第一垂直單元 171a在水平方向延伸的連接器171c;在垂直方向連接到連接器171c的第
二垂直單元171b;在水平方向從第二水平單元171b延伸的連接器171b;
以及在垂直方向連接到連接器171c的第一垂直單元171a。
數據線171的每個通過接觸孔63中相關的那些連接到源區152中相關 的那些，並且數據線171的連接部具有比它的其它部分寬的寬度，從而限 定薄膜電晶體中相關的那些的源電極173。每個數據線171具有增大區域 的一端，該增大區域能夠使它連接到另一層或者外部驅動電路。在用於產 生數據信號的數據驅動電路(未顯示)集成到襯底110的情況下，數據線 171可以直接連接到數據驅動電路。
每個漏電極175與相關聯的數據線171分開，漏電極的一端通過相關 的接觸孔65連接到相關的漏區155。漏電極175沿著數據線171的第一和 第二垂直單元171a和171b延伸到其相對的一端，該相對的一端沒有連接 到漏區155，因此與存儲電極133重疊。
數據線171和漏電極175優選是由難熔金屬(例如，鉬，鉻，鉭或者 鈦，或者其中各自的合金)製造。另外，如前所述，數據線171和漏電極
175可以具有多層結構，包括難熔金屬層(未顯示)和低阻抗電導層(未 顯示)。例如，數據線171和漏電極175可以具有鉻或鉬(或者它們的合 金)下層和鋁(或者鋁合金)上層的雙層結構，或者也可以是鉬或者鉬合 金下層、鋁或者鋁合金中間層和鉬或者鉬合金上層的三層結構。除了上面 所述的多層結構，數據線171和漏電極175可以由其他各種其它金屬或導 體形成。如上所述，數據線171和漏電極175的側部優選從襯底110傾斜 大約30。到大約80。的角度。
由具有優異平面特性的有機材料製作的鈍化層180形成在數據線171、 漏電極175和層間絕緣層16上。鈍化層180可以利用具有感光性的材料 的光學處理形成。鈍化層180可以例如由具有小於大約4.0的介電常數的 低介電絕緣材料(例如a-Si:C:O和a-Si:O:F)製作或者由無機材料(例如 氮化矽)製作，前述低介電絕緣材料可以通過等離子增強化學氣相沉積 (PECVD)形成。另外，鈍化層180可以包括由無機材料製作的下層和由 有機材料製作的上層。
鈍化層180包括多個接觸孔185，通過該多個接觸孔，漏電極175中 的相應電極被暴露。
多個像素電極191形成在鈍化層180上，該多個像素電極由透明的導 電材料製作，例如IZO或ITO，或者可選地，由不透明的反射性導電材料 製造，例如鋁或者銀。每個像素電極191包括第一子電極9a和第二子電 極9b。優選地，第一子電極9a和第二子電極9b都為具有圓角的四邊形形 狀，如圖1和2所示，第一子電極9a和第二子電極9b都連接到相關的連 接件85。
每個像素電極191的左、右邊界定位在相鄰數據線171的第一和第二 垂直單元171a和171b的上方。因此，位於任意一個給定像素行內的像素 電極191的左、右邊界圍繞下一個或前一個像素行內的相鄰的像素電極 191的虛擬垂直中心線定位。兩個相鄰的像素電極191的垂直中心線並不 定位在相同的直線上。也就是，兩個相鄰的像素電極191的垂直中心線之 間的距離為該像素電極的左或右邊界線到連接件85的中心的距離。
如圖1中的虛線區T所指示，三個相鄰的像素電極形成了三元像素區 T和位於每個三元像素區T內的相關的薄膜電晶體，其中三元像素區T的
兩個橫向相鄰的像素電極的兩個角和垂直相鄰的像素電極的一個邊設置
為大體三角形的形狀，且薄膜電晶體包括相關的柵電極124、源電極173、 漏電極175和半導體島151。在該特定的實施例中，每個半導體島151延 伸通過兩個相鄰的三元像素區T。本領域的普通技術人員應該理解的是， 通過使用半導體島151，由此，通過接觸孔63連接源區153和源電極173 以及通過接觸孔65連接漏區155和漏電極175所需的空間可以在不影響 顯示器的開口率的前提下獲得。由於半導體島151垂直地形成，柵極線121 和柵極電極124相互重疊，由此形成了具有增大的溝道長度的"雙柵極" 薄膜電晶體。
每個連接件85包括用於連接相關的第一和第二子電極9a和9b的垂直 元件和用於與其它層連接的突起。該突起通過接觸孔185電連接並物理連 接到漏電極175。由此，突起從漏電極175接收數據電壓並且將數據電壓 傳送到像素電極191。
接收數據電壓的像素電極191與公共電極面板200的公共電極270產 生電場，該公共電極接收共同電壓，由此確定兩個電極191和270之間設 置的液晶層3的分子的方向。液晶分子被定向的方向確定了偏振，並且因 此確定了通過液晶層3的光量。另外每個像素電極191和公共電極270形 成電容器(液晶電容器)，該電容器的作用是在薄膜電晶體截止之後維持 施加在像素電極的電壓。
像素電極191電連接到漏電極175。通過漏電極175與存儲電極133 的重疊而形成的電容器形成了另一個存儲電容器，該另一個存儲電容器提 高了液晶電容器的電壓維持能力。
下面結合圖l、 3和4說明示例LCD的公共電極面板200。
由透明玻璃或者塑料製作的光阻件(light blocking member) 220在絕 緣襯底210上形成。光阻件220是黑矩陣，防止像素電極191的光洩漏。 光阻件220面向像素電極191並且包括多個開口 225，每個開口的形狀與 對應的一個像素電極191的形狀大體相同。光阻件220的寬度在與三元像 素區T的區域對應的區域中被增大，以便完全覆蓋它們。
多個濾色器230形成在襯底210上。濾色器230形成在由光阻件220 圍繞的區域內。濾色器230中的每一個可以顯示相應的原色，例如紅(R)、
綠(G)和藍(B)。
如圖1所示，紅(R)、綠(G)和藍(B)濾色器230在水平方向上 交替變化，從而使得形成每個三元像素區的三個像素電極191中的每個顯 示紅(R)、綠(G)和藍(B)中的相應一個。
外塗層250可以選擇性地形成在濾色器230上。外塗層250可以由有 機絕緣材料製作，且提供平面側，用於防止濾色器230暴露。在一些實施 例中，外塗層250可以省略。
公共電極270形成在外塗層250上。公共電極270可以由透明的導體 製作，例如ITO和IZO。多個切除區(cutout) 27形成在公共電極270上。 每個切除區27可以為圓形或者具有圓角的四邊形，並且成形為與子電極 9a和9b的相應的一個的中心部相對應。
取向層11和21塗覆在顯示面板100和200的內表面上。在這裡說明 的該特定的示例實施例中，取向層11和21是垂直取向層。偏振器12和 22形成在顯示面板100和200的外表面，兩個偏振器12和22的偏振軸互 相垂直交叉。在反射型液晶顯示器的情況下，兩個偏振器12和22中的一 個可以省略。
示例LCD可以進一步包括用於補償液晶層3的延遲的相位延遲膜(未 顯示)，還包括背光單元(未顯示)，用於將光供給到偏振器12和22、相 位延遲膜、顯示面板100和200、以及液晶層3。
液晶層3具有負介電各向異性，如圖4所示，當在各個電極之間沒有 產生電場時，液晶層3的分子31的縱向軸與兩顯示面板100和200的各 個表面幾乎垂直地取向。因此，光不能通過互相交叉的偏振器21和22。 也就是偏振器21和22阻斷了通過顯示面板的光通路。
然而，當將共同電壓施加到公共電極270且將數據電壓施加到像素電 極191時，在與顯示面板100和200的表面垂直的電極之間引起電場，並 且由於電場的作用，液晶分子的朝向改變，從而使得它們的縱向軸更加垂 直於電場的方向。
場產生電極191和270的切除區27和像素電極191的側部起到局部扭 曲電場的作用，從而形成水平分量，用於確定液晶分子31局部的傾斜方 向。電場的水平分量與切除區27的側部和像素電極191幾乎垂直地設置。因為液晶分子通過第一和第二子電極9a和9b和切除區的四個側部引入的 電場的作用而局部傾斜，因此分子在像素內無定向地傾斜。如前所述，液 晶分子31在各個方向上排列，並且液晶顯示器的基準視角由此變得更大。 在這裡說明的示例性的LCD的實施例中，半導體包括多晶矽或非晶
桂o
參考圖5和圖6,對本發明的另一個薄膜電晶體陣列面板的示例性實 施例進行說明，其中圖5是示例性的TFT陣列面板的局部平面視圖，圖6 是當沿截取的區域VI-VI的線觀看時、TFT陣列面板的局部橫截面視圖。
在第二示例性陣列面板中，多個柵極線121和存儲電極線131形成在 透明玻璃或塑料絕緣襯底上。柵極線121傳送柵極信號並且在圖5的水平 方向上延伸。柵極線121的每一個具有較寬的端部，該較寬的端部適於與 另一層連接或者與外部驅動電路連接。產生柵極信號的柵極驅動電路(未 顯示)可以形成在撓性印刷電路膜(未顯示)上，該撓性印刷電路膜可以 安裝在襯底110上，或者可以直接安裝在襯底上或者與襯底IIO形成為一 體。在柵極驅動電路集成到襯底110的情況下，柵極線121可以延伸並且 直接連接到柵極驅動電路。
存儲電極線131接收預定的電壓，並且大體平行於柵極線121延伸。 存儲電極線131包括加寬的向上和向下延伸的存儲電極133。
如圖5和圖6所示，柵極線121和存儲電極線131可以由與如圖1和 2的示例性實施例中的材料相同的材料形成。另外柵極線121和存儲電極 線131的側部可以相對於襯底110的表面傾斜，優選地，傾斜角度為大約 30°到大約80°。
由氮化矽(SiNx)或者氧化矽(SiOx)製成的柵絕緣層140形成在柵 極線121和存儲電極線131上。
多個由氫化非晶矽(a-Si)製成的半導體島154形成在柵絕緣層140 上。半導體島154中的每一個具有與柵極線121重疊的預定部分，半導體 島154與柵極線121的重疊形成了相關的薄膜電晶體的柵極124。歐姆接 觸島163和165形成在半導體154上。歐姆接觸島163和165是由n+氫化 非晶矽材料製成，其中n型雜質(例如磷)是重濃度摻雜的，或者，可選 擇的是由矽化物製造。歐姆接觸島163和165形成關聯對，並且設置在各
自的半導體154上。
半導體154和歐姆接觸島163和165的側部也可以從襯底110傾斜大 約30。到大約80。的角度。
多個數據線171和多個漏電極175形成在各個歐姆接觸島163和163 以及柵絕緣層140上。每個數據線171傳輸各個數據信號並且在圖5中的 大體垂直方向上延伸，由此將柵極線121和存儲電極線131交叉。
如在上面的圖1的示例性實施例所示，每個數據線171包括多個重複 的彎曲、第一垂直單元171a、第二垂直單元171b和連接器171c。第一垂 直單元171a和第二垂直單元171b的預定部分與相關的半導體154重疊， 且該重疊部分起到各個薄膜電晶體的源電極173的作用。
每個數據線171的末端具有加寬區，用於與另一層或者外部驅動電路 連接。用於生成數據信號的數據驅動電路(未顯示)可以形成在撓性印刷 電路膜(未顯示)上，該撓性印刷電路膜可以安裝在襯底110上，或者可 以直接安裝在襯底上或者與襯底110形成為一體。在數據驅動電路集成到 襯底110的情況下，數據線171可以延伸並且直接連接到數據驅動電路。
每個漏電極175從相關的數據線171分離，並且漏電極175的一端面 向相關的源電極173，且相關的柵電極124位於源電極173和漏電極175 之間的中心。漏電極175的長軸沿著數據線171的第一和第二垂直單元 171a和171b延伸，且漏電極175的不面對源電極173的另一端延伸以便 與存儲電極133重疊。
一個柵電極124、 一個源電極173和一個漏電極175，連同位於其間的 半導體154形成了單個薄膜電晶體(TFT)，並且薄膜電晶體的溝道形成在 源電極173和漏電極175之間的半導體154內。
數據線171和漏電極175可以由與圖1和圖2中所示的數據線171和 漏電極175的材料相同的材料構成。優選地，數據線171和漏電極175的 側部從襯底110傾斜大約30°到大約80°的角度。
歐姆接觸島163和165僅在半導體與數據線171和漏電極175中的各 個之間的半導體154上存在，並且起到減小它們之間的相應接觸阻抗的作 用。
半導體154包括裸露部，即不被數據線171和漏電極175覆蓋的區域，
例如位於源電極173和漏電極175之間的那些部分。
鈍化層180形成在數據線171，漏電極175和半導體154的裸露部上。 鈍化層180可以包括無機絕緣體或者有機絕緣體，並且具有平的上表 面。無機絕緣體可以是氮化矽或氧化矽。有機絕緣體可以是光敏的，並且 優選地介電常數小於大約4.0。另外，鈍化層180可以是由下部無機材料 層和上部有機材料層構成的雙層結構，從而保持有機層的良好絕緣特性並 且同時防止有機層損害半導體154的裸露部。
鈍化層180包括多個接觸孔185,以便分別地暴露漏電極175。 由IZO或ITO製作的多個像素電極191形成在鈍化層180上。 如上所述，像素電極191的每一個包括第一子電極9a和第二子電極 9b，並且第一和第二子電極9a和9b中的每個為具有圓角的四邊形。第一 子電極9a和第二子電極9b通過連接件85互相連接。
像素電極191的左、右邊界定位在數據線171的上方。由此，位於給 定像素內的像素電極191的左、右邊界圍繞下一個或前一個像素行中的相 鄰的像素電極191的虛擬垂直中心線定位。兩個相鄰像素電極191的垂直 中心線不在同一直線。也就是，相鄰兩個像素電極191的垂直中心線之間 的距離為該像素電極的左或右邊界線到連接件85的中心的距離。
如圖5所示，三個相鄰的像素電極形成三元像素區(T)，該三元像素 區具有大體三角形的形狀，該三角形的形狀由兩個橫向相鄰的像素電極的 兩角和垂直相鄰的像素電極的一邊限定。由相鄰的柵電極124、源電極173、 漏電極175和半導體154構成的相關薄膜電晶體定位在每個三元像素區 (T)內。
連接件85包括連接到第一子電極9a和第二子電極9b的垂直單元，和 用於與另一層連接的突起。該突起通過接觸孔185物理連接並電連接到延 伸單元177。突起從漏電極175接收數據電壓，並將接收到的數據電壓傳 送給相關的像素電極191。
如前所述，薄膜電晶體設置在每個三元像素區內，因此使薄膜電晶體 和像素電極的重疊區最小化。因此，每個像素電極的開口率被增大，由此， 使得LCD具有相對較寬的視角，並且提供了相對較高的亮度。
到目前為止，本領域的普通技術人員應該理解的是，在不背離本發明的精神和範疇下，可以對本發明的高亮度的LCD的材料、方法和結構進 行各種修改、替換和變形。因此，本發明的範圍不局限在如這裡所說明的 特定實施例，這些例子僅是用於示例，相反而是應該完全由隨附的權利要 求以及其功能等同物替換來表示。
本發明要求2006年11月24日遞交的韓國專利申請No. 10-2006-0116853的優先權，通過引用其全部內容合併在此。
權利要求
1.一種液晶顯示器，包括絕緣襯底；形成在絕緣襯底上的半導體，該半導體包括源區、漏區和溝道區；形成在半導體上的柵絕緣層；形成在柵絕緣層上並且與溝道區重疊的柵極線；形成在柵極線上的層間絕緣層；形成在層間絕緣層上的數據線，該數據線具有電連接到源區的源電極；電連接到漏區的漏電極；形成在數據線和漏電極上的鈍化層；和形成在鈍化層上並且電連接到漏電極的像素電極，並且其中，所述數據線與所述漏區重疊。
2. 如權利要求1所述的液晶顯示器，其中，所述源電極與所述源區重疊。
3. 如權利要求1所述的液晶顯示器，其中， 所述柵極線包括從該柵極線凸出的柵電極，和所述溝道區包括與所述柵極線重疊的第一溝道區和與所述柵電極重疊 的第二溝道區。
4. 如權利要求3所述的液晶顯示器，其中，所述半導體包括一個或多 個彎曲。
5. 如權利要求1所述的液晶顯示器，其中，所述半導體包括多晶矽。
6. 如權利要求1所述的液晶顯示器，其中，所述像素電極包括多個子 電極，每個子電極為具有圓角的四邊形形狀。
7. 如權利要求6所述的液晶顯示器，其中 在所述襯底上形成多個像素電極； 所述像素電極以矩陣的形式排列；每個像素電極設置在相鄰像素行的兩個像素電極之間，以使得三個相 鄰的像素電極形成三元像素區；以及所述半導體延伸通過兩個相鄰的三元像素區。
8. 如權利要求7所述的液晶顯示器，其中所述源電極和漏電極通過形成在所述層間絕緣層中的第一和第二接觸 孔分別連接到所述源區和所述漏區，和所述第一和第二接觸孔設置在多個三元像素區中相關聯的一個中。
9. 如權利要求7所述的液晶顯示器，其中，每個三元像素區由兩個橫 向相鄰的像素電極的角和垂直相鄰的像素電極的一個邊限定。
10. 如權利要求7所述的液晶顯示器，進一步包括 面對所述絕緣襯底設置的第二襯底； 在所述第二襯底上形成的光阻件； 在光阻件所限定的區域內形成的濾色器；和 形成在所述濾色器上的具有多個切除區的公共電極。
11. 如權利要求10所述的液晶顯示器，其中，所述光阻件包括與每個 三元像素區分別對應的部分。
12. 如權利要求10所述的液晶顯示器，其中，每個切除區設置在多個 子電極中對應的一個的中心之上。
13. 如權利要求10所述的液晶顯示器，其中，與每個三元像素區的三 個像素電極中的每一個相對應的濾色器顯示紅色、綠色和藍色中的相應一個。
全文摘要
本發明公開了一種具有增大的開口率的液晶顯示器(LCD)，該液晶顯示器包括絕緣襯底、半導體、柵絕緣層、柵極線、層間絕緣層、數據線、漏電極、鈍化層和像素電極。半導體形成在絕緣襯底上並且包括源區、漏區和溝道區。柵極線形成在半導體上的柵絕緣層上，並且與溝道區重疊。數據線形成在層間絕緣層上，並且具有電連接到源區的源電極和電連接到漏區的漏電極。鈍化層形成在數據線和漏電極上。像素電極形成在鈍化層上，並且電連接到漏電極。數據線與漏區重疊。
文檔編號G02F1/1362GK101201516SQ20071019367
公開日2008年6月18日 申請日期2007年11月23日 優先權日2006年11月24日
發明者樸俊河, 樸泰炯, 李素賢 申請人:三星電子株式會社