通過將接收機內直流電壓置零並將直流信號注入發射機實現收發機自動校正的製作方法
2023-04-30 00:59:21 1
專利名稱：通過將接收機內直流電壓置零並將直流信號注入發射機實現收發機自動校正的製作方法
技術領域：
本發明涉及一種收發機，具體涉及一種時分雙工收發機發送支路中的載漏補償，該收發機有一個為發送支路與接收支路共用的本機振蕩器。這樣的收發機可以是一種工作於稱為2.4GHz ISM(工業、科學、醫學用)頻帶的收發機，或是其它任何適用的收發機。
美國專利4,717,894號公開了一種矢量調製器的校正，其方法是用標量檢測器測量發射機的RF(射頻)輸出信號的振幅。校正是為了補償矢量調製信號中的一些誤差，如因載漏造成的誤差、I與Q信道的振幅不平衡以及正交相位誤差等。所謂載漏，就是即使當調製輸入端被接地時仍出現在正交混頻器的輸出信號，它可以由混頻器中的非零偏置電壓、跨接混頻器的LO(本機振蕩器)信號的電容或電感耦合以及在混頻器埠的阻抗失配所引起。所謂校正測量，就是用檢測器測量RF輸出信號的振幅。如用一些開關把DC信號源取代I、Q調製信號連接到混頻器上，這些DC信號源就可為I、Q調製輸入端提供基準信號。另外一些DC電源分別為I、Q信號分量提供載漏補償信號。可以有選擇的通過開關將一個信號源連接到I或Q的輸入端為平衡I、Q振幅提供校正信號。相位及振幅誤差均被修正，並使載漏最小化。當調製輸入端接地時，通過調節供給載漏補償的DC源使RF輸出最小，從而使載漏成為最小。為了校正矢量調製器，需要一個功率檢測器，用以測量發射機的RF功率。但這種功率檢測器使矢量調製器變得更為複雜與昂貴。
在時分雙工收發機中，為了降低成本，最好有一個為發射機和接收機所共用的本機振蕩器。再者，為了獲得短的發射-接收往返時間，發射機和接收機還應該使用同一個基於本機振蕩器頻率的合成器。此外，為了能集成接收信道濾波器，或者為了能在使用低採樣率時經由數/模轉換器產生發射機基帶I和Q信號，中頻應保持低於射頻。特別是當這種共用LO和低IF收發機工作在一個微波頻率範圍內時(例如在2.4GHz ISM頻帶)，一個未經校正的收發機的發射機中會存在相當顯著的載漏。在零IF或者低IF的場合，載漏頻率落在發射頻帶內，於是便不能被發射機的RF天線濾波器消除。另一個與載漏有關的問題是發射機可能達不到某一個標準所規定的對收發機調製頻譜發射的要求，例如FCC(美國聯邦通信委員會)對收發機工作在2.4GHz ISM頻帶的要求。特別是當載漏頻率落在如某個ISM頻帶的相鄰信道中時，由於調製頻譜導致頻譜發射峰值儲備極大地減少，上述問題可能會相當嚴重。
本發明目的之一是提供這樣一種收發機，為了校正其發射機部分，該收發機不需要測量發射機輸出功率用的RF功率檢測器。
本發明的另一個目的在於校正收發機中的發射機，使收發機滿足在一些標準規定的發射要求，例如ISM頻帶2.4GHz標準的要求。
本發明再一個目的是，提供一種實際只採用標準收發機部件的收發機，用以校正收發機的發射機部分。
本發明又一個目的是，在校正發射機的過程中，當該接收機的被DC置零(DC-nulling)後，基於所測到的由發射機在接收機中誘發的DC誤差，相對於DC置零過程中確定的DC置零基準來校正發射機。
本發明還有一個目的，就是提供一種收發機，除了載漏補償外，該收發機還對提供發射信號的發射機數/模轉換器中的不平衡進行補償。
依據本發明，提供一種收發機，該收發機包括發射機；接收機，所述接收機包括提供置零輸出的DC置零器；與所述發射機和所述接收機連接的共用本機振蕩器；
存儲器；以及與所述發射機和所述接收機連接的控制器；所述控制器被用來控制所述DC置零器(此時所述發射機斷開且所述接收機接通)，以獲得等於設定值的所述置零輸出的值作為DC置零基準，將所述DC置零基準存入所述存儲器，並將所述置零輸出凍結在所述設定值上；所述控制器還被用來給所述發射機注入DC信號(此時所述發射機接通)，以更改所述注入的DC信號，直到所述凍結的置零輸出等於所述被存儲的DC置零基準，並將所述注入的DC信號存入所述存儲器。
當發射機被斷開時，最好在接收機的AC耦合器中用一個反饋或伺服迴路來執行DC置零。當DC置零接收機並存儲了所確定的基準後，發射機接通，經由接收機執行校正。伺服迴路有一個模擬存儲器用來凍結髮射機斷開時確定的DC置零狀態。
最好是在DC信號注入到發射機的I和Q通道期間，在輸出低IF信號的第一混頻器和第二混頻器(例如RF混合器)之間，將一個單音調製信號輸入到調製器的輸入端。然後測量置零輸出的平均值。同時，除了載漏補償之外，提供發射信號的發射機的數/模轉換器中的不平衡也得到補償就更好。
最好，接收機是正交接收機，並且發射機是正交發射機。
為了避免校正被天線拾取的信號所幹擾，在帶有天線的收發機中的接收機是與天線隔離的。
本發明的校正方法在零IF和低IF收發機中實施更為有利，在這種場合，零IF載漏可出現在所要求的發射頻帶的中央，而低IF載漏仍能出現在所要求的發射頻帶中。
圖1是依據本發明收發機的第一實施例的框圖。
圖2是依據本發明在收發機的接收機支路中一個DC電壓置零反饋迴路。
圖3是依據本發明收發機的第二實施例的示圖。
圖4是依據本發明收發機第一實施例的工作流程圖。
所有圖中，相同的部件均以同樣的編號表示。
圖1是依據本發明一個收發機1的第一實施例的框圖。收發機1包括接收機2、發射機3和本機振蕩器4。接收機2和發射機3經由發射/接收開關6和RF濾波器7與天線5相連。接收機2包括低噪聲放大器(LNA)8，它在同相支路上連接混頻器9並在正交支路上連接混頻器10。混頻器9經由低通濾波器(LPF)12、放大器13和AC耦合器14連至解調器11。混頻器10經由低通濾波器15、放大器16和AC耦合器17連至解調器11。依據本發明，AC耦合器14和17包括伺服或反饋迴路，該迴路用於執行接收機2的DC置零，並為校正發射機3提供基準信號。本技術領域周知，共用本機振蕩器4包括鎖相環(PLL)和壓控振蕩器(VCO)18，VCO的輸出被連到彼此之間有90°相移的移相器上，圖中用0°和90°表示在移相器19和20中的相移。移相器19和20的輸出分別連到混頻器9和10上。發射機3包括一個同相支路和一個正交支路。同相支路包括低通濾波器30、加法器32和混頻器33。加法器32將DC信號C1注入發射機3的同相支路，該支路位於低通濾波器30和混頻器33之間。正交支路包括低通濾波器34、加法器37和混頻器38。加法器37將DC信號C2注入發射機3的同相支路，該支路位於低通濾波器34和混頻器38之間。提供正交本機振蕩器信號的移相器19和20的輸出信號分別經由緩衝放大器39和40施加到混頻器33和38的輸入端。混頻器33和38的輸出被送至加法器41，該加法器經由驅動器放大器42和功率放大器43連至發送/接收開關。收發機1還包括基帶電路50。基帶電路50包括充當控制器的微處理器(μP)、ROM 52和RAM53。ROM 52，例如EEPROM中或其它合適的ROM，被編程以控制收發機1的動作，並含有一些非易失性數據。RAM 53含有易失性數據。基帶電路50還包括用以對AC(交流)耦合器14和17的輸出信號採樣的模/數轉換器(ADC)54和55，分別向低通濾波器30和34提供正交零中頻或低中頻調製信號的數/模轉換器(DAC)56和57，以及提供DC注入信號C1和C2的數/模轉換器58和59。DAC 58將一個數位訊號I(n)轉換成模擬DC信號C1，而DAC 59將一個數位訊號Q(n)轉換成模擬DC信號C2。
圖2是本發明收發機1的接收機支路中的DC電壓置零反饋(或伺服)迴路80，它們包含在AC耦合器14和17中。同樣的迴路也分別出現在接收機支路的1支路和Q支路中。迴路80包含加法器81，該加法器依據AC耦合器14或17中的迴路80將放大器13或放大器16的輸出信號加到迴路80生成的反饋信號FB上。迴路80生成一個輸出信號VOUT。迴路80還包括一個運算放大器82(輸出信號VOUT和基準信號VREF輸入該運算放大器)、電阻83、開關84和提供信號FB的電壓跟隨器85。例如，基準信號VREF可以是一個接地信號。在電壓跟隨器85和地之間接有一個電容86，電容86是一個模擬存儲器，用以凍結接收機2的DC置零期間在接收機2中產生的DC誤差信號VDC，此時通過讓發射/接收開關6的位置既不與接收機2相連也不與發射機3相連，使發射機3斷開且接收機2與天線5隔離。在發射機3斷開時接通接收機2後，並且待迴路80穩定後，凍結動作即告完成。凍結之前，開關84是閉合的。在迴路80穩定之後開關84斷開，以凍結迴路80。控制信號CTL用來控制開關84的斷開或閉合。一經凍結後，電容86兩端的電壓VC等於-VDC，輸出信號VOUT等於VREF。對於接收機2的同相支路和正交支路，均由模/數轉換器54和55對被凍結的輸出信號VOUT採樣。對於跳頻器(frequencyhopper)，如在ISM頻帶中，典型的接收帶寬是1MHz。凍結應在迴路80穩定後進行，例如要經過10個1/接收帶寬的時間即10μsec後才能完成凍結。在DC置零後校正發射機時，發射機3隨後被接通，每當DC注入信號C1和C2被調節或更改時，伺服迴路80均被允許在10μsec數量級的時間內穩定下來。在本發明的實施例中可以看出，在校正期間DAC 56和57向發射機3提供零輸入信號。依據本發明，當DC置零後發射機接通，調整DC注入信號C1和C2，直到伺服迴路80的輸出信號VOUT再次基本等於VREF。在最壞有10％載漏的場合，DAC 58和59可以是具有-0.1V至+0.1V DC補償範圍的4至5位的DAC，這時DAC 56和57的滿度範圍是-1.0V到+1.0V。對於4位DAC58和59，校正時間大約是16乘以10μsec即160μsec。此後，由模/數轉換器54和55對接收機2的同相和正交支路的輸出信號VOUT採樣並由微處理器51存儲。
圖3是本發明收發機1的第二實施例的示圖，其中DAC 56和57向發射機3的同相和正交輸入端提供一個單音正交信號，用COS和SIN表示。在第二實施例中，基帶電路50包含分別連接在模/數轉換器54和55後面的數字低通濾波器90和91。另外，數字低通濾波器90和91也可用一個存儲的程序來實施。還可以使用後接積分器的模擬低通濾波器，積分器的輸出由模/數轉換器54和55採樣。低通濾波器90和91具有比1MHz接收帶寬低得多的截止頻率，例如1kHz的截止頻率。在第二實施例中，不是測量DC信號電平，而是由微處理器51測量平均的DC信號電平。在發射機3的校正期間，對信號I(n)和Q(n)進行調節，直到平均的DC電平測量值基本等於存儲的基準信號，例如等於一個0伏的基準值，實際操作中，調節一直進行到電平進入一個給定的少量偏離基準的電壓範圍內。
圖4是說明本發明收發機第一實施例的工作流程圖。在步驟100中，校正開始。在步驟101中，發射機3斷開，接收機2接通，開關84(S)閉合，接收機2就被置零，直到I和Q支路的輸出電壓VOUT均等於基準電壓VREF。在步驟102中，開關S斷開，以將電壓VC凍結於-VDC(發射機斷開時產生的DC誤差信號)，並由微處理器51對此時被凍結的輸出電壓VOUT＝＝VREF進行採樣和存儲。在步驟103中，發射機3被接通，此時接收機2仍接通，並有一個零輸入信號到達發射機3的正交輸入端。在步驟104中，微處理器51逐步更改注入信號I(n)，以使其與存儲的基準信號VREF最接近地匹配。DAC 58和59(在DAC 58和59的一個自最低輸出值至最高輸出值的範圍或子範圍內)逐步輸出DC注入信號C1和C2，同時分別對I和Q支路的輸出信號VOUT，I(n)和VOUT，Q(n)進行採樣。分步更改可以在DAC 58和59的一個自最高輸出值至最低輸出值的範圍或子範圍內進行，或者用其它合適的步進方法找出與存儲的VREF值基本相等的VOUT值，例如連續對分DAC 58和59的滿度範圍，然後來檢驗決定下一步對分應選擇哪一半。在步驟105中，微處理器51測試VOUT，I(n)隨著步進的I(n)的變化是否比VOUT，Q(n)隨著步進的Q(n)的變化更敏感。如果是，在步驟106中，微處理器51在一個給定的圍繞所存儲的基準信號VREF的小電壓範圍內確定對於VOUT，I(n)值的最接近匹配，並存儲對應最接近匹配的I(n)值。如不是，則選擇步驟107，微處理器51在一個給定的圍繞著存儲的基準信號VREF的小電壓範圍內確定對於VOUT，Q(n)值最接近匹配的值，並存儲對應最接近匹配的I(n)值。類似地在步驟108中，微處理器51逐步更改注入信號Q(n)，尋找對VOUT，I(n)和VOUT，Q(n而言與存儲的基準信號VREF最接近的匹配，在步驟109中，微處理器判斷VOUT，I(n)和VOUT，Q(n)隨Q(n)變化的敏感度。在步驟110中，存儲對VOUT，I(n)而言與所存儲的VREF最匹配的Q(n)值。在步驟111中，存儲對VOUT，Q(n)而言與所存儲的VRFF最匹配的Q(n)值。存儲的I(n)和Q(n)值被作為給DAC 58和59的輸出值保留。為了更精確，從步驟104開始(含步驟104)的步驟可重複多次。校正於步驟112結束。
在第二實施例中，步驟103不是向發射機的正交支路輸入一個零輸入信號，而是輸入一個單音正交信號，並且採樣和等值的確定所依據的是信號電平的平均值，而不是根據信號電平值。其好處是，DAC 56和57中如信號不平衡等誤差能得到補償。
當用非易失性存儲器存儲校正數據時，可以在收發機1的製造期間就對發射機3進行校正，這樣的校正可能在多個不同的溫度下進行。製造廠確定的不同溫度下的校正值可以存放在非易失性存儲器的一個備查表中。除了上述的發射機3的校正之外，還可以在收發機1開機時進一步校正，用以補償大的溫度改變。這時收發機1可帶有一個溫度傳感器，它產生一個溫度輸出值來訪問備查表。在只有易失性存儲器可用於存放校正數據時，校正只能在每次收發機1開機時進行。
由上述說明，本領域的技術人員顯然明白，可以在所附權利要求書規定的本發明的精神和範圍內作出各種更改方案，因此本發明不局限於所提供的例子。本文所述的「包括」並不排除中所列舉的其它部件和步驟的出現。
權利要求
1.一種用以校正收發機之發射機的方法，該收發機還包括接收機，以及由所述發射機和接收機共用的本機振蕩器，所述方法包括如下步驟斷開所述發射機並接通所述接收機；DC置零(DC-nulling)所述接收機，並在置零輸出(nulling-output)等於設定值時存儲所述DC置零的置零輸出作為DC置零基準；凍結所述接收機中的所述置零輸出並接通所述發射機；將DC信號注入所述發射機並更改所述被注入的DC信號，直到所述輸出等於所述被存儲的DC置零基準；以及存儲所述被注入的DC信號，作為發射機校正信號。
2.如權利要求1所述的方法，其特徵在於包括這樣的步驟在所述校正中，當接通所述發射機時將所述發射機設置於非調製發射方式。
3.如權利要求2所述的方法，其特徵在於包括這樣的步驟在將所述發射機設於所述非調製方式後，就測量所述置零輸出的DC值，並注入所述DC信號，直到所述DC值等於所述被存儲的DC置零基準。
4.如權利要求1所述的方法，其特徵在於包括這樣的步驟在所述校正中，當接通所述發射機時將一單音調製信號輸入所述發射機。
5.如權利要求4所述的方法，其特徵在於包括這樣的步驟在輸入所述單音調製信號後，就測量所述置零輸出的平均值，並注入所述DC信號，直到所述平均值等於所述被存儲的DC置零基準。
6.一種收發機，該機包括發射機；接收機，所述接收機包括提供置零輸出的DC置零器(DC-nuller)；與所述發射機和所述接收機連接的共用本機振蕩器；存儲器；以及與所述發射機和所述接收機連接的控制器；所述控制器被用來控制所述DC置零器(此時所述發射機斷開且所述接收機接通)，以獲得等於設定值的所述置零輸出的值作為DC置零基準，將所述DC置零基準存入所述存儲器，並將所述置零輸出凍結在所述設定值上；所述控制器還被用來給所述發射機注入DC信號(此時所述發射機接通)，以更改所述注入的DC信號，直到所述凍結的置零輸出等於所述被存儲的DC置零基準，並將所述注入的DC信號存入所述存儲器。
7.如權利要求6所述的收發機，其特徵在於所述控制器被用來在接通所述發射機時將所述發射機設於非調製發射方式。
8.如權利要求7所述的收發機，其特徵在於所述控制器被用來(一經將所述發射機設於所述非調製方式後)測量所述置零輸出的DC值，並注入所述DC信號，直到所述DC值等於所述被存儲的DC置零基準。
9.如權利要求6所述的收發機，其特徵在於所述控制器被用來在接通所述發射機時將單音調製信號輸入所述發射機。
10.如權利要求9所述的收發機，其特徵在於所述控制器被用來(一經輸入所述單音調製信號後)測量所述置零輸出的平均值並注入所述DC信號，直到所述DC值等於所述被存儲的DC置零基準。
11.如權利要求6所述的收發機，其特徵在於還包括一個天線，當所述控制器對所述DC置零器進行控制時，所述接收機被與所述天線隔離。
12.如權利要求11所述的收發機，其特徵在於所述DC置零器包含在所述接收機的AC耦合器中，而所述DC置零器包括帶模擬存儲器的反饋迴路和用以中斷所述反饋迴路的開關；所述發射機被斷開時有DC誤差在所述接收機中產生，一經穩定後所述模擬存儲器就凍結所述DC誤差信號並隨後中斷所述反饋迴路。
全文摘要
一種正交收發機,該收發機包括發射機、接收機和共用本機振蕩器。當發射機被斷開且接收機被接通時,在同相和正交接收機通路的一些伺服迴路中接收機中的DC誤差被置零。穩定後,伺服迴路提供消除了DC誤差的輸出值。然後對DC置零輸出值進行採樣和存儲。採樣後伺服迴路開路。之後將發射機接通,同時輸入一固定信號至發射機,並調節注入發射機同相和正交通路的DC信號,直到被開路的伺服迴路提供的輸出信號與DC置零結束時所獲得的相同。然後,這些被注入的DC信號的對應值被作為發射機校正值加以存儲。
文檔編號H03D7/00GK1381090SQ01801281
公開日2002年11月20日 申請日期2001年3月19日 優先權日2000年3月21日
發明者R·莫興德拉 申請人:皇家菲利浦電子有限公司