低關斷損耗的SOI‑LIGBT器件結構的製作方法

2023-04-26 18:58:27 2

本發明屬於半導體技術領域，具體的說涉及一種低關斷損耗的SOI-LIGBT器件結構。

背景技術：

高壓功率器件是電力電子技術的基礎與核心，其具有耐高壓、導通電流密度大的特點。提高功率器件的耐壓能力，降低功率器件關斷損耗是設計器件的關鍵。IGBT器件(絕緣柵雙極型電晶體器件)作為一類重要的功率半導體器件，在電力電子領域應用廣泛。但是，IGBT器件由於P-body區與N-漂移區交界處空穴注入效率較低，載流子濃度分布很低，導致器件的飽和壓降升高，在關斷時，N-漂移區內儲存了大量的少數載流子，導致器件關斷電流拖尾現象嚴重，關斷損耗大。通常改善關斷損耗的方式有兩種，一種是降低載流子壽命，另一種是在陽極附近增加Buffer場阻層。第一種方式對工藝要求非常高，而第二種雖然工藝上難度不大，但降低關斷損耗的效果不夠理想。

技術實現要素：

鑑於以上所述現有技術的缺點，本發明的目的在於解決問題，提供一種低關斷損耗的SOI–LIGBT器件結構。

為實現上述發明目的，本發明技術方案如下：

一種低關斷損耗的SOI-LIGBT器件結構，包括從下至上依次設置的P型襯底、埋氧層二氧化矽、N型漂移區、設置於N型漂移區內部一端的P型阱區、設置於N型漂移區內部另一端的N-buffer層、N型漂移區上方的氧化層；所述P型阱區內部上方設有N型源端以及與N型源端相鄰的P型接觸區；所述N-buffer層內部上方設有N型陽極區；所述N型源端、P型接觸區以及N型陽極區上方分別設有金屬層；所述N型源端和P型阱區間的溝道上方是柵氧層，柵氧層上方是多晶矽；其特徵在於：在N型漂移區的內部設有N型埋層、和/或P型埋層，所述P型埋層位於N型埋層下方，且所述N型埋層、P型埋層均沒有與P型阱區和N-buffer區直接連接。

作為優選方式，在N型漂移區的內部設有至少2個N型埋層、至少2個P型埋層，N型埋層和P型埋層交替設置。交替設置能降低導通電阻，並引入了多個載流子洩放通道因而能減少關斷損耗。

作為優選方式，P型埋層與P型阱區的距離為d，d取值為0.4μm，距離d和P型埋層的長度LPB之和小於漂移區長度Ld。d取值為0.4μm時，關斷損耗最低。

作為優選方式，相鄰的N型埋層和P型埋層上下相接，每個N型埋層和P型埋層左端到P型阱區的距離相等，每個N型埋層和P型埋層右端到N-buffer層的距離相等。距離相等時PN結的界面均勻，加壓時使得電場分布更優化，從而器件的耐壓性能更好。

作為優選方式，N型埋層和P型埋層同時換成相反類型材料。

作為優選方式，只設有一個N型埋層和一個P型埋層。

作為優選方式，P型埋層為分段的埋層。

本發明的有益效果為：與常規的SOI-LIGBT器件相比，由於N型埋層、P型埋層的引入，器件結構的導通電阻得到降低；由於P型埋層的引入，在關斷過程中產生大電容效應，使得VA上升的速率在P型埋層未被耗盡之前更緩慢，在P型層耗盡完全時VA劇增；在耗盡區靠近P型埋層的邊界時，由於P型埋層的引入，給在漂移區儲存的空穴提供了一個良好的洩放通道，導致儲存的空穴載流子排除速度加快，拖尾時間降低；所以基於這兩個效應，本發明結構的關斷損耗得到大幅度的降低。

附圖說明

圖1為傳統的SOI-LIGBT器件結構剖面圖。

圖2為實施例2的器件結構剖面圖。

圖3為實施例1的器件結構剖面圖。

圖4為實施例3的器件結構剖面圖。

圖5為實施例1和傳統結構的關斷特性對比圖。

圖6為實施例1和傳統結構的Eoff-Von關係對比圖。

圖7為實施例4的器件結構剖面圖。

其中，1為N型陽極區，2為N-buffer層，3為N型漂移區，4為P型阱區，5為N型源端，6為P型接觸區，7為多晶矽，8為埋氧層二氧化矽，9為P型襯底，10為氧化層，11為N型埋層，21為P型埋層。

具體實施方式

以下通過特定的具體實例說明本發明的實施方式，本領域技術人員可由本說明書所揭露的內容輕易地了解本發明的其他優點與功效。本發明還可以通過另外不同的具體實施方式加以實施或應用，本說明書中的各項細節也可以基於不同觀點與應用，在沒有背離本發明的精神下進行各種修飾或改變。

實施例1

如圖3所示，一種低關斷損耗的SOI-LIGBT器件結構，包括從下至上依次設置的P型襯底9、埋氧層二氧化矽8、N型漂移區3、設置於N型漂移區3內部一端的P型阱區4、設置於N型漂移區3內部另一端的N-buffer層2、N型漂移區3上方的氧化層10；所述P型阱區4內部上方設有N型源端5以及與N型源端5相鄰的P型接觸區6；所述N-buffer層2內部上方設有N型陽極區1；所述N型源端5、P型接觸區6以及N型陽極區1上方分別設有金屬層；所述N型源端5和P型阱區4間的溝道上方是柵氧層，柵氧層上方是多晶矽7；在N型漂移區3的內部設有一個N型埋層11，N型埋層11下方設有一個P型埋層21，且所述N型埋層11、P型埋層21均沒有與P型阱區4和N-buffer區2直接連接。

P型埋層21與P型阱區4的距離為d，d取值為0.4μm，距離d和P型埋層21的長度LPB之和小於漂移區長度Ld。d取值為0.4μm時，關斷損耗最低。

相鄰的N型埋層11和P型埋層21上下相接，每個N型埋層11和P型埋層21左端到P型阱區4的距離相等，每個N型埋層11和P型埋層21右端到N-buffer層2的距離相等。距離相等時PN結的界面均勻，加壓時使得電場分布更優化，從而器件的耐壓性能更好。

N型埋層11和P型埋層21可同時換成相反類型材料。

具體地，埋氧層二氧化矽8的厚度tox為3μm，矽層厚度也即N型漂移區3的厚度ts為6微米，N型漂移區3的長度Ld為30μm，摻雜濃度Nd為1e16cm-3，柵氧厚度為20nm，P型阱區4的摻雜濃度Npwell為2e17cm-3，N-buffer層2的摻雜濃度為8e17cm-3，P型埋層21距離矽層表面DPB1.8μm，與P型阱區4間隔d為0.6μm，其長度LPB為29μm，厚度TPB為2μm。

本實施例的工作原理為：由於N型埋層11的引入，器件結構的導通電阻得到降低；由於P型埋層21的引入，在關斷過程中產生大電容效應，使得VA上升的速率在P型埋層未被耗盡之前更緩慢，在P型層耗盡完全時VA劇增至外加電壓VDD；在耗盡區靠近P型埋層21的邊界時，由於P型埋層的引入，給在漂移區儲存的空穴提供了一個良好的洩放通道，導致儲存的空穴載流子排除速度非常快，拖尾時間大大降低；採用感性負載L為2μH，通過實施例的仿真結果對比，在100A/cm2電流密度下，本發明的關斷時間為20ns,，關斷損耗降低了近80％。

實施例2

如圖2所示，本實施例和實施例1的區別在於：在N型漂移區3的內部設有至少2個N型埋層11、至少2個P型埋層21，N型埋層11和P型埋層21交替設置。交替設置能降低導通電阻，並引入了多個載流子洩放通道因而能減少關斷損耗。

相鄰的N型埋層11和P型埋層21上下相接，每個N型埋層11和P型埋層21左端到P型阱區4的距離相等，每個N型埋層11和P型埋層21右端到N-buffer層2的距離相等。距離相等時PN結的界面均勻，加壓時使得電場分布更優化，從而器件的耐壓性能更好。

實施例3

如圖4所示，本實施例和實施例1的區別在於：在N型漂移區3的內部只有一個P型埋層21，沒有N型埋層11。也可以只有一個N型埋層11，沒有P型埋層21。

實施例4

如圖7所示，本實施例和實施例1的區別在於：在N型漂移區3的內部只有一個N型埋層11，沒有P型埋層21。且P型埋層21為分段的埋層。

上述實施例僅例示性說明本發明的原理及其功效，而非用於限制本發明。任何熟悉此技術的人士皆可在不違背本發明的精神及範疇下，對上述實施例進行修飾或改變。因此，凡所屬技術領域中具有通常知識者在未脫離本發明所揭示的精神與技術思想下所完成的一切等效修飾或改變，仍應由本發明的權利要求所涵蓋。