Mosfet以及mosfet的製造方法
2023-04-26 13:33:51 2
專利名稱：Mosfet以及mosfet的製造方法
技術領域：
本發明是涉及一種MOSFET以及MOSFET的製造方法的發明， 製造方法的發明
背景技術：
最近已開發出高耐壓/低損失且可進行高速開關動作的由碳化 矽構成的縱型的MOSFET。此處，需要考慮該縱型的MOSFET的耐 壓以及開啟電阻值(溝道遷移率)來確定(調整)漂移層的雜質濃度 和基區的雜質濃度。
例如，在專利文獻l記載的碳化矽半導體器件中，可以實現高耐 壓化以及低開啟損失(高溝道遷移率(低開啟電阻)和低閾值電壓)。 在專利文獻l的技術中，在第一導電類型的碳化矽漂移層的表面內， 形成有第二導電類型的基區。另外，在成為該基區的溝道的部分，導
入第一導電類型的雜質。另外，該結構一般稱為蓄積模式。
專利文獻l:日本特開2003 - 309262號7>才艮
但是，專利文獻l公開的結構由於是蓄積模式，所以產生難以進 行正常截止(normally OFF)化(即，即使在沒有對柵電極施加電壓 時，溝道中也流過電流)的問題。
發明內容
本發明的目的在於提供一種MOSFET，實現高耐壓以及高溝道 遷移率且容易地實現正常截止化。
為了達成上述目的，本發明的第1方面記載的MOSFET具有 漂移層，形成在襯底的主面上並具有第一導電類型且由碳化矽構成；基區，形成在上述漂移層的表面內並具有第二導電類型；以及源區， 形成在上述基區的表面內並具有第一導電類型，上述漂移層具有第 一區域，是從表面到第一預定深度的區域；以及第二區域，形成在比 上述第一預定深度深的區域，上述第一區域的雜質濃度低於上述第二 區域的雜質濃度。
另外，第13方面記載的MOSFET的製造方法具有如下步驟 (A)在半導體襯底上，以第一導電類型，生長雜質濃度比較高的漂移 層的步驟；(B)對上述雜質濃度比較高的漂移層，以比較高的濃度 注入作為第二導電類型的雜質離子，形成雜質濃度比較高的基區的步 驟；(C)在上述雜質濃度比較高的漂移層上，以第一導電類型，生 長雜質濃度比較低的漂移層的步驟；以及(D)對上述雜質濃度比較 低的漂移層，以比較低的濃度注入作為第二導電類型的雜質離子，形 成雜質濃度比較低的基區的步驟，上述工序(A)和上述工序(C) 在各自的反應爐內進行。
本發明的第1方面記栽的MOSFET具有漂移層，形成在襯底 的主面上並具有第一導電類型且由碳化矽構成；基區，形成在上述漂 移層的表面內並具有第二導電類型；以及源區，形成在上述基區的表 面內並具有第一導電類型，上述漂移層具有第一區域，是從表面到
第一預定深度的區域；以及第二區域，形成在比上述第一預定深度深 的區域，上述第一區域的雜質濃度低於上述第二區域的雜質濃度。因 此，可以提供高耐壓且低導通損失(高溝道遷移率以及低柵極閾值電 壓)的MOSFET。另外，該MOSFET並非所謂的蓄積模式結構。因 此，可以容易地實現正常截止化。
另外，第13方面記載的MOSFET的製造方法具有如下步驟 (A)在半導體村底上，以第一導電類型，生長雜質濃度比較高的漂移 層的步驟；(B)對上述雜質濃度比較高的漂移層，以比較高的濃度 注入作為第二導電類型的雜質離子，形成雜質濃度比較高的基區的步 驟；(C)在上迷雜質濃度比較高的漂移層上，以第一導電類型，生 長雜質濃度比較低的漂移層的步驟；以及(D)對上述雜質濃度比較低的漂移層，以比較低的濃度注入作為第二導電類型的雜質離子，形
成雜質濃度比較低的基區的步驟，上述工序(A)和上述工序(C) 在不同的反應爐內進行。因此，可以提供更高精度地具有期望的耐壓 值、期望的高溝道遷移率、以及期望的低柵極閾值電壓值的第l方面 記載的MOSFET。
本發明的目的、特徵、局面、以及優點通過以下的詳細的說明和 附圖將更加清楚。
圖1是示出實施方式1的縱型MOSFET的結構的剖面圖。 圖2是放大實施方式1的縱型MOSFET的溝道層附近的結構的 放大剖面圖。
圖3是用於說明實施方式1的縱型MOSFET的製造方法的工序 剖面圖。
圖4是用於說明漂移層的形成方法的圖。 圖5是示出漂移層中的雜質濃度和深度的關係的圖。 圖6是用於說明實施方式1的縱型MOSFET的製造方法的工序 剖面圖。
圖7是用於說明基區的形成方法的圖。 圖8是示出基區的形成模擬結果的圖。 圖9是用於說明用於形成基區的多次離子注入處理的圖。 圖10是用於說明用於形成基區的多次離子注入處理的圖。 圖11是用於說明用於形成基區的多次離子注入處理的圖。 圖12是用於說明實施方式1的縱型MOSFET的製造方法的工 序剖面圖。
圖13是用於說明實施方式1的縱型MOSFET的製造方法的工 序剖面圖。
圖14是用於說明實施方式1的縱型MOSFET的製造方法的工 序剖面圖。圖15是用於說明實施方式1的縱型MOSFET的製造方法的工 序剖面圖。
圖16是示出溝道層的雜質濃度和溝道遷移率的關係的實驗結果的圖。
圖17是示出溝道層的雜質濃度和柵極閾值電壓的關係的實驗結 果的圖。
圖18是示出溝道層的雜質濃度的實驗結果的圖。 圖19是示出溝道層的雜質濃度的實驗結果的圖。 圖20是用於說明實施方式2的製造方法的圖。
具體實施例方式
以下，根據示出其實施方式的附圖來說明本發明。 (實施方式1)
圖l是示出本實施方式的由碳化矽構成的縱型MOSFET的結構 的剖面圖。
在半導體襯底l的第一主面上，形成有漂移層2。 此處，半導體襯底l具有第一導電類型(在本實施方式中為n型)。 另外，半導體襯底1由碳化矽構成。另外，半導體襯底l的第一主面 的面方向可以是(0001)面、(000- 1)面、(11-20)面。另外， 也可以對這些面附加偏移(off)角。另外，作為該半導體襯底l的多 型體(polytype),可以使用4H、 6H、 3C。
另外，漂移層2也具有第一導電類型，由碳化矽構成。此處，如 後所述，漂移層2在半導體襯底1的第一主面上生長。因此，漂移層 2表面的面方向與半導體村底1的第一主面上的面方向相同。具體而 言，當半導體襯底1的第一主面的面方向為(0001 )面時，在其上生 長的漂移層2表面的面方向為(0001 )面。當半導體襯底l的第一主 面的面方向為(000- 1 )面時，在其上生長的漂移層2表面的面方向 為(000- 1 )面。當半導體襯底1的第一主面的面方向為(11-20) 面時，在其上生長的漂移層2表面的面方向為(11-20)面。另外，在漂移層2的表面內，形成有基區3。此處，基區3具有 第二導電類型(在本實施方式中為p型)。在作為剖面圖的圖1中， 基區3相互隔離而形成在2個位置處。
另外，在各基區3的表面內，分別形成有源區4。此處，源區4 具有第一導電類型。
因此，當著眼於漂移層2的表面附近的結構時，如作為剖面圖的 圖1所示，沿著水平方向(圖1的左右方向)，排列形成有源區4、 基區3、漂移層2、基區3以及源區4。
另外，如圖l所示，在各源區4上，分別形成有源電極7。另夕卜， 在剖面視圖中，在源電極7間，形成有柵絕緣膜5。
此處，柵絕緣膜5形成在漂移層2上，更具體而言，在剖面視圖 中，柵絕緣膜5遍及源區4的端部區域、基區3、漂移層2、基區3 以及源區4端部區域而形成。
另外，在柵絕緣膜5上，形成有柵電極6。另外，在半導體襯底 l的第二主面上，形成有漏電極8。
圖2是放大上述漂移層2的表面附近的放大剖面圖。
如圖2所示，漂移層2具有第一區域2a和第二區域2b。此處， 第一區域2a是從漂移層2的表面到第一預定深度的區域。另外，第 二區域2b被形成為比第一預定深度深的區域的區域。另外，在本實 施方式中，第一區域2a的厚度(即，上述第一預定深度)小於等於lnm。
另外，第一區域2a的雜質濃度低於第二區域2b的雜質濃度。第 一區域2a的雜質濃度大於等於5xl012/cm3小於等於5xl016/cm3。另夕卜， 第二區域2b的雜質濃度大於等於lxl015/cm3小於等於lxl017/cm3。此 處，優選在第一區域2a內，從其底部起越接近表面，雜質濃度越低。
另外，如圖2所示，基區3具有第三區域3a和第四區域3b。此 處，第三區域3a是從基區3的表面到第二預定深度的區域。另外， 第四區域3b是被形成為比第二預定深度深的區域的區域。
另外，在本實施方式中，第三區域3a的厚度(即，上述第二預 定深度)小於等於0.2jim。另外，第三區域3a的雜質濃度大於等於/cm3。另外，第四區域3b的雜質濃度大於等於lxl017/cm3。接下來，使用工序剖面圖來說明本實施方式的由碳化矽構成的縱型MOSFET的製造方法。最初，準備由碳化矽構成的半導體襯底1。此處，在該說明中， 設半導體襯底i的導電型為n型。接下來，對半導體襯底l，實施外延(epitaxially)結晶生長法。 由此，如圖3所示，在半導體襯底1上形成漂移層2。此處，使該漂 移層2形成時的外延生長條件變化。具體而言，在外延生長工序中， 對摻雜(doping)濃度進行控制(改變)。由此，如圖2所示，可以 形成具有第一區域2a和第二區域2b的漂移層2。此處，漂移層2由碳化矽構成，並被實施製造工序，以成為n 型。另外，對於漂移層2,對外延生長進行控制，以使其厚度例如成 為5 ~ 50nm。另外，在外延生長工序中，對摻雜濃度進行控制，以使第一區域 2a的厚度小於等於lfim，並使第一區域2a的雜質濃度成為5xl012~ 5xl016/cm3，使第二區域2b的雜質濃度成為Ixl015~lxl017/cm3。以下，具體說明通過實施化學氣相生長法來形成n型的漂移層2 的情況。圖4是表示基於上述的外延結晶生長法的漂移層2的形成工 序的例子的圖。在圖4中，縱軸為溫度，橫軸為時間。另外，在該化學氣相生長 工序中，為了形成由n型的碳化矽構成的漂移層2，作為原料氣體， 使用矽烷以及丙烷。另外，作為載氣，使用氫，另外作為n型摻雜劑 (dopant)氣體，使用氮。以下，參照圖4來說明上述的一連串工序。最初，將半導體襯底1導入反應爐。接下來，在該反應爐內，使 半導體襯底l在氫氣氛中升溫。當達到化學氣相生長開始溫度(生長 溫度)附近時，導入原料氣體以及摻雜劑氣體。此處，摻雜劑氣體的流量設定成使得形成的漂移層2 (特別地，第二區域2b)的雜質濃度成為lxl0" lxl0"/cm"左右。另外，在達 到上述生長溫度之後，進行溫度控制，以使溫度大致恆定。另外，化 學氣相生長時間設定成使得漂移層2的厚度成為5~50jim左右。如圖4所示，化學氣相生長時間大致區分為生長時間A和生長 時間B。此處，在生長時間A的期間，導入預定流量的摻雜劑氣體以 及原料氣體，反應爐內的溫度保持為生長溫度。與其相對，在生長時 間B的期間，導入預定流量的原料氣體(即，停止摻雜劑氣體的導入 (圖4的情況)，或者，雖與圖4不同，但減少摻雜劑氣體的導入量)， 反應爐內的溫度保持為生長溫度。由於存在在生長時間A的期間形成的構成漂移層2的第二區域 2b，完成品的MOSFET可以實現幾100V ~ 3kV的耐壓。另外，當使摻雜劑氣體停止或使流量(導入量)減少、並經過生 長時間B時，形成厚度0.01 lnm左右的第一區域2a。另外，第一 區域2a的厚度(深度)以及雜質濃度是通過對生長時間B以及摻雜 劑氣體流量的控制來調整的。此處，即使使摻雜劑氣體停止，在反應爐內也殘存摻雜劑氣體。 因此，可以使用該殘存的摻雜劑氣體，使第一區域2a生長。另外，如上所述，優選在第一區域2a內，優選從其底部起越靠 近表面，雜質濃度越低，其範圍為5xlU 5xlO"/cmS左右。接下來，在經過上述生長時間A、 B後(即漂移層2形成後)， 在氫氣氛中降低形成有漂移層2的半導體襯底1的溫度(降低爐中的 溫度)。圖5是示出通過上述方法形成的漂移層2中的雜質濃度和深度的 關係的圖。在圖5中，第一區域2a的雜質濃度為lxl0"~lxl016/cm3， 厚度為0.5nm。另外，第二區域2b的雜質濃度為lxl016/cm3。另外，第二區域2b的厚度為12nm左右，該區域內的雜質濃度 為lxlO"/ci^且大致恆定，但在圖5中，僅示出從表面到1.5nm左右 的數據。在圖4中，說明了通過l次外延生長(化學氣相生長)對雜質濃度分布附加差異來形成漂移層2的情況。但是，在第二區域2b的生 長過程和第一區域2a的生長過程之間，可以使反應爐內的溫度升降， 或者也可以變更反應爐。即也可以通過變更生長法等，進行2次以上 的外延生長，來形成漂移層2，但是，在各外延生長過程中，優選進 行形成條件控制，以使得第一以及第二區域2a、 2b的厚度、雜質濃 度成為與上述相同的值。另外，通過分成2次來實施外延生長，易於提高第一區域2a的 雜質濃度控制性，並且易於將其濃度降低到5xl012/cm3。另外，作為漂移層2的生長法，除了化學氣相生長法以外，還可 以使用分子外束延法、升華再結晶法等。在上述外延結晶生長工序後，對漂移層2實施照相製版技術。由 此，在漂移層2的上面的預定區域，形成預定形狀的掩模。此處，作 為掩模的材料，可以採用抗蝕劑、二氧化矽、或氮化矽等。在該掩模形成後，對漂移層2的上表面注入雜質離子(p型)。 由此，如圖6所示，形成p型的一對基區3。此處，圖6是示出去除 掩模後的元件剖面的圖。另外，如圖6所示，基區3在漂移層2的表 面內，形成在隔開預定間隔的部位。另外，在用於製成上述基區3的離子注入處理中，當如上述那樣 製成p型的基區3的情況下(換言之，n溝道MOSFET的情況下)， 作為雜質離子，例如可以採用硼(B)或鋁(Al)等。與其相對，與本實施方式不同，在對p型的漂移層2製成n型 的基區3的情況下(換言之，p溝道MOSFET的情況下)，作為雜 質離子，例如可以釆用磷(p)或氮(N)等。另外，在該離子注入處理中，基區3的深度應不超過漂移層2 的厚度。例如，基區3的厚度(深度)從漂移層2的表面起為0.5~3jim 左右即可。另外，對於基區3中的第二導電類型(在本實施方式中為p型) 的雜質濃度，應控制上述離子注入處理，以使其超過漂移層2中的第 一導電類型(在本實施方式中為n型)的雜質濃度。另外，在本實施方式的MOSFET中，基區3如圖2所示具有第 三區域3a和第四區域3b。因此，在上述離子注入處理中，需要控制 (改變)雜質離子的注入量。在上述離子注入處理中，需要控制雜質 離子的注入量，以使第三區域3a的雜質濃度成為5xl013~lxl017/cm3， 並使第四區域3b的雜質濃度大於等於lxl017/cm3。另外，如上所述，第三區域3a從上表面(可認為是漂移層2的 表面)起的深度(厚度)小於等於0.2nm(優選為0.01 ~ 0.2fim左右)。另外，必須將基區3內的雜質濃度分布以及深度設計成，在完成 品的MOSFET的截止動作時基區3不會因從基區3和漂移層2的pn 結延伸的耗盡層而產生擊穿。此處，說明用於形成基區3的離子注入分布曲線圖(profile)。 圖7是示出該離子注入分布曲線的例子的圖。在圖7的分布曲線例子 中，作為p型離子種採用了鋁(Al)離子。在圖7中，縱軸為p型雜質濃度(cm — 3)。橫軸為從漂移層2 的表面開始的深度(nm)。另外，在圖7中，斜線區域(通過從基區3最表面(還可以認為 是漂移層2的最表面)到0.2jim的深度、和5xl013 ~ lxl017/cm3的濃 度來規定的區域)為第三區域3a優選的深度以及雜質濃度的範圍。另外，在圖7中，虛線/實線分別表示基區3內的雜質濃度的分 布的例子(3個例子)。虛線的分布曲線例子(2個圖案)是除了基區3的底部附近以外， 基區3從深處起越接近表面則濃度越低的分布。另外，對於實線的分 布曲線，雜質濃度成為臺階狀。在圖7所示的分布曲線的例子中，基區3的深度為l.Onm左右， 描繪出雜質濃度比較低的第三區域3a和雜質濃度比較高的第四區域 3b (該區域3b為比第三區域3a深的區域內的預定的部分)。另外， 在基區3的底部附近，隨著深度變深，雜質濃度急劇地減少。如圖7的分布曲線例子所示，由於存在雜質濃度比較高的第四區 域3b，防止了基區3的擊穿(高耐壓的實現)。另外，由於存在雜質濃度比較低的第三區域3a，可以獲得高溝道遷移率。
另外，本實施方式的第三區域3a的深度以及雜質濃度分布在圖 7的斜線區域內即可。即，第三區域3a在存在於該斜線區域內時，可 以取任意的雜質濃度分布。因此，在從基區3的最表面到0.2jim的範 圍內，雜質濃度也可以恆定(但是，如上述那樣，雜質濃度要在斜線 區域內)。
圖8是p型的基區3的形成模擬結果。在圖8中，示出當n型 的漂移層2(特別是第二區域2b )的雜質濃度為lxl016/cm3的情況下， 完成品的MOSFT保持1.2kV的耐壓所需的p型的基區3的雜質濃度 分布曲線。
此處，對於該模擬，以Al的注入能量為10keV ~ 1MeV且合計 雜質注入密度為3,9xl0"/ci^的條件來進行。
更具體而言，對於在該模擬中執行的多次的離子注入，以 (10keV、8,0xl09/cm2 )、( 20keV、 2.0xl09/cm2 )、( 40keV、 1.3xl010/cm2 )、 (70keV、 1.0xl010/cm2) 、 ( 700keV、 1.0xl013/cm2) 、 (800keV、 1.0xl013/cm2)、(卯0keV、 9.0xl012/cm2)、以及(1MeV、 l.lxl013/cm2) 的各個條件來進行。
返回基區3的形成。基區3也可以通過如圖8所示那樣實施多次 離子注入處理來形成。
例如，也可以通過如圖9所示那樣分成5次來實施Al離子注入 處理，形成具有第三以及第四區域3a、 3b的基區3，另外，也可以通 過如圖10所示那樣在4次Al離子注入處理後進行一次B離子注入處 理並在之後實施熱處理，來形成上述基區3。
另夕卜，在各離子注入處理中，對離子注入量以及離子注入能量進 行控制(調整)，以在期望的深度形成期望的雜質濃度。另外，在圖 9、 10中，各分布曲線的疊加成為最終的基區3的雜質濃度分布。
此處，當形成基區3時，在作為離子種採用鋁(Al)的情況下， 在該注入後的活性化熱處理中，鋁(Al)幾乎不在碳化矽中擴散。因 此，即使實施了該熱處理，圖9的分布曲線也幾乎不變化。與其相對，在作為離子種釆用硼(B)的情況下，當該注入後的 活性化熱處理時，硼(B)從在熱處理前存在的區域向內外擴散。因 此，即使離子注入剛完成後是圖11所示的分布曲線，由於該熱處理， 也變化為圖IO所示的分布曲線。
根據以上的考察，可以導出以下的結果。即，在使用A1離子來 進行最後的(針對基區3的表面附近的)離子注入處理的情況下，難 以將第三區域3a的雜質濃度設定得較低。另一方面，在使用B離子 來進行最後的離子注入處理的情況下，易於將第三區域3a的雜質濃 度設定得較低。
從圖9、 10所示的基區3的表面附近的分布曲線，也可以理解該 事項。另外，即使在採用A1和B以外的離子種的情況下，只要判斷 出該離子種是否容易通過熱處理而擴散，則上述事項可以容易地應 用。
另外，對於在形成基區3時注入的離子種以及其次數，不限於上 述，而可以4壬意地選擇。
通過到以上為止的工序，在表面低濃度化了的(即，具有第一區 域2a的)n型漂移層2內，可以形成將表面進行低濃度化了的(即， 具有第三區域3a的)p型基區3。
另外，本實施方式的n型漂移層2的雜質濃度分布以及p型基 區3的雜質濃度分布可通過二次離子質量分析法(SIMS: Secondary Ion Mass Spectroscopy)、帶電粒子放射化分析法(CPAA: Charged-Particle Activation Analysis )來測定。
在形成基區3後，接下來，對形成有基區3的漂移層2實施照相 製版技術。由此，在該漂移層2的預定的上表面，形成預定圖案的掩
模。 一
在形成該掩模後，對上述各基區3的預定的上表面注入雜質離子 (n型)。由此，如圖12所示，形成n型的一對源區4。此處，圖12 是示出去除掩模後的元件剖面圖。
另外，在用於製成上述源區4的離子注入處理中，在如上述那樣製成n型的源區4的情況下(換言之，在n溝道MOSFET的情況下)， 作為雜質離子，例如可以釆用磷(P)或氮(N)等。
與其相對，與本實施方式不同，但在對n型的基區3製成p型 的源區4的情況下(換言之，在p溝道MOSFET的情況下)，作為 雜質離子，例如可以採用硼(B)或鋁(Al)等。
另外，需要對離子注入處理進行控制，以使源區4的深度不超過 基區3的深度。另夕卜，源區4中的雜質濃度例如為lxl018~lxl021/cm3 即可。
接下來，在到上述為止的各離子注入處理後，向熱處理裝置中導 入製造途中的半導體元件(碳化矽襯底)。然後，對該碳化矽襯底實 施熱處理。該熱處理的溫度例如為1300 ~ 1卯0'C,時間例如為30秒~ l小時左右。通過該熱處理，可以使注入的離子電活性化。
接下來，從熱處理裝置中取出該碳化矽襯底，在漂移層2表面形 成柵絕緣膜5 (圖13 )。
作為柵絕緣膜5，可以採用二氧化矽膜、氮化矽膜、氧氮化矽膜、 氧化鋁膜、氮化鋁膜、氧化鉿膜、氧化鋯膜等。柵絕緣膜5可以通過 熱氧化法來形成，也可以通過化學氣相法或物理澱積法來形成。另外， 也可以在形成柵絕緣膜5後，例如在氬、氮、 一氧化氮、二氮化氧、 或它們的混合氣體等氣體氣氛中實施熱處理。
接下來，在柵絕緣膜5上形成柵電極6。之後，使用一連串的照 相製版技術，使該柵電極6圖案形成為預定的形狀(圖14)。
在俯視圖中，柵電極6位於一對基區3以及源區4的兩端部(柵 電極6優選在各源區4的端部中，例如以10nm 5nm的範圍重疊 (overlap))。另外，優選以存在於基區3間的漂移層2的中心位置 與柵電極6的中央位置一致的方式對該柵電極6進行構圖。
另外，作為柵電極6的材料，可以是n型或p型的多晶矽，另 外也可以是n型或p型的多晶碳化矽。另外，作為柵電極6的材料， 可以是鋁或鈦、鉬、鉭、鈮、鵠等金屬，也可以是它們的氮化物等。
接下來，通過使用照相製版技術的構圖、進而進行溼法或幹法蝕刻，來去除各源區4上的柵絕緣膜5的殘餘的部分(圖15)。
接下來，在源區4露出的部分，使源電極7成膜，之後對其進行 構圖(圖1)。接下來，在半導體襯底1的第二主面上，形成漏電極 8 (圖1)。
另夕卜，作為源電極7和漏電極8的材料，也可以使用鋁或鎳、鈦、 金等、或它們的複合物。另外，為了降低源區4和半導體襯底1的接 觸電阻，也可以在形成源電極7以及漏電極8之後，對半導體元件實 施1000'C左右的熱處理。
通過到以上為止的工序，完成了圖1所示的由碳化矽構成的縱型 MOSFET的主要部分。
接下來，對本實施方式的縱型MOSFET的效果進行說明。另夕卜， 作為前階段，涉及以下的事項。
縱型MOSFET中的源極/漏極間的耐壓由基區3和漂移層2的 pn結中的雪崩(avalanche )條件來決定。因此，為了防止由從該pn 結面向基區3內延伸的耗盡層而產生的擊穿所引起的元件破壞，需要 使基區3的雜質濃度充分高於漂移層2的雜質濃度(至少1個數量級 以上，優選為2個數量級以上)。
另外，如果基區3的雜質濃度高，則造成柵電極6的閾值電壓變 高。另外，如果基區3的雜質濃度高，則由於雜質散射，溝道傳導率 (溝道遷移率)降低，溝道部的電阻增加。因此，在使基區3的雜質 濃度變高的情況下，造成MOSFET的開啟動作時的損失變大。
另外，在降低漂移層2的雜質濃度時，直接導致開啟電阻的增加。
綜上所述，在降低基區3的雜質濃度時，可達成MOSFET的開 啟動作時的損失(例如高溝道遷移率)。但是如果不同時降低在漂移 層2的雜質濃度，則無法確保高耐壓。但是，在降低漂移層2的雜質 濃度時，直接導致導通電阻的增加。
在以往^t術的MOSFET中，無法同時既實現MOSFET的導通 動作時的損失(例如，高溝道遷移率、高閾值電壓)抑制、又確保高 耐壓化。於是，在觀察本實施方式的發明時，漂移層2具有雜質濃度比較 高的第二區域2b。因此，可以實現導通電阻的降低。另外，漂移層2 在表面附近具有雜質濃度比較低的第一區域2a。因此，即使降低形成 在該第一區域2a上的基區3的雜質濃度，也可以使漂移層2 (具體而 言為第一區域2a)的雜質濃度和基區3 (在本實施方式中，可認為是 第三區域3a)的雜質濃度之差充分大。
即，通過形成具有上述雜質結構的第一區域2a和第二區域2b 的漂移層2，可以實現導通電阻的降低以及元件的高耐壓化(例如， 10V 3kV或以上的高耐壓)。
另外，在本實施方式的MOSFET中，基區3具有形成在表面附 近的第三區域3a和形成為比其更深的區域的第四區域3b。第三區域 3a的雜質濃度低於第四區域3b的雜質濃度。
因此，在形成有第三區域3a的區域中，可以將漂移層2(特別 是第一區域2a)的雜質濃度和該第三區域3a的雜質濃度之差設定得 較大。因此，可實現元件的高耐壓化。
另外，由於存在濃度比較低的第三區域3a，可以抑制或減少 MOSFET的開啟動作時的損失。
另外，由於存在雜質濃度比較高的第四區域3b，可以抑制耗盡 層在基區3內擴展。因此，即使對元件施加比較高的電壓，也可以抑 制產生擊穿。即，可以實現元件的高耐壓化。
另外，第一區域2a的雜質濃度設為大於等於5xl0力ci^小於等 於5xl0"/ci^。另夕卜，第二區域2b的雜質濃度設為大於等於lxl0"/cm3 小於等於lxl017/cm3。另外，第三區域3a的雜質濃度設為大於等於 5xlO"/cmS小於等於lxl017/cm3。第四區域3b的雜質濃度設為大於等 於lxl017/cm3。另外，第一區域2a的厚度小於等於ljtm (當然不包 括零)，第三區域3a的厚度小於等於0.2nm (當然不包括零)。
通過形成以上的結構的MOSFET，在實用上，可以提供耐壓性 最優良且開啟時動作損失最少的、由碳化矽構成的MOSFET。
圖16、 17是示出本實施方式的由碳化矽構成的縱型MOSFET的性能的一個實驗結果例子。成為實驗對象的MOSFET更具體地具 有第一主面的面方向為(0001 )面的半導體襯底1。另外，在該半導 體襯底1上，形成有n溝道。
另外，漂移層2的厚度為12jim,漂移層2的第二區域2b的雜 質濃度為lxl016/cm3。另外，第一區域2a的厚度以及雜質濃度、第三 區域3a的厚度、笫四區域3b的各雜質濃度分別在上述數值的範圍內。
確認了對於成為該實驗對象的MOSFET,任意一個都呈現1.2kV 的耐壓。
此處，圖16是示出該MOSFET所具備的p型的第三區域3a的 雜質濃度NA (橫軸)、和該MOSFET的溝道遷移率nch (縱軸)的 關係的實驗結果。另外，圖17是示出該第三區域3a的雜質濃度NA (橫軸)、和該MOSFET的閾值電壓Vth(縱軸)的關係的實驗結果。
根據圖16，可以確認第三區域3a的雜質濃度越低，溝道遷移率 pch越高。另外，根據圖17，可以確認第三區域3a的雜質濃度越低， 閾值電壓Vth越低。該實驗結果與上述的效果(MOSFET開啟時的 損失降低效果) 一致。
在本實施方式的MOSFET中，由於存在雜質濃度比較低的第一 區域2a，即使第三區域3a的雜質濃度也降低(例如可降低至 5xl013/cm3)，也可以維持高耐壓化。因此，可以提供既能夠維持高 耐壓化又能夠實現高溝道遷移率(例如，20cmVVs左右)、低閾值電 壓(例如10V左右)的MOSFET。
另外，本實施方式的MOSFET並非如專利文獻l的技術那樣的 蓄積模式結構。因此，容易地實現該MOSFET的正常截止化。
圖18是示出該MOSFET所具備的p型的第三區域3a的雜質濃 度NA為2xl017/cm3時的p型基極層內的施主濃度和受主濃度的分布 曲線圖。圖19是示出該MOSFET所具備的p型的第三區域3a的雜 質濃度NA為lxl016/cm3時的p型基極層內的施主濃度和受主濃度的 分布曲線圖。
在NA為2xl0力cn^的情況下，由於漂移層的濃度為lxl016/cm3且充分高，所以無需使用本發明。但是，如從圖16、圖17的結果可 知那樣，溝道遷移率低，閣值電壓高。在NA為lxlO"/cn^的情況下， 採用本實施方式1，施主濃度在表面區域降低到約2xl014/cm3。在該 情況下，如從圖16、圖17的結果可知那樣，溝道遷移率高，閾值電 壓低。
在NA為2xlO"/cm3的情況和lxlO"/cm3的情況的縱型MOSFET 的導通特性中，使用本實施方式的NA為lxlO力cn^時獲得了高電流。 在沒有使用本實施方式的NA為2xl017/cm3的情況下，導通電阻為 53mQcm2,但在使用本實施方式的NA為lxl016/cm3的情況下，實現 了 26mQcm2的低電阻化。
(實施方式2)
在實施方式l中，說明了在形成具有第一區域2a、第二區域2b 的漂移層2之後，形成具有第三區域3a、第四區域3b的基區3的情 況。但是，也可以採用圖20所示那樣的步驟。
即，最初，在高雜質濃度(例如為lxlO"/cir^左右且為n型的雜
質濃度)且將該高濃度的雜質濃度保持為大致恆定的狀態下，在半導 體襯底l上生長作為漂移層2的一部分的第二區域2b (第l次生長，
圖20的實線)。
接下來，對該第二區域2b實施離子注入處理(第1次注入，圖 20的靠右側的單點斜線)。該離子注入例如從第二區域2b的表面起 一直到0.5nm左右的深度進行。另外，雜質離子為p型，其濃度例如 為lxlO"/cn^左右且大致恆定。由此，在該第二區域2b的表面內， 形成作為基區3的一部分的第四區域3b。
通過到該第1次生長以及第1次注入為止的工序，形成具有期望 耐壓的元件的結構。
接下來，在經過了上述工序的第二區域2b上，生長低雜質濃度 (例如為2xl0"/ci^左右且為n型的雜質濃度)且作為漂移層2的一 部分的第一區域2a (第2次生長，圖20的虛線)。
之後，對該第一區域2a以及第二區域2b實施離子注入處理(第2次注入，圖20的靠左側的單點斜線)。該離子注入例如從第一區域 2a的表面起直到0.6fim左右的深度進行。另外，雜質離子為p型， 其濃度例如為2xl015/cm3左右且大致恆定。由此，在該第一區域2a 的表面內，形成作為基區3的一部分的第三區域3a。
通過到該第2次生長以及第2次注入為止的工序，形成具有低開 啟損失的元件的結構。
另外，圖20為一個例子，形成的各區域2a、 2b、 3a、 3b的雜質 濃度以及厚度(深度)與實施方式1的範圍相同。
另外，在第一區域2a的生長工序中，還可以隨著生長進行而降 低雜質濃度。即，第一區域2a也可以具有從其底部起越靠近表面雜 質濃度越低的濃度分布。由此，可以進一步減少形成溝道的第二區域 2a的最表面的雜質濃度。
如上所述，在本實施方式的製造方法中，將生長工序/注入工序 設為一組，並將該一組的工序分成2次來實施，從而可以使用獨立的 生長爐來實施各組的工序。
因此，例如，可以在]\2摻雜用的反應爐內實施第1次生長工序， 在不進行N2摻雜的反應爐內實施第2次生長工序。在這樣的情況下， 在第2次生長工序中，不會受到殘存N2(在1個反應爐內實施2次生 長工序時，在第2次生長時，殘存在反應爐內的Nz)的影響。即，可 以更高精度地形成第一區域2a。
另外，在本實施方式的製造方法中，如圖20所示，通過框狀分 布曲線的2次離子注入(即，在各離子注入工序中，離子注入量大致 恆定，如圖20所示，在各離子注入工序中，雜質濃度關於深度幾乎 不變化)，形成具有第四區域3b和第三區域3a的基區3。
因此，在第l次離子注入處理中，具有可以抑制擊穿的雜質濃度 和深度(厚度)的第四區域3b的分布曲線設計變得容易。另外，在 第2次離子注入處理中，具有可以降低元件的導通損失的雜質濃度和 深度(厚度)的第三區域3a的分布曲線設計變得容易。
另外，如上所述，通過交替地實施生長工序和注入工序，在離子注入工序中，不會受到上次的離子注入工序的影響。因此，即使在表
面附近的離子注入工序(基區3的表面附近的離子注入工序)中，也 不會受到上次為止的離子注入工序的影響。由此，可以實現基區3的 表面附近的第二導電類型的雜質濃度的低濃度化(例如，可以將雜質 濃度降低至5xl013/cm3左右)。
另外，形成基區3後的MOSFET形成工序是與實施方式l相同 的工序。另外，通過本實施方式製作的MOSFET的結構與圖1、 2所 示的結構相同。
另外，在上述各實施方式中，將第一導電類型設為n型並將第二 導電類型設為p型來進行了說明。但是，即使將第一導電類型設為p 型並將第二導電類型設為n型，當然也可以應用本發明的半導體器件。 另外，當將第一導電類型設為n型時，實現n溝道MOSFET，當將 第一導電類型設為p型時，實現p溝道MOSFET。
另外，半導體襯底1的第一主面的面方向可以是(0001 )面，也 可以是(000-1 )面，也可以是(11-20)面。另外，漂移層2按照 半導體襯底1的面方向來生長。因此，漂移層2的表面的面方向與半 導體襯底1的第一主面的面方向相同。
此處，當作為半導體襯底1的第一主面的面方向使用(OOO-l) 面或(11-20)面時，與採用(0001 )面的情況相比，溝道遷移率變 大。
另外，可知在具有第二導電類型的基區3間的漂移層2的區域(該 區域存在於具有第一導電類型的漂移層2的表面附近)中，當該區域 的第一導電類型的雜質濃度低時，JFET阻抗成分增加。因此，例如， 在圖6的結構完成後，對該基區3間的區域實施第一導電類型的雜質 離子的注入處理。通過該離子注入處理，可以對該基區3間的區域的 第一導電類型的雜質濃度進行控制，從而抑制JFET阻抗的增大。
儘管對本發明進行了詳細的說明，但上述的說明為在所有的方面 中例示出的一個例子，該發明不限於此。可以解釋為未例示的無數變 形例沒有脫離該發明的範圍。
權利要求
1.一種MOSFET，其特徵在於，具有漂移層(2)，形成在襯底(1)的主面上並具有第一導電類型且由碳化矽構成；基區(3)，形成在上述漂移層的表面內並具有第二導電類型；以及源區(4)，形成在上述基區的表面內並具有第一導電類型，上述漂移層具有第一區域(2a)，是從表面到第一預定深度的區域；以及第二區域(2b)，形成為比上述第一預定深度深的區域，上述第一區域的雜質濃度低於上述第二區域的雜質濃度。
2. 根據權利要求1所述的MOSFET，其特徵在於，上述第一區 域的雜質濃度大於等於5xlO力cmS且小於等於5xl016/cm3。
3. 根據權利要求1所述的MOSFET，其特徵在於，上述第二區 域的雜質濃度大於等於lxlO"/cn^且小於等於lxl017/cm3。
4. 根據權利要求1所述的MOSFET,其特徵在於，上述第一區 域的厚度小於等於lnm。
5. 根據權利要求1所述的MOSFET，其特徵在於，上述基區具 有第三區域(3a),是從表面到第二預定深度的區域；以及第四區 域(3b),形成為比上述第二預定深度深的區域，上述第三區域的雜質濃度低於上述第四區域的雜質濃度。
6. 根據權利要求5所述的MOSFET,其特徵在於，上述漂移層 的上述第一區域的深度比上述基區的上述第三區域的深度深。
7. 根據權利要求5所述的MOSFET，其特徵在於，上述第三區 域的雜質濃度大於等於5xl0"/cn^且小於等於lxl017/cm3。
8. 根據權利要求5所述的MOSFET,其特徵在於，上述第四區 域的雜質濃度大於等於lxl017/cm3。
9. 根據權利要求5所述的MOSFET，其特徵在於，上述第三區 域的厚度小於等於0.2fmi。
10. 根據權利要求5所述的MOSFET,其特徵在於，上述第三 區域的厚度為不會引起上述基區因從上述基區和上述漂移層的pn結 延伸的耗盡層而產生擊穿的厚度。
11. 根據權利要求1所述的MOSFET，其特徵在於，上述漂移 層的表面的面方向為(11-20)面。
12. 根據權利要求1所述的MOSFET，其特徵在於，上述漂移 層的表面的面方向為(000- 1)面。
13. —種MOSFET的製造方法，其特徵在於，具有如下步驟(A) 在半導體襯底(1)上，以第一導電類型生長雜質濃度比較 高的漂移層(2b)的步驟；(B) 對上述雜質濃度比較高的漂移層，以比較高的濃度注入作 為第二導電類型的雜質離子，形成雜質濃度比較高的基區(3b)的步(C) 在上述雜質濃度比較高的漂移層上，以第一導電類型生長 雜質濃度比較低的漂移層(2a)的步驟；以及(D) 對上述雜質濃度比較低的漂移層，以比較低的濃度注入作 為第二導電類型的雜質離子，形成雜質濃度比較低的基區(3a)的步上述工序(A)和上迷工序(C)在單獨的反應爐內進行。
14. 根據權利要求13所述的MOSFET的製造方法，其特徵在 於，在上述步驟(B)以及上述步驟(D)的各相應步驟中，離子注入 量分別大致恆定。
全文摘要
本發明提供一種MOSFET以及MOSFET的製造方法，實現高耐壓以及低導通損失(高溝道遷移率以及低柵極閾值電壓)並且容易地實現正常截止化。此處，本發明的由碳化矽構成的MOSFET所具備的漂移層(2)具有第一區域(2a)和第二區域(2b)。第一區域(2a)為從表面到第一預定深度的區域。第二區域(2b)為形成在比第一預定深度深的區域的區域。另外，第一區域(2a)的雜質濃度低於第二區域(2b)的雜質濃度。
文檔編號H01L29/78GK101310388SQ200680038948
公開日2008年11月19日 申請日期2006年10月6日 優先權日2005年10月19日
發明者三浦成久, 今泉昌之, 大塚健一, 藤平景子 申請人:三菱電機株式會社