非揮發性內存控制電路及其控制方法
2023-04-26 18:13:41 3
專利名稱：非揮發性內存控制電路及其控制方法
技術領域：
本發明是有關諸如快擦寫式內存的非揮發性內存，特別是有關非揮發性內存控制電路及其控制方法。
非揮發性內存(non-volatile memory)因具可編程(programmable)及斷電後仍能保持內儲資料等特性，已廣泛被應用在消費性電子產品中。
圖1所示即為揭示於美國專利第5,72,054號案公知一分離柵極式非揮發性存儲單元10的剖面圖。而非揮發性存儲單元10是形成於一半導體基板12上，例如，半導體基板12可以是一P型矽基板。
圖1中，一源極14和一漏極16是形成於半導體基板12內，而源極14和漏極16間界定出一信道區18。一第一絕緣層20設置覆於源極14、漏極16間、以及信道區18上，此第一絕緣層20譬如可以是以熱氧化法形成氧化矽物所構成。一浮置柵22設置於第一絕緣層20上，位於部份信道區18和部份源極14上方，通常浮置柵22是由多晶矽物所構成。一第二絕緣層24是以一頂牆部24A覆於浮置柵22上、以及一側牆24B緊鄰浮置柵22遠離源極14側邊，例如，若浮置柵22為多晶矽物，則此第二絕緣層24可以是直接氧化浮置柵22而得氧化矽物。一控制柵26以一部份26A設置於第二絕緣層24上、以另一部份26B覆於第一絕緣層20上並緊鄰第二絕緣層24側牆部24B，再如圖1所示，控制柵26部份26B是位於部份信道區18和部份漏極16上方，通常控制柵26是由多晶矽物所構成。
接著，將描述公知非揮發性存儲單元10的操作。
若欲對公知非揮發性存儲單元10進行數據抹除(erase)時，是將接地電位施加至漏極16和源極14處，而將約為15V的一正電壓施加於控制柵26處。於是，則位於浮置柵22內的電子因Fowler-Nordheim隧道效應經第二絕緣層24及於控制柵26，使得浮置柵22呈現正電位狀態。
當欲對公知非揮發性存儲單元10進行數據編程(program)時，則將接地電位施加至漏極16，將約為由控制柵26所界定的MOS電晶體架構門限電壓(threshold voltage)值的一正電壓(約為1V)施加至控制柵26，並以約為13V的一正電壓施加至源極14。因此，所產生的電子經由呈弱反相(weakly-inverted)信道區18自漏極16向源極14流動，當電子及於側牆部24B時，會有約與源極14處電壓相同急劇變化的一電位降，此時，某些電子會被加速成熱載流子(hot carrier)，而具有足夠的能量穿透第一絕緣層20，而注入至浮置柵22內，使得浮置柵22呈現負電位狀態。
當欲對公知非揮發性存儲單元10進行讀取操作時，是將一接地電位及於源極14，以約為5V的讀取電壓分別及於汲漏極16和控制閘26。此時，若浮置柵22為正電位狀態，浮置柵22與控制閘26部份26B下方全部信道區18均會導通，故於汲漏極16和源極14間導通電流，而可定義為邏輯「1」準位。若浮置柵22為負電位狀態，浮置柵22下方的信道區18為關斷，故漏極16與源極14間無電流產生，而可定義為邏輯「0」準位。
然而，公知非揮發性內存經過多次邏輯「0」準位至邏輯「1」準位的抹除操作、以及由邏輯「1」準位至邏輯「0」準位的編程操作後，會在絕緣層24處內建一電位差，此電位差與因隧道效應電子流流經絕緣層24的時間對數成正比。因此，經過多次抹除和編程操作後，浮置柵22內儲的電荷量會逐漸減少，劣化邏輯「1」準位時流經於漏極16和源極14間的電流，甚者，將無法明確分辨出邏輯「1」準位或邏輯「0」準位。
在不改變存儲單元工藝的前提下，為能提升抹除操作的效率，最好的方法便是增加抹除電壓值。然而，此抹除電壓最大值又受限於接面崩潰效應，故無法大幅提高抹除電壓。
本發明的目的，在於提供一種非揮發性內存控制電路及其控制方法，在不改變存儲單元工藝的前提下，提升抹除操作的效率。
為達到上述目的，本發明可藉由提供一種非揮發性內存控制電路來完成。此非揮發性內存控制電路適用於具有一源極、一漏極、一控制閘、以及一基體極的一非揮發性存儲單元，包括一電壓源、一第一電荷泵電路、一字符線開關、一第二電荷泵電路、一源極開關、一第三電荷泵電路、以及一基體極開關。第一、第二、第三電荷泵電路是連接該電壓源，分別產生一第一正電壓、一第二正電壓、以及一第一負電壓。字符線開關是選擇電壓源或第一正電壓中及於控制閘，源極開關是選擇接地電位或第二正電壓及於源極，基體極開關則選擇接地電位或第一負電壓及於基體極。
當於一抹除操作下，提供第一正電壓至控制閘，而提供第一負電壓至基體極。因此，縱然非揮發性存儲單元業經多次抹除編程，則當進行抹除操作時，由於基體極加施一負電壓，增加基體極與控制柵間的電位差，藉以增加儲存於浮置柵內電荷量。
為讓本發明的上述和其它目的、特徵、和優點能更明顯易懂，下文特舉一較佳實施例，並配合所附圖式，作詳細說明如下圖1是顯示公知一分離柵極式非揮發性存儲單元的剖面圖；圖2是顯示根據本發明非揮發性內存控制電路一較佳實施例的電路圖；圖3A和圖3B是顯示根據本發明非揮發性存儲單元與周邊電路隔離架構圖標。
10～非揮發性內存；12～半導體基板；14～源極；16～漏極；18～信道區；20～第一絕緣層；22～浮置柵；24～第二絕緣層；26～控制柵；30～15V電荷泵電路；31～電壓源；32～分壓電路；33～字符線開關；34～13V電荷泵電路；35～源極開關；36～-4V電荷泵電路；以及，37～基體極開關。
根據本發明的非揮發性內存控制電路及其控制方法，縱然非揮發性存儲單元業經多次抹除編程，則當進行抹除操作時，於基體極加施一負電壓，加大基板與控制閘間的電位差，藉以增加儲存於浮置柵內電荷量。
請參照圖2，所示為根據本發明非揮發性內存控制電路一較佳實施例的電路圖。圖2中，包括一15V電荷泵電路30、一電壓源31、一分壓電路32、一字符線開關33、一13V電荷泵電路34、一源極開關35、一-4V電荷泵電路36、以及一基體極開關37。通常電壓源31提供一約為5V的直流電壓源，而電荷泵電路30、34、36是由能量儲存組件建構而得，分別將電壓源31所提供的5V電壓升壓至所需的15V、13V、以及-4V等等，而分壓電路32是將電壓源31所提供的5V電壓降為約等於由控制閘26所界定的MOS電晶體架構的臨限電壓值。
字符線開關33是對15V電荷泵電路30、電壓源31、以及分壓電路32輸出端的一者做選擇後，及於控制閘26。源極開關35則對13V電荷泵電路34和接地電位中的一者做選擇後，及於源極14。而基體極開關37是對-4V電荷泵電路36和接地電位中一者做選擇後，及於基板12。
接著，將描述本發明控制電路的操作，並以圖1所示的非揮發性存儲單元10為例。
根據本發明，若欲對非揮發性存儲單元10進行數據抹除(erase)時，漏極16和源極14處是成高阻抗(high impedance)狀態，而由字符線開關33切換將15V電荷泵電路30輸出的15V正電壓施加於控制閘26，同時，基體極開關37切換將-4V電荷泵電路36輸出的-4V負電壓施加於基板12。於是，則位於浮置柵22內的電子因Fowler-Nordheim隧道效應經第二絕緣層24及於控制閘26，使得浮置柵22呈現正電位狀態。
當欲對公知非揮發性存儲單元10進行數據編程(program)時，則將接地電位施加至漏極16，由字符線開關33切換將分壓電路30輸出的約1V正電壓施加於控制閘26，同時，以源極開關35切換將13V電荷泵電路34輸出的13V電壓施加至源極14，而基體極開關37切換將接地電位及於基板12。因此，所產生的電子經由呈弱反轉(weakly-inverted)信道區18自漏極16向源極14流動，當電子及於浮置柵22下方時，會有約與源極14處電壓相同急劇變化的一電位降，此時，某些電子會被加速成熱載流子(hot carrier)，而具有足夠的能量穿透第一絕緣層20，而注入至浮置柵22內，使得浮置柵22呈現負電位狀態。
當欲對公知非揮發性存儲單元10進行讀取操作時，是經源極開關35切換將接地電位及於源極14，而基體極開關37切換將接地電位及於基板12，由字符線開關33切換將電壓源31輸出的5V電壓施加於控制閘26，並以約為5V的讀取電壓及於漏極16。此時，若浮置柵22為正電位狀態，全部信道區18均會導通，故於漏極16和源極14間導通電流，而可定義為邏輯」1」準位。若浮置柵22為負電位狀態，浮置柵22下方的信道區18為關斷，故漏極16與源極14間無電流產生，而可定義為邏輯」0」準位。
根據本發明的非揮發性內存控制電路，在抹除操作時將基體極連接至一負電壓，為避免影響其它周邊電路的正常操作，可如圖3A所示，在一N型半導體基板40形成若干P型井區42、44、46，將非揮發性存儲單元10和其它周邊電路分設於不同井區內，譬如將非揮發性存儲單元10設於井區42內，而周邊電路設於井區44和46內。此外，也可以如圖3B所示，在一N型半導體基板50內形成N型井區52，再形成P型井區54於N型井區52，以此N型井區52隔離非揮發性存儲單元10和其它周邊電路。
綜合上述，根據本發明的非揮發性內存控制電路及其控制方法，縱然非揮發性存儲單元業經多次抹除編程，則當進行抹除操作時，於基體極加施一負電壓，加大基板與控制柵間的電位差，藉以增加儲存於浮置柵內電荷量，提升抹除操作的效率。
雖然本發明已以較佳實施例揭示如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明的精神和範圍內，可作更改與潤飾，因此本發明的保護範圍應以權利要求為準。
權利要求
1.一種非揮發性內存控制電路，適用於具有一源極、一漏極、一控制柵、以及一基體極的一非揮發性存儲單元；該非揮發性內存控制電路包括一電壓源；一第一電荷泵電路，連接該電壓源升壓產生一第一正電壓；一字符線開關，選擇該電壓源和該第一正電壓中的一者及於該控制柵；一第二電荷泵電路，連接該電壓源升壓產生一第二正電壓；一源極開關，選擇一接地電位和該第二正電壓中的一者及於該源極；一第三電荷泵電路，連接該電壓源產生一第一負電壓；以及一基體極開關，選擇該接地電位和該第一負電壓中的一者及於該基體極。
2.如權利要求1所述的非揮發性內存控制電路，尚包括一分壓電路，連接該電壓源經分壓產生該控制柵所建構的MOS電晶體架構的一門限電壓值。
3.如權利要求1所述的非揮發性內存控制電路，其中，該非揮發性存儲單元是設置於一N型半導體基板內的一P型井區內。
4.如權利要求1所述的非揮發性內存控制電路，其中，該非揮發性存儲單元是設置於一N型井區內的一P型井區內，而該N型井區是形成於一P型半導體基板內。
5.一種非揮發性內存控制方法，適用於具有一源極、一漏極、一控制柵、以及一基體極的一非揮發性存儲單元；該非揮發性內存控制方法，是於一抹除操作下，提供一正電壓至該控制柵，而提供一負電壓至該基體極。
6.如權利要求5所述的非揮發性內存控制方法，其中，當於該抹除操作下，該漏極和源極是呈高阻抗狀態。
全文摘要
一種非揮發性內存控制電路。此電路適用於具有源極、漏極、控制柵、以及基體極的非揮發性存儲單元,包括:電壓源、第一電荷泵電路、字符線開關、第二電荷泵電路、源極開關、第三電荷泵電路、以及基體極開關。第一、第二、第三電荷泵電路是連接該電壓源,分別產生第一正電壓、第二正電壓、以及第一負電壓。字符線開關是選擇電壓源或第一正電壓中及於控制閘,源極開關是選擇接地電位或第二正電壓及於源極,基體極開關則選擇接地電位或第一負電壓及於基體極。當於抹除操作下,提供第一正電壓正電壓至控制柵,而提供第一負電壓至基體極。
文檔編號H01L21/8247GK1378289SQ0110954
公開日2002年11月6日 申請日期2001年3月30日 優先權日2001年3月30日
發明者陳偉梵, 俞大立 申請人:華邦電子股份有限公司