底片、底片設計方法及使用該底片製作的電路基板的製作方法

2023-05-10 07:46:11

專利名稱：底片、底片設計方法及使用該底片製作的電路基板的製作方法
技術領域：
本發明涉及電路板技術領域，尤其涉及一種設計用於曝光顯影工藝的底片、該底 片的設計方法及使用該底片製作的電路基板。
背景技術：
按導電線路層數分，電路板包括單面電路板、雙面電路板和多層電路板。雙面電 路板和多層電路板的製作多涉及電鍍工藝。以雙面硬板為例，其電鍍包括將形成有導通孔 和導電線路的電路基板置於電鍍槽中電鍍，直至導通孔孔壁銅層和導電線路厚度達到客戶 指定厚度。以手機雙面電路板為例，其製作通常包括鑽通孔、於覆銅基材表面塗覆光致抗 蝕劑、於光致抗蝕劑表面鋪設底片、曝光、顯影、電鍍、移除光致抗蝕劑和形成導電線路等工 序。具體而言，所述覆銅基材尺寸較大，可一次性製作多張電路板。所述底片經過預先排版 設計，設有多個設計區。每個設計區對應於一張待制電路板圖形，其包括透光區和遮光區。 該遮光區的形狀及圖案與待制每張電路板導通孔和按鍵(PAD)的形狀及圖案相同。以負光 致抗蝕劑為例，待曝光顯影后，該光致抗蝕劑與該透光區相對應的部分發生聚合反應，不會 被顯影液溶解，而光致抗蝕劑與遮光區相對應的部分被顯影液溶解，暴露出用於製作按鍵 的銅箔。經電鍍後，該暴露出的銅箔表面和通孔孔壁形成電鍍銅層，該電鍍銅層與銅箔的厚 度之和達到指定厚度。然後，在該電鍍銅層表面鋪設光致抗蝕劑層完全遮蓋該電鍍銅層。再 後，除去該部分發生聚合反應的光致抗蝕劑，暴露出與之對應的銅箔，再採用曝光、顯影及 蝕刻工藝製作導電線路，即獲得手機電路基板。電路板的電鍍裝置一般包括用於懸掛電路基板的掛架，與電源正極相連通的陰極 裝置、與電源負極相連通的陽極裝置及用於盛裝電鍍液的電鍍槽。通常，陰極裝置靠近掛架 設置，陽極裝置為陽極金屬，其設於電鍍槽側壁。所述陽極金屬浸沒於電鍍液中，用於生成 陽極金屬離子，並補充電鍍液中的陽極金屬離子含量，從而維持電鍍液中的陽極金屬離子 濃度一直處於規定值。待以該整張覆銅基材為原料製作出多張電路板後，按各電路板的邊 緣衝裁成型，即可獲得多張電路板個體。然而，由於底片排版基於儘可能節約原料原則，若待制電路板形狀不規整，則多個 電路板圖形可能非直線陣列式地分布於同一底片上。假設將該底片等分為多個設計區，則 不同區域內遮光區的面積可能不一樣，造成後續製得的電路基板中不同區域內的待鍍面 積，如手機電路基板所有導通孔孔壁和所有按鍵的總面積或雙面硬板導電線路與所有導通 孔孔壁的總面積，可能不一樣，在電鍍過程中，不同設計區內所對應的電流密度將不一致， 進而導致電路基板中待鍍面積大的區域的鍍層與待鍍面積較小的區域的鍍層厚度相差較 大，嚴重影響電路板品質。因此，有必要提供一種可提高鍍層厚度均勻性的底片、該底片的設計方法及使用 該底片製作的電路基板。

發明內容
以下以實施例為例說明一種底片、該底片的設計方法及使用該底片製作的電路基板。該底片用於製作電路板，其包括第一底片，該第一底片包括設有多個該電路板圖 形的第一排版區，該第一排版區由第一遮光區、第一透光區和第一廢料區組成，該第一遮光 區與該電路板第一表面的待電鍍區的形狀及尺寸一致，該第一廢料區內設有與該第一遮光 區隔開的第一遮光補償區，該第一廢料區除第一遮光補償區外的其餘部分透光，若將該第 一排版區等分為多個第一設計區，任意一第一設計區包含的第一遮光區與第一遮光補償區 的總面積與另一第一設計區包括的第一遮光區與第一遮光補償區的總面積相等。該底片設計方法包括設計第一底片，該第一底片的設計包括於第一底片設計圖 的第一排版區內排版多個待制電路板圖形，根據該待制電路板的第一待電鍍區圖樣，於所 有待制電路板圖形中設計與該第一待電鍍區形狀及尺寸相同的第一遮光區；將該第一排版 區等分成多個虛擬區域，每個區域由第一產品區和第一廢料區組成，各第一產品區均含有 部分第一遮光區；計算每個第一產品區內含有的第一遮光區的面積；根據各第一設計區內 第一遮光區的面積，於各第一廢料區內劃分出與該第一遮光區隔開的第一遮光補償區，且 使任意任意一設計區包含的第一遮光區與第一遮光補償區的總面積與另一設計區包括的 第一遮光區與第一遮光補償區的總面積相等；將第一排版區中除所有第一遮光補償區及第 一遮光區外的其餘區域設為第一透光區。該電路基板包括絕緣基材和位於該絕緣基材第一表面的第一產品形成區和第一 邊料區，其特徵是，該第一產品形成區包括多個第一電路板區和多個第一鍍層補償區，各第 一電路板區包括第一電鍍區，各第一鍍層補償區與各第一電鍍區隔開，若將該第一產品形 成區等分為多個第一設計區，則任意一第一設計區包含的第一電鍍區與與之對應的第一鍍 層補償區的面積之和與另一區域包括的第一遮光區與第一遮光補償區的總面積相等。相較於現有技術，該底片的廢料區內設有遮光補償區，且各設計區之間遮光區與 遮光補償區的面積之和相等。當採用該底片製作電路板時，各設計區中暴露於電鍍液中的 銅箔面積相等，電流密度於該銅箔處均勻分布，從而提高鍍層厚度的均勻性。


圖1是本技術方案第一實施例提供的第一底片的示意圖。圖2是技術方案第二實施例提供的第二底片的示意圖。圖3是製作本技術方案一實施例提供的電路基板所採用的覆銅基材的示意圖。圖4是於圖3所示覆銅基材鑽有導通孔後的示意圖。圖5是於圖4所示覆銅基材塗覆光致抗蝕劑層後的示意圖。圖6是採用圖1、圖2所示第一底片和第二底片對圖5所示光致抗蝕劑層曝光後的 示意圖。圖7是電鍍暴露出的銅箔，形成鍍層後的示意圖。圖8是除去剩餘光致抗蝕劑層後製得的電路基板的示意圖。圖9是圖8所示電路基板第一表面的俯視圖。圖10是圖8所示電路基板第二表面的俯視圖。主要元件符號說明
權利要求
1.一種底片，用於製作具有第一表面和第二表面的電路板，其包括第一底片，該第一底片包括設有多個該電路板圖形的第一排版區，該第一排版區由第 一遮光區、第一透光區和第一廢料區組成，該第一遮光區與該電路板第一表面的待電鍍區 的形狀及尺寸一致，該第一廢料區內設有與該第一遮光區隔開的第一遮光補償區，該第一 廢料區除第一遮光補償區外的其餘部分透光，若將該第一排版區等分為多個第一設計區， 任意一第一設計區內的第一遮光區與第一遮光補償區的總面積與另一第一設計區內的第 一遮光區與第一遮光補償區的總面積相等。
2.如權利要求1所述的底片，其特徵是，該底片進一步包括第二底片，該第二底片包括 與該第一排版區對應的第二排版區，該第二排版區由第二遮光區、第二透光區和第二廢料 區組成，該第二遮光區與待制電路板第二表面的第二待電鍍區形狀及尺寸一致，其面積小 於該第一遮光區的面積，該第二廢料區內設有與第二遮光區隔開的第二遮光補償區，其除 第二遮光補償區外的其餘部分透光，該第二遮光區與第二遮光補償區的面積之和等於該第 一遮光區與第一遮光補償區的面積之和，若將該第二排版區等分為多個第二設計區，任意 一第二設計區內的第二遮光區與第二遮光補償區的總面積與另一第二設計區內的第二遮 光區與第二遮光補償區的總面積相等。
3.如權利要求1所述的底片，其特徵是，該底片進一步包括第二底片，該第二底片包括 與該第一排版區對應的第二排版區，該第二排版區由第二遮光區、第二透光區和第二廢料 區組成，第二遮光區具有與待制電路板第二表面的第二待電鍍區相同的形狀及尺寸，該第 一遮光區與第一遮光補償區的面積之和等於該第二遮光區的面積，若將該第二排版區等分 為多個第二設計區，任意一第二設計區內的第二遮光區面積相等與另一第二設計區內的第 二遮光區面積相等。
4.如權利要求1所述的底片，其特徵是，該第一遮光區與該第一遮光補償區的間距大 於或等於1毫米。
5.如權利要求2或3所述的底片，其特徵是，該第一遮光區與該第一遮光補償區的間 距，該第二遮光區與該第二遮光補償區的間距均大於或等於1毫米。
6.一種底片設計方法，其包括設計第一底片，該第一底片的設計包括步驟1 於第一底片設計圖的第一排版區內排版多個待制電路板圖形，根據該待制電 路板的第一待電鍍區圖樣，於所有待制電路板圖形中設計與該第一待電鍍區形狀及尺寸相 同的第一遮光區；步驟2 將該第一排版區等分成多個第一設計區，每個第一設計區包括第一產品區和 第一廢料區，各第一產品區均含有部分第一遮光區；步驟3 計算每個第一產品區內含有的第一遮光區的面積；和步驟4:根據各第一設計區內第一遮光區的面積，於各第一廢料區內劃分出與該第一 遮光區隔開的第一遮光補償區，且使任意一第一設計區包含的第一遮光區與第一遮光補償 區的總面積與另一第一設計區包括的第二遮光區與第二遮光補償區的總面積相等；步驟5 將第一排版區中除所有第一遮光補償區及第一遮光區外的其餘區域設為第一 透光區。
7.如權利要求6所述的底片設計方法，其特徵是，該方法進一步包括設計第二底片，該 第二底片的設計包括步驟6 於第二底片設計圖的第二排版區內排版該待制電路板圖形，根據該待制電路 板第二待電鍍區圖樣，於該待制電路板圖形內設計與該第二待電鍍區形狀及尺寸相同的第 二遮光區，該第二遮光區的面積小於第一遮光區的面積；步驟7:將該第二排版區等分成該多個第二設計區，每個第二設計區包括第二產品區 和第二廢料區，各第二產品區內均含有部分第二遮光區；步驟8 計算每個第二產品區內含有的第二遮光區的面積；和步驟9 根據各第二設計區內第二遮光區的面積，於各第二廢料區內劃分出與該第二 遮光區隔開的第二遮光補償區，使任意一第二設計區包含的第二遮光補償區與第二遮光區 的總面積與另一第二設計區包括的第二遮光區與第二遮光補償區的總面積相等；步驟10 將第二排版區中除所有第二遮光補償區和第二遮光區外的其餘區域設為透 光區。
8.如權利要求6所述的底片設計方法，其特徵是，該方法進一步包括設計第二底片，該 第二底片的設計包括步驟11 於第二底片設計圖的第二排版區內排版該待制電路板圖形，根據該待制電路 板第二待電鍍區圖樣，於該待制電路板圖形內設計與該第二待電鍍區形狀及尺寸相同的第 二遮光區；該第二遮光區的面積等於該第一遮光區與第一遮光補償區的面積之和；步驟12 將該第二排版區等分成該多個第二設計區，每個第二設計區僅包括第二產品 區，各第二產品區內含有相同面積的第二遮光區；和步驟13 將第二排版區中除第二遮光區外的其餘區域設為透光區。
9.如權利要求6所述的底片設計方法，其特徵是，該第一遮光區與該第一遮光補償區 間距大於或等於1毫米。
10.如權利要求7或8所述的底片設計方法，其特徵是，該第一遮光區與第一遮光補償 區的間距，該第二遮光區與該第二遮光補償區的間距均大於或等於1毫米。
11.一種電路基板，其包括絕緣基材，和位於該絕緣基材第一表面的第一產品形成區和 第一邊料區，其特徵是，該第一產品形成區包括多個第一電路板區和多個第一鍍層補償區， 各第一電路板區包括第一電鍍區，各第一鍍層補償區與各第一電鍍區隔開，若將該第一產 品形成區等分為多個第一設計區，則任意一第一設計區包含的第一電鍍區與第一鍍層補償 區的總面積與另一第一設計區包含的第一電鍍區與第一鍍層補償區的總面積相等。
12.如權利要求11所述的電路基板，其特徵是，該電路基板還具有位於該絕緣基材第 二表面且與第一產品形成區相對的第二產品形成區，及與第一邊料區相對的第二邊料區， 該第二產品形成區包括多個第二電路板區和多個第二鍍層補償區，各第二電路板區內有第 二待電鍍區，各第二鍍層補償區與各第二待電鍍區隔開，所有第二待電鍍區的總面積小於 所有第一待電鍍區的總面積，所有第二待電鍍區與所有第二鍍層補償區的面積之和等於所 有第一待電鍍區與所有第一鍍層補償區的面積之和，若將該第二產品形成區等分為多個第 二設計區，則任意一第二設計區包含的第二電鍍區與第二鍍層補償區的總面積與另一第二 設計區包含的第二電鍍區與第二鍍層補償區的總面積相等。
13.如權利要求11所述的電路基板，其特徵是，該電路基板還具有位於該絕緣基材第 二表面且與第一產品形成區相對的第二產品形成區，及與第一邊料區相對的第二邊料區， 該第二產品形成區僅包括多個第二電路板區，各第二電路板區內有第二電鍍區，所有第二電鍍區面積之和等於所有第一電鍍區與第一鍍層補償區的面積之和，若將該第二產品區劃 分成多個等大的第二設計區，各第二設計區內第二電鍍區面積相等。
14.如權利要求11所述的電路基板，其特徵是，該第一鍍層補償區與該第一待電鍍區 的間距大於或等於1毫米。
15.如權利要求12或13所述的電路基板，其特徵是，該第一鍍層補償區與該第一待電 鍍區的間距大於或等於1毫米，該第二鍍層補償區與該第二待電鍍區的間距大於或等於1 毫米。
全文摘要
本發明涉及一種底片、該底片的設計方法及使用該底片製作的電路基板。該底片包括第一底片，該第一底片包括設有多個該電路板圖形的第一排版區，該第一排版區由第一遮光區、第一透光區和第一廢料區組成，該第一遮光區與電路板第一表面的待電鍍區的形狀及尺寸一致，該第一廢料區設有與該第一遮光區隔開的第一遮光補償區，該第一廢料區除第一遮光補償區外的其餘部分透光，若將該第一排版區等分為多個第一設計區，任意一第一設計區包含的第一遮光區與第一遮光補償區的總面積與另一第一設計區包括的第一遮光區與第一遮光補償區的總面積相等。該電路基板的鍍層厚度均勻性高。
文檔編號H05K1/02GK102109757SQ20091031254
公開日2011年6月29日 申請日期2009年12月29日 優先權日2009年12月29日
發明者楊虎 申請人:富葵精密組件(深圳)有限公司, 鴻勝科技股份有限公司