6″vdmos管用矽外延片的製造方法
2023-05-09 22:11:41
專利名稱：6″vdmos管用矽外延片的製造方法
技術領域：
本發明涉及矽外延片，具體而言，是6″VDMOS功率管用矽外延片的製造方法。
背景技術：
功率MOSFET是一種電壓控制型單極電晶體，它是通過柵極電壓來控制漏極電流的，因而它的一個顯著特點是驅動電路簡單、驅動功率小；僅由多數載流子導電，無少子存儲效應，高頻特性好，工作頻率高達100kHz以上，為所有電力電子器件中頻率之最，因而最適合應用於開關電源、高頻感應加熱等高頻場合；沒有二次擊穿問題，安全工作區廣，耐破壞性強。它採用超大規模集成電路的精細加工技術，用N/N+外延結構，因此對外延片的有特殊的要求和標準。
6″功率VDMOS管因一個單管包含有幾百到幾千個元胞，所以須用超大規模集成電路精細加工技術，故對外延片表面的顆粒要求極高；6″功率VDMOS外延片因其表面積是5″外延片的1.44倍，所以對表面電阻率的均勻性有較高的要求，對電阻率的縱向分布有較高的要求，對外延片的彎曲度、翹曲度、平整度和局部平整度有極高的要求；6″功率VDMOS管要實現大電流、高電壓的導通和關斷，所以要求外延材料有完整的晶格結構和較低的缺陷密度。目前國際上一般採用單片外延爐生長功率VDMOS管用外延片，並且用的襯底片品質也比國內的高一個檔次。我們目前使用國產襯底片，用進口的LPE-2601S型外延爐生長功率VDMOS管用6″外延片，其一些主要的技術參數都達到國際技術水平，且產品已經用於國內的幾條生產線和國外的幾家公司。
功率VDMOS管用外延片材料要求表面平區電阻率的均勻性≤6％，過渡區寬度小於1μm，而且所用襯底為重摻As(電阻率＜0.004Ωcm背封襯底)。眾所周知，在N+襯底上生長電阻率高而且均勻性好的外延層是極其困難的。理想的外延層與襯底的界面過渡區是陡峭的，然而在實際生長條件下，有二種重要因素影響到過度區的分布情況一是雜質原子由高濃度襯底向外延層的固態擴散，其最終的雜質分布為餘誤差函數分布；二是外延生長時的汽相自摻雜，汽相自摻雜由以下幾種因素(a)雜質從襯底背面和襯底邊緣的蒸發；(b)雜質從襯底正面的蒸發；(c)雜質從襯底正面向外延層擴散。所謂汽相自摻雜是在外延生長時，首先是HCL氣腐後產生的高濃度雜質，留在反應室內，雖經大流量氣體吹除，仍有部分雜質留在外延表面的滯留層內，在外延生長時作為摻雜雜質進入外延層裡，其次是襯底表面、邊緣、背面的雜質在高溫時逃逸到氣相中，致使襯底與外延層界面雜質濃度過高，造成邊緣區加寬，從而減少外延層的有效厚度。汽相自摻雜不僅對外延層表面經向電阻率分布的均勻性產生很大的影響，也使中心區和邊緣區大小的不一致，由於邊緣和背面雜質的自摻雜作用，使邊緣的電阻率低於中心的電阻率，對過渡區產生影響是，中心區的過渡區小和邊緣區的過渡區大。圖2給出了中心區(實線)和邊緣區(虛線)的電阻率和過渡區的對比曲線。其結果是外延片中心電阻率高，邊緣電阻率低，外延片過渡區中心小，邊緣大。製成器件時其擊穿電壓BVDS是中間大邊緣小，導通電阻Rdson也是中間大邊緣小，這不僅減小了外延片參數控制的範圍，且增加了參數的控制難度，也造成器件成品率的下降。
發明內容
針對過度區的大小直接影響功率VDMOS管的導通電阻，針對電阻率的均勻性直接影響功率VDMOS管的擊穿電壓，針對表面平整度直接影響功率VDMOS管的加工精度進行了本發明創造。本發明是依據自摻雜的產生機理及抑制方法和固體擴散的理論而發展起來的一種矽外延新型技術，並且對襯底片提出特殊要求。與常規的外延相比，其技術的特點是控制HCl的氣腐量並對襯底表面用純度外延層包封；採用較低的生長溫度和較低的生長速率，以減小外延片的彎曲度和翹曲度；其次是經過多次試驗，對襯底片的加工進行優化，如倒角的形狀、大小，背封去邊的多少等。
本發明的技術方案如下功率VDMOS管用襯底片的選用為保證導通壓降的要求，需用摻As片，電阻率≤0.005Ωcm；為保證STEP光刻機的要求和晶片圖形的完整性拋光片的局部平整度≤1.5(10×10mm)；為保證電阻率的均勻性和外延片邊緣的完美LTO SiO2背封層邊緣去邊寬度≤0.4mm；為保證背封效果LTOSiO2厚度為6000±600A。
功率VDMOS管用矽外延片的製造方法，其工藝技術在於選擇合適的氣腐流量和氣腐時間(氣腐溫度1130℃，氣腐的時間4分鐘和HCl流量10L/min)，減小氣腐雜質在外延反應器的濃度，以減小外延生長時的自摻雜。第一層外延生長在高濃度的襯底表面生長一層純度外延層，對襯底片表面和邊緣進行包封，控制其生長溫度、生長速率和外延時間，以使包封層達到理想效果，同時必須考慮低溫澱積以減少自摻雜雜質的蒸汽壓和固態擴散速率，且低溫澱積可改善外延片的平整度；選擇合適的外延條件氣腐溫度1130℃，氣腐流量20L/min；生長溫度1070～1110℃；生長速率0.5～0.9μm/min。保證外延片表面的平整度和局部平整度。第二層外延生長，生長溫度1110～1130℃，生長速率1～1.3μm/min；生長一層電阻率和厚度符合器件要求的外延層。上述矽外延片的製造方法，其中第一層外延生長時摻雜流量為0～5L/min；第二層外延生長時摻雜流量為15～25L/min。
本發明的功率VDMOS管用矽外延片的製造方法，其目的是在其後的器件高溫工藝中阻擋襯底的雜質向外延層擴散，最大限度的減小固-固擴散的影響，以減少過度區寬度，既保證器件的擊穿電壓的均勻性，又兼顧器件的導通電阻。同時生長純度薄層外延層後，可大大提高外延層表面電阻率的均勻性和減少過度區寬度，也可大大提高器件的電性能和成品率。本發明方法的採用生長的外延層雜質分布比常規的外延工藝有顯著改善，也可大大提高器件的電性能和成品率。
本發明的6″VDMOS管用矽外延片的製造方法與《5″功率MOS管用矽外延片的製造方法》(申請號200610039599.5)相比，首先襯底片的選用優為重要，選用的襯底片既要符合器件的要求，也要符合外延的要求；其次，選擇合適的氣腐流量和氣腐時間，減小氣腐雜質在外延反應器的濃度，以減小外延生長時的自摻雜；第三，採用較低的生長溫度和較低的生長速率，以減小外延片的彎曲度和翹曲度。
四
圖1本發明所用的裝置示意圖；圖2中心區(實線)和邊緣區(虛線)的電阻率和過渡區的對比曲線；圖3現有技術生長的外延層濃度分布；圖4採用本發明生長的外延層濃度分布。
五具體實施例方式
以下結合附圖對本發明的具體實施方式
進行詳細地說明本發明所用的設備是義大利生產的PE-2061S外延爐見圖1，基座是高純石墨表面經裂解處理並表面包封高純SiC，用高頻感應方式加熱，氫純化器用分子篩吸附，純度為99.99999％。圖中1為石英反應器；2為石墨基座；3為加熱線圈；4為矽襯底片；5為氣體分配系統；6為氣體流量控制系統。
反應器及襯底清洗石英鐘罩及石英支架在進行高阻外延前必須認真清洗，以清除吸附在石英反應器內壁和石英件的雜質原子和殘留物。
石墨基座處理在生長外延片前，基座都必須重新處理，以去除基座表面的高濃度雜質和澱積的多晶矽層。
外延氣相腐蝕氣相腐蝕的目的是去除襯底表面的自然氧化層和表面金屬沾汙及其他雜質沾汙，使外延層生長在一清潔的矽表面，以減少外延層中的缺陷。但是，在氣腐時矽表面層中的高濃度雜質會轉移到氣相中，嚴重影響到外延層的過渡區分布，也影響到器件的擊穿電壓和導通電阻。我們在氣腐時嚴格控制氣腐速率和氣腐時間，既保證了襯底表面的清潔，又使轉移到氣相中的雜質最少，以保證過渡區的理想分布。氣腐溫度1130℃，氣腐的時間4分鐘和HCl流量10L/min。
第一層外延生長溫度1070～1110℃，澱積速率為0.5～0.9μm/min。由於自摻雜與雜質揮發有關，而雜質的揮發量又與襯底面積成正比，為了抑制自摻雜，必須採用適當的生長溫度和生長速率，生長一薄的純度外延層，覆蓋在整個襯底片的表面和邊緣。減少外延生長時的自摻雜，也減小外延生長時的過渡區，使外延片表面的電阻率均勻性更好。第一層外延生長時摻雜流量為0～5L/min。
第二層外延生長溫度1110～1130℃，澱積速率為1～1.3μm/min。第一次外延結束後，經過大流量吹除，氣相吹除的時間和氣流量要能使反應室的雜質濃度降到最低，通入適量的摻雜源，按技術要求生長一層電阻率平坦的外延層，外延生長時摻雜流量為15～25L/min。外延層雜質濃度分布如圖4所示，其過渡區、平區濃度、表面濃度均好於現有技術，外延層表面經向電阻率分布的均勻性≤6％，中心區和邊緣區的過渡區大小差別也有所減小。本發明方法所採用多項外延工藝技術有效地控制了自摻雜，所得到的矽外延片完全符合器件的要求。圖3為現有技術生長的外延層濃度分布。
雖然本發明通過實施例進行了描述，但實施例並非用來限定本發明。本領域技術人員可在本發明的精神的範圍內，做出各種變形和改進，所附的權利要求應包括這些變形和改進。
權利要求
1.一種6″功率MOS管用矽外延片的製造方法，其特徵在於氣腐條件的選擇氣腐溫度1130℃，氣腐的時間4分鐘和HCl流量10L/min的確定；功率VDMOS管用襯底片的選用用摻As片，電阻率≤0.005Ωcm，拋光片的局部平整度≤1.5(10×10mm)，LTO SiO2背封層邊緣去邊寬度≤0.4mm，LTO SiO2厚度為6000±600A；第一層外延生長在高濃度的襯底表面生長一層純度外延層，對襯底片表面和邊緣進行包封，選擇合適的外延條件，控制其生長溫度、生長速率和外延時間，以使包封層達到理想效果，同時必須考慮低溫澱積以減少自摻雜雜質的蒸汽壓和固態擴散速率；第二層外延生長生長一層電阻率和厚度符合器件要求的外延層，採用較低的生長溫度和較低的生長速率，保證外延片表面的平整度和局部平整度。
2.根據權利要求1所述的矽外延片的製造方法，其特徵在於第一層外延生長時選擇合適的外延條件是氣腐溫度1130℃，氣腐流量20L/min；生長溫度1070～1110℃，澱積速率為0.5～0.9μm/min；第二層外延生長時生長溫度1110～1130℃，澱積速率為1～1.3μm/min。
3.根據權利要求1所述的矽外延片的製造方法，其特徵在於第一層外延生長時摻雜流量為0～5L/min；第二層外延生長時摻雜流量為15～25L/min。
全文摘要
本發明涉及一種功率VDMOS管用矽外延片的製造方法，首先襯底片的選用優為重要，選用的襯底片既要符合器件的要求，也要符合外延的要求。其技術工藝在於選擇合適的氣腐流量和氣腐時間，減小氣腐雜質在外延反應器的濃度，以減小外延生長時的自摻雜。第一層外延生長在高濃度的襯底表面用較低的溫度生長一層純度外延層，對襯底片表面和邊緣進行包封，控制其生長溫度、生長速率和外延時間，以使包封層達到理想效果，同時必須考慮低溫澱積以減少自摻雜雜質的蒸汽壓和固態擴散速率；選擇合適的外延條件，使外延片的形變最小。第二層外延生長用較低的溫度生長一層電阻率和厚度符合器件要求的外延層。
文檔編號H01L21/02GK101047122SQ20061016130
公開日2007年10月3日 申請日期2006年12月20日 優先權日2006年12月20日
發明者馬林寶 申請人:南京國盛電子有限公司