薄膜電晶體陣列面板及其製造方法

2023-05-10 07:13:06

專利名稱：薄膜電晶體陣列面板及其製造方法
技術領域：
本發明涉及一種薄膜電晶體陣列面板及其製造方法。
背景技術：
液晶顯示器(LCD)是目前最廣泛使用的平板顯示裝置之一，其由形成電場產生電極的兩個面板和置於其間的液晶層組成，向電極施加電壓，重新排列液晶層的液晶分子，以調整通過液晶層的光透射比。
目前，主要使用兩個面板分別具有電場產生電極的液晶顯示器。其中主流液晶顯示器，在一個面板上以矩陣形態排列多個像素電極，另外一個面板上以一個共同電極覆蓋整個面板。該液晶顯示板中的圖像顯示通過向各像素電極施加單獨電壓形成。為此，控制向像素電極施加的電壓的三端子薄膜電晶體與各像素電極連接，面板上設置傳輸控制該薄膜電晶體的信號的柵極線和傳輸要向像素電極施加的電壓的數據線。
這種液晶顯示器用面板具有沉積多個導電層和絕緣層的層上結構。柵極線和數據線及像素電極由彼此不同的導電層(下面稱為柵極導電層、數據導電層、及像素導電層)組成，並通過絕緣層分離，其一般從下至上依次排列。
具有這種層上結構的薄膜電晶體陣列面板通過經過多次的薄膜的成膜及光學蝕刻製造，經過多少次光學蝕刻步驟形成多個穩定的組件是決定製造成本的主要因素。

發明內容
本發明的目的在於，提供一種進行較少次光學蝕刻製造可以降低製造成本的薄膜電晶體陣列面板及其製造方法。
為了實現本發明目的，本發明中將鈍化層或像素電極作為掩模蝕刻導電層完成具有源極的數據線和漏極，在露出的半導體層上部形成黑陣。
更具體地說，根據本發明實施例的製造薄膜電晶體陣列面板的方法，在基片上形成柵極線，在柵極線上連續沉積柵極絕緣層半導體層。接著，在半導體層上沉積導電層，光學蝕刻導電層及半導體層之後沉積鈍化層，光學蝕刻鈍化層以露出第一部分和第二部分。接著，形成覆蓋導電層第一部分的像素電極，然後除去導電層的第二部分，與完成由導電層組成的數據線及漏極。接著，露出第二部分下部的部分半導體層，然後覆蓋露出的半導體層，並形成具有露出像素電極的開口部的黑陣。
優選地，在半導體層和黑陣之間由黑陣相同形態形成絕緣層，在光學蝕刻鈍化層的步驟中露出導電層第三部分，在形成像素電極的步驟中形成覆蓋第三部分的接觸輔助部件。
優選地，在光學蝕刻鈍化層的步驟中露出部分柵極線，形成像素電極的步驟中形成覆蓋部分柵極線的接觸輔助部件。
優選地，柵極線可以包括下部層和上不層，在光學蝕刻鈍化層的步驟中一起蝕刻柵極絕緣層，以露出柵極線上部層的一部分，一起除去露出的柵極線上部層，以露出柵極線下部層的一部分。
形成像素電極的步驟和完成數據線及漏極的步驟在相同的蝕刻步驟中形成，優選地，導電層由鉻組成。優選地，像素電極由IZO形成。
柵極線及導電層包含鋁或鋁合金，柵極線及導電層由包含鋁的第一導電層或包含鉬的第二導電層組成的雙重層或三重層形成。優選地，像素電極由ITO形成。
半導體層包括本徵半導體層和非本徵半導體層，優選地，除去導電層之後還包括除去非本徵半導體露出部分的步驟。
導電層包括下部導電層和上部導電層，在露出導電層的第一及第二部分步驟中除去上部導電層的第一及第二部分，以露出下部導電層的第一部分和第二部分。優選地，形成像素電極的步驟中形成覆蓋第二部分的輔助源極及輔助漏極。
此時，上部導電層由鉻形成，像素電極、輔助源極及輔助漏極由IZO形成。可以一起實施形成像素電極、輔助源極、及輔助漏極的步驟和露出部分半導體的步驟。
優選地，光學蝕刻鈍化層的步驟中一起露出導電層的第一部分和與其相鄰的柵極絕緣層。
根據本發明實施例的薄膜電晶體陣列面板，形成包括柵極的柵極線在覆蓋柵極線的柵極絕緣層上形成半導體層，在半導體層上形成歐姆接觸部件，在歐姆接觸部件上形成具有源極的數據線及漏極。在數據線及漏極上形成具有露出漏極的第一接觸孔及露出源極及漏極之間部分半導體層的開口部的鈍化層，其上部形成通過第一接觸孔與漏極接觸的像素電極和覆蓋通過開口部露出的半導體層的黑陣。此時，在開口部鈍化層的邊界線與源極及漏極邊界線一致。
此時，開口部的部分邊界線可以與歐姆接觸部件邊界一致，並且包括柵極線下部層和上部層，還包括覆蓋部分下部層的接觸輔助部件。
柵極線下部層由Cr組成，優選地，柵極線上部層包含Al。數據線及漏極包括鉻導電層，優選地，像素電極由IZO組成。
柵極線、數據線及漏極包括包含鋁的第一導電層和包含鉬的第二導電層，優選地，像素電極由ITO組成。
數據線及漏極包括下部導電層和上部導電層，露出半導體的下部導電層和上部導電層邊界線可以不一致，並由像素電極相同層形成，在開口部還包括覆蓋數據線一部分的源極和漏極的輔助源極和輔助漏極。
優選地，露出半導體層的源極及漏極下部導電層邊界線與面對的輔助源極和輔助漏極邊界線一致。
優選地，接觸孔露出漏極下部導電層一部分及相鄰的柵極絕緣層，在半導體層的被露出部分上還形成絕緣層。


本發明通過參照附圖進行詳細描述而變得顯而易見，其中圖1是根據本發明一實施例的液晶顯示器用薄膜電晶體陣列面板布局圖；
圖2A及圖2B是圖1所示的薄膜電晶體基片沿著IIa-IIa′線及IIb-IIb′線的截面圖；圖3、圖5、圖7、及圖10是根據本發明一實施例製造圖1、圖2A及圖2B薄膜電晶體陣列面板方法的中間步驟中的薄膜電晶體陣列面板布局圖，是依次排列的圖；圖4A及圖4B是圖3所示的薄膜電晶體陣列面板分別沿著IVa-IVa′線及IVb-IVb′線的截面圖；圖6A及圖6B是圖5所示的薄膜電晶體陣列面板分別沿著VIa-VIa′線及VIb-VIb′線的截面圖；圖8A及圖8B是圖7所示的薄膜電晶體陣列面板分別沿著VIIIa-VIIIa′線及VIIIb-VIIIb′線的截面圖；圖9A及圖9B是圖7所示的薄膜電晶體陣列面板分別沿著VIIIa-VIIIa′線及VIIIb-VIIIb′線的截面圖，是圖8A及圖8B下一步驟圖；圖11A及圖11B是圖10示出的薄膜電晶體陣列面板分別沿著XIa-XIa′線及XIb-XIb′線的截面圖；圖12A及圖12B是圖10所示的薄膜電晶體分別沿XIa-XIa′線及XIb-XIb′線的截面圖，是圖11A及圖11B下一步驟圖；圖13是根據本發明另一實施例的液晶顯示器用薄膜電晶體陣列面板布局圖；圖14是圖13所示的薄膜電晶體基片沿XIV-XIV′線的截面圖；
圖15、圖17、圖19、及圖21是根據本發明一實施例製造圖13及圖14所示的薄膜電晶體陣列面板方法的中間步驟中的薄膜電晶體陣列面板布局圖，是依次排列的圖；圖16是圖15所示的薄膜電晶體陣列面板沿著XVI-XVI′線的截面圖；圖18是圖17所示的薄膜電晶體陣列面板沿著XVII-XVII′線的截面圖；圖20是圖19所示的薄膜電晶體陣列面板沿著XX-XX′線的截面圖；圖22是圖21所示的薄膜電晶體陣列面板沿著XXII-XXII′線的截面圖；圖23是圖21是所示的薄膜電晶體陣列面板沿著XXII-XXII′線的截面圖，是圖22下一步驟圖；圖24是根據本發明另一實施例的液晶顯示器用薄膜電晶體陣列面板布局圖；圖25A及圖25B是圖24所示的薄膜電晶體基片沿著XXVa-XXVVa′線及XXVb-XXVb′線的截面圖；圖26、圖28、圖30、及圖32是根據本發明一實施例製造圖24、圖25A及圖25B所示的薄膜電晶體陣列面板方法的中間步驟中的薄膜電晶體陣列面板布局圖，是依次排列的圖；圖27A及圖27B是圖26所示的薄膜電晶體陣列面板分別沿著XXVIIa-XXVIIa′線及XXVIIb-XXVIIb′線的截面圖；
圖29A及圖29B是圖28所示的薄膜電晶體陣列面板分別沿著XXIXa-XXIXa′線及XXIXb-XXIXb′線的截面圖；圖31A及圖31B是圖30所示的薄膜電晶體陣列面板分別沿著XXXIa-XXXIa′線及XXXIb-XXXIb′線的截面圖；圖33A及圖3B是圖32所示的薄膜電晶體陣列面板分別沿著XXXIIIa-XXXIIIa′線及XXXIIIb-XXXIIIb′線的截面圖；以及圖34A及圖34B是圖32所示的薄膜電晶體陣列面板分別沿著XXXIIIa-XXXIIIa′線及XXXIIIb-XXXIIIb′線的截面圖，是圖33A及圖33B下一步驟圖。
具體實施例方式
為了使本領域技術人員能夠實施本發明，現參照附圖詳細說明本發明的實施例，但是本發明可表現為不同形式，它不局限於在此說明的實施例。
在圖中為了明確表現各層及區域，擴大其厚度來表示，在全篇說明書中對類似部分附上相同附圖標號，當提到層、膜、區域、基片等部分在別的部分「之上」時，它是指「直接」位於別的部分之上，也包括其間夾有別的部分之情況，相反，某個部分「直接」位於別的部分之上時，指其間並無別的部分。
下面，參照附圖詳細說明根據本發明一實施例的薄膜電晶體陣列面板及其製造方法。
首先，參照圖1、圖2A、及圖2B詳細說明根據本發明一優選實施例的薄膜電晶體陣列面板。
圖1是根據本發明一實施例的液晶顯示器用薄膜電晶體陣列面板布局圖，圖2A及圖2B是圖1所示的薄膜電晶體基片沿著IIa-IIa′線及IIb-IIb′線的截面圖。
在絕緣基片110上形成傳輸柵極信號的多條柵極線121。柵極線121主要以橫向延伸，各柵極線121一部分向上突出形成多個柵極124。
柵極線121包括物理性質不同的兩個層，即包括下部層和其上面的上部層。上部層由電阻率低的金屬組成，例如由鋁或鋁合金等鋁系類金屬組成，以減少柵極信號延遲或電壓下降。與此不同，下部層由特別與ITO或IZO物理、化學、電接觸特性良好的物質組成，例如，由鉬、鉬合金「參照鉬-鎢合金」、鉻等組成。組合下部層和上部層的優選實例，可以列舉為像Cr/Al、Cr/Al-Nd合金等由不同蝕刻條件進行蝕刻的兩個層。圖2A及圖2B中，分別用附圖標號124p、124q表示上部層和下部層，與另外部分接觸的柵極線121末端部分129的上部層和上部層分別用附圖標號129p、129q表示，並末端129的上部層129q一部分被除去，露出下部層129p。
在柵極線121上形成由氮化矽類組成的柵極絕緣層140。
在柵極絕緣層140上形成由氫化非晶矽組成的多個線型半導體151。線型半導體151主要以縱向延伸，從此多個突出部154向柵極124延伸。
在半導體151上形成由矽化物或重摻雜n型雜質的n+氫化非晶矽類組成的多個線型及島狀歐姆接觸部件161、165。線型接觸部件161具有多個突出部163，該突出部163和島狀接觸部件165成對位於半導體151突出部154上面。
半導體151和歐姆接觸部件161、165側面也呈傾斜，其傾斜度為30-80°。
在歐姆接觸部件161、165上分別形成多條數據線171和多個漏極175。
數據線171主要縱向延伸與柵極線121交叉，並傳輸數據電壓。從各數據線171向漏極兩側延伸的多個支路組成源極173。一對源極173和漏極175彼此分離。柵極124、源極173及漏極175與半導體151突出部154一起組成薄膜電晶體，薄膜電晶體通道形成於源極173漏極175之間的突出部154。
由數據線171及漏極175或下部導電體171p、175p和位於其上的上部導電體171q、175q組成。此時，在源極173漏極175中下部導電體173p、175p向上部導電體173q、175q外面露出，這種下部導電體173p、175邊界線限定薄膜電晶體通道的寬度及間距。如同柵極線121，組合下部導電體171p、175p和上部導電體171q、175q實例為像Cr/Al、Cr/Al-Nd合金，由彼此不同的蝕刻條件進行蝕刻的兩個層。在圖2A及圖2B中，下部層和上部層分別用附圖標號173p、173q表示，與另外部分接觸的數據線171末端部分179的下部層和上部層分別用附圖附圖標號179p、179q表示，末端部分179上部層179q一部分被除去，露出下部層179p。
數據線171及漏極175下部層171p、175p和上部層171q、175q也如同柵極線121，呈約30-80°傾斜度。
歐姆接觸部件161、165隻位於其下部的半導體151和其上部數據線171及漏極175之間，其降低它們之間接觸電阻的作用。半導體151除了薄膜電晶體所在的突出部154之外，與數據線171、漏極175及其下部歐姆接觸部件161、165基本相同的平面形態。
在數據線171及漏極175上形成平坦化特性優秀並具有感光性的有機物質、由等離子體增強化學汽相澱積(PECVD)形成的a-Si:C:O和a-Si:O:F等低電容率絕緣材料、或諸如氮化矽和氮化矽這樣的無機材料組成的鈍化層180。
鈍化層180具有分別露出數據線171末端部分179及漏極175和與漏極175相鄰的柵極絕緣層140的多個接觸孔182、185，並與柵極絕緣層140一起露出柵極線121末端部分129的多個接觸孔181。鈍化層180具有露出半導體151突出部154一部分的開口部189。此時，在源極173及漏極175之間通過開口部189露出它們下部導電體173p、175p。
接觸孔181、182隻露出柵極線121、漏極175及數據線171的末端部分129、179下部層129p、179p、175p，其邊界與上部層129q、179q、175q一致。而且，接觸孔185露出漏極下部層175p及相鄰的柵極絕緣層140。
在鈍化層180上形成多個像素電極190、多個輔助源極193和輔助漏極195及多個接觸輔助部件81、82，它們由IZO的透明導電材料組成。此時，與漏極175和像素電極190連接的接觸孔185形成到相鄰的柵極絕緣層140。因此，可以防止漏極上部層175q由過度蝕刻導致底切的現象。因此，也形成於柵極絕緣層140上的像素電極190和漏極下部層175p之間接觸面積較寬，所以防止出現接觸不良。
像素電極190通過接觸孔185與漏極175物理、電連接，從漏極175接收數據電壓。接收數據電壓的像素電極190與接收共同電壓的另外面板(未示出)的共同電極(未示出)一起產生電場，以重新排列兩電極之間的液晶分子。
而且，像素電極190和共同電極形成電容器(下面稱為「液晶電容器」)，薄膜電晶體關閉之後也保持接收的電壓，為了強化電壓保持功能設置與液晶電容器並聯的另外電容器，稱它為存儲電容器。存儲電容器由像素電極190和與其相鄰的另外柵極線121(稱它為前端柵極線)或單獨形成的存儲電極重疊製成。存儲電極形成於柵極線121相同層，與柵極線分離接收共同電壓等。為了增加存儲電容器電容，以及為了增加存儲電容擴大重疊部分面積或在鈍化層180下面設置與像素電極190連接並與前端柵極線或存儲電極重疊的導電體，可以縮短兩者之間的距離。
接觸輔助部件81、82通過接觸孔181、182分別與柵極線末端部分129及數據線末端部分179連接。接觸輔助部件81、82補充柵極線121及數據線171各末端129、179和外部裝置粘合性，並保護它們，但其並非必須，使用與否是有選擇性的。
彼此面對的輔助源極193及輔助漏極195的邊界與位於其下部並限定薄膜電晶體通道的源極173及漏極175下部導電體173p、175p邊界一致，且完全覆蓋通過開口部189露出的173p、175p。即，經過源極173和漏極175上部的開口部邊界線由輔助源極193和輔助漏極195來完全被覆蓋。
最後，在鈍化層及半導體層151的突出部154露出部分上形成在被柵極線121和數據線171圍繞的像素區域具有開口部並遮擋像素區域之間光洩漏的黑陣220。黑陣220也具有保護露出的半導體151部分的功能，其由感光性有機層或鉻或氧化鉻組成。優選地，為了保持薄膜電晶體特性與半導體151接觸的部分包含氮化矽的絕緣層。
在本發明另外實施例中，作為像素電極190材料使用透明導電性聚合體、ITO等，當反射式液晶顯示器時也可以使用不透明反射性金屬。此時，接觸輔助部件81、82由像素電極190不同的材料組成，特別是由ITO或IZO組成。
下面，參照圖3至圖12B和圖1、圖2A及圖2B詳細說明根據本發明一實施例製造圖1、圖2A及圖2B所示的液晶顯示器用薄膜電晶體陣列面板方法。
首先，如圖3、圖4A、及圖4B所示，在透明玻璃等絕緣基片110上通過光學蝕刻步驟形成包括多個柵極124的多條柵極線121。柵極線121由下部層124p、129p和上部層124q、129q的雙重層組成，下部層124p、129p由約500厚度的Cr組成。上部層124q、129q由約1,000-3,000厚度形成Al，優選由2,500左右厚度的Al組成。
如圖5、圖6A、及圖6B所示，通過化學汽相澱積法(CVD)沉積柵極絕緣層140、本徵非晶矽層、非本徵非晶矽層，通過濺射類連續沉積下部金屬層及上部金屬層，然後光學蝕刻上部及下部金屬層、非本徵非晶矽層、及本徵非晶矽層等四層，以形成分別包括多個上部及下部導電體174q、174p、多個線型非本徵半導體164和多個突出部154的多個線型本徵半導體151。
作為柵極絕緣層140材料優選使用氮化矽，優選地，其沉積溫度為250-500℃、厚度為約2,000-5,000。優選地，本徵半導體151及非本徵半導體164厚度分別為500-1,500、300-600。下部導電體174p由約500厚度的Cr組成。上部導電體174q由約1,000-3,000厚度的Al組成，優選由2,500左右厚度的Al組成。上部導電體174q優選材料是包括鋁或2atomic％的Nd的Al-Nd合金，濺射優選溫度為150℃。
接著，如圖7、圖8A及圖8B所示，沉積3,000以上後的鈍化層180，在其上面形成感光層40之後與柵極絕緣層140一起進行蝕刻，形成多個接觸孔181、182、185及多個開口部189。接觸孔181露出柵極線121末端129的上部層129q，接觸孔182、185和開口部189露出上部導電體174q一部分，若參照圖1、圖2A及圖2B，其分別露出數據線171末端179一部分、漏極175一部分及相鄰的柵極絕緣層140、源極173和漏極175一部分及173、175之間區域。此時，由利用狹縫曝光製作有關部位鈍化層布線圖案形成接觸孔185及開口部189接觸孔185及開口部189，以防止因為過度蝕刻露出於接觸孔185內的柵極絕緣層140引起的底切到下部導電體174p下部的現象。
即，接觸孔181完全曝光及顯像有關部位的鈍化層180及柵極絕緣層140上的感光層40，進行第一蝕刻形成要形成接觸孔181的部位鈍化層180及柵極絕緣層140。此時，接觸孔185及開口部189狹縫曝光及現象有關部位的鈍化層180上感光層40，以留下薄的感光層，使要形成接觸孔185及開口部189的部位鈍化層180不被蝕刻。而且，通過蝕刻步驟除去具有薄厚度的感光層，以露出形成接觸孔185及開口部189的部位鈍化層180，實施第二蝕刻，只除去形成接觸孔185及開口部189的部位鈍化層180，以形成接觸孔185及開口部189。因此，當第一蝕刻中蝕刻鈍化層180及柵極絕緣層140使柵極線121末端部分129上部層129q露出時，使形成接觸孔185及開口部189的部位鈍化層180不被蝕刻，以不過度蝕刻形成接觸孔185及開口部189的部位鈍化層180下面的柵極絕緣層140，通過其，可以防止柵極絕緣層140向下部導電體174p下部被底切的現象。而且，此時，在露出數據線171末端179的接觸孔182如同露出漏極175的接觸孔185可以完全露出導電體171p邊界線。
接著，如圖9A及圖9B所示，在原本不動或除去感光層40的狀態下，除去柵極線121的上部層121和上部導電層174q露出部分，以露出下部層121p和下部導電層174p，同時完成數據線171和漏極175上部層171q、175q。此時，優選地，柵極線121上部層121q及上部導電層174q蝕刻條件設定為對下部層121p及下部導電層174p不進行蝕刻。而且，此時，上部導電層174q向鈍化層180下面被過度蝕刻，產生底切(undercut)。
接著，如圖10、圖11A及圖11B所示，用濺射沉積400-500厚度IZO層，並進行光學蝕刻形成多個像素電極190及多接觸輔助部件81、82。此時，也形成限定薄膜電晶體通道以分離下部導電體174p的多個輔助源極193及輔助漏極195，同時蝕刻露出於其中的下部導電體174p，以分離下部導電體171p、175p完成數據線171及漏極175。在這裡，利用蝕刻鉻時使用的鉻蝕刻液製作IZO層的布線圖案，所以蝕刻IZO層的同時可以由相同蝕刻條件蝕刻下部導電層171p、175p。像素電極190、輔助源極193及輔助漏極195及接觸輔助部件81、82材料為IZO時，作為標尺使用日本IDEMITSU公司的IDIXO(銦x-金屬氧化物，indium x-metal oxide)商品，優選地，包括In2O3及ZnO，並銦和鋅總量中鋅含量為約15-20atomic％(原子百分含量)。而且，優選地，為了最小化接觸電阻IZO的濺射溫度為250℃以下。用草酸等弱酸蝕刻IZO。
接觸輔助部件81、82和像素電極190覆蓋通過接觸孔181、182、185露出的柵極線121末端129下部層129p及漏極175和數據線171末端179的下部導電層174p、柵極絕緣層140。
如圖12A及圖12B所示，全面進行蝕刻除去露出於源極173和漏極175之間的非本徵半導體164，露出形成源極173和漏極175之間薄膜電晶體通道的半導體突出部154。優選地，為了穩定被露出的半導體151表面進行氧等離子體處理。
像這樣，在本發明實施例中，製作輔助源極193及輔助漏極195布線圖案，同時蝕刻下部導電體174p，完成源極173及漏極175。接著蝕刻非本徵半導體164以露出半導體突出部154。通過其，可以在整個基片均勻形成源極173和漏極175之間薄膜電晶體通道，可以均勻控制通道的寬度及間距。
最後如圖1、圖2A及圖2B所示，在半導體151露出部分154上沉積包括黑顏料的有機材料或鉻/氧化鉻，並進行製作布線圖案形成黑陣220。黑陣220包括覆蓋半導體154的氮化矽或氧化矽的無機絕緣層，當由感光層形成黑陣220時，只用旋轉塗布裝置的旋轉速度調整感光層厚度，從而簡化了步驟。
也就是說，根據本發明實施例的製造方法，通過利用5枚掩模的製造步驟完成具有黑陣220的薄膜電晶體陣列面板，可以簡化製造步驟。即，當由包含鋁導電層的雙重層形成數據線171時需要兩枚掩模，但本實施例中用1枚掩模完成數據線，所以可以簡化製造步驟。而且，在薄膜電晶體陣列面板形成黑陣220，最小化對整列的允許誤差，最大化像素縱橫比。
另外，由與像素電極相同蝕刻條件進行製作布線圖案的導電層形成數據線，以簡化製造步驟，對此將參照附圖詳細說明。
圖13是根據本發明另一實施例的液晶顯示器用薄膜電晶體陣列面板布局圖，而圖14是圖13所示的薄膜電晶體基片沿著XIV-XIV′線的截面圖。
參照圖13及圖14，大部分沉積結構與圖1至圖2B所示的相同。即，在基片110上形成包括多個柵極124的多條柵極線121，在其上依次形成包括柵極絕緣層140、多個突出部154的多個線型半導體151、分別包括多個突出部163的多個線型歐姆接觸部件161及多個島狀歐姆接觸部件165。在歐姆接觸部件161、165及柵極絕緣層140上形成包括多個源極153的多條數據線171，多個漏極175，在其上形成鈍化層180。在鈍化層180上部和/或柵極絕緣層140上形成多個接觸孔182、185、187，在鈍化層180上形成多個像素電極190和多個接觸輔助部件82。
然而，與圖1至圖2B不同，數據線171及漏極175由鉻的單層組成，因為柵極線121末端不具有接觸部，所以鈍化層180也不具有與柵極絕緣層140一起露出柵極線121末端的接觸孔。在該實施例中，在基片110上部與沉積結構相同層直接形成柵極驅動電路，柵極線末端與柵極驅動電路輸出端連接。
在鈍化層180上形成多個像素電極190及多個接觸輔助部件82，其由IZO形成。
最後，在鈍化層180及半導體151突出部154露出部分上形成黑陣220，在黑陣220下部形成由氮化矽或氧化矽組成的絕緣層221。
下面，參照圖15至圖23和圖13、圖14詳細說明根據本發明一實施例製造圖13、圖14所示的液晶顯示器用薄膜電晶體陣列面板方法。
首先，如圖15、圖16所示，如上述實施例在透明玻璃等絕緣基片上用光學蝕刻步驟形成包括多個柵極124的多條柵極線121。此時，當在基片110上直接形成柵極驅動電路時，也同時形成與柵極線121相同層的柵極驅動電路一部分。
圖17、圖18所示，用化學澱積法沉積柵極絕緣層140、本徵非晶矽層、非本徵非晶矽層。與上述實施例不同，用濺射類沉積鉻單一層。然後光學蝕刻導電層、非本徵非晶矽層及本徵非晶矽層，以形成分別包括多個導電層174、多個線型非本徵半導體164和多個突出部154的多個線型本徵半導體151。
接著，如圖19、圖20所示，沉積具有3,000以上厚度的鈍化層180，在其上面形成感光層40，然後與柵極絕緣層140一起進行幹蝕刻，形成多個接觸孔182、185及多個開口部189。
然後，如圖21及圖22所示，用濺射法沉積400-500厚度IZO層，如上述實施例相同地進行光學蝕刻，以形成多個像素電極190和多個數據接觸輔助部件82。此時，接觸輔助部件82和像素電極190接觸於通過接觸孔182、185露出的漏極175及數據線171末端179，並覆蓋其周邊的柵極絕緣層140。然而，通過開口部189露出的下部導電體174(參照圖7及圖8)部分未被覆蓋而處於原來露出狀態，製作IZO層布線圖案的蝕刻液作為製作鉻層布線圖案的蝕刻液，所以蝕刻IZO層時一起除去導電體174露出的部分，以露出非本徵半導體164的同時完成數據線171及漏極175。
接著，如圖23所示，用全面蝕刻除去非本徵半導體露出部分，完成歐姆接觸部件161、165，並露出源極173和漏極175之間的半導體突出部部分。優選地，為了穩定半導體151露出部分表面進行氧等離子體處理。
利用4枚掩模的光學蝕刻步驟可以完成這種根據本發明實施例的薄膜電晶體陣列面板製造方法，所以簡化製造步驟，最小化製作成本。特別是，製作像素電極190布線圖案時，用同樣的蝕刻條件蝕刻通道部上部導電體，完成數據線171和漏極175，以簡化製造步驟，最小化製作成本。
最後，如圖13、圖14所示，在半導體151露出部分上沉積氧化矽或氮化矽的無機層，在其上部形成黑陣，然後除去不被黑陣220覆蓋的無機層完成絕緣層221。
上述實施例中，用IZO層形成像素電極，但也可以用ITO層形成像素電極。在該實施例中，優選地，由鋁或鉬或其合金組成的導電層形成數據線，對此將參照附圖詳細說明。
圖24是根據本發明另一實施例的液晶顯示器用薄膜電晶體陣列面板布局圖，而圖25A及圖25B是圖24所示的薄膜電晶體基片沿著XXVa-XXVa′線及XXVb-XXVb′線的截面圖。
如圖24至圖25B所示，根據本實施例的液晶顯示器用薄膜電晶體陣列面板層上及設置結構大致與圖13及圖14所示的液晶顯示器用薄膜電晶體陣列面板層上結構相同。即，在基片110上形成包括多個柵極124的多條柵極線，在其上依次形成包括柵極絕緣層140、多個突出部154的多個線型半導體151、分別包括多個突出部163的多個線型歐姆接觸部件161及多個島狀歐姆接觸部件165。在歐姆接觸部件161、165及柵極絕緣層140上形成包括多個源極153的多條數據線171、多個漏極175，在其上面形成鈍化層180。在鈍化層180上部和/或柵極絕緣層140上形成多個接觸孔182、185、187，在鈍化層180上形成多個像素電極190和多個接觸輔助部件82。
然而，柵極線121包括物理性質不同的兩個層，即包括下部層和其上面的上部層，柵極線121形成為了與外部驅動電路等接觸的末端129，其末端129的下部層和上部層分別用附圖標號129p、129q表示。此時，柵極線121下部層124p、129p由鋁或鋁合金組成，上部層124q、129q由鉬或鉬合金組成。
數據線171及漏極175下部層171p、175p和位於其上面的上部層171r、175r及位於其中的中間層171q、171q組成。優選地，下部層171p、175p和上部層171r、175r由鉬或鉬合金或鉻等接觸特性良好的物質組成，並中間層171q、175q由低電阻的導電材料組成，優選實例為像Mo或Mo合金/Al/Mo或Mo合金、Mo或Mo合金/Al合金/Mo或Mo合金等，可以由相同的蝕刻條件被蝕刻的三個層。圖13B中，源極173的下部層和上部層分別用附圖標號173p、173q表示，與另外部分接觸的數據線171末端179的下部層和上部層用附圖標號179p、179q表示。
數據線171及漏極175下部層171p、175p和中間層171q、175q和上部層(171r、175r)也如同柵極線121其側面傾斜約30-80°。
鈍化層180具有與柵極絕緣層140一起露出柵極線121末端部分129的多個接觸孔181。接觸孔181可以露出柵極線121末端129邊界，接觸孔185、182也露出漏極175及數據線171末端179的邊界。
柵極接觸輔助部件81通過接觸孔181與柵極線末端部分129連接。
此時，像素電極190及接觸輔助部件81、82與上述實施例不同由ITO層組成。
下面，參照附圖26至圖34B和圖24、圖25A及25B詳細說明根據本發明一實施例製造圖24、圖25A及圖25B所示的液晶顯示器用薄膜電晶體陣列面板。
首先，如圖26、圖27A及圖27B所示，在透明玻璃等絕緣基片110上依次沉積包括鋁的下部層和包括鉬的上部層，然後製作它們的布線圖案，以形成包括多個柵極124及末端129的多條柵極線121。此時，包括鋁的下部層和包括鉬的上部層利用蝕刻鋁的鋁蝕刻液進行製作布線圖案，並形成錐形結構。
如圖28、圖29A及圖29B所示，用化學汽相澱積法連續沉積柵極絕緣層140、本徵非晶矽層、非本徵非晶矽層，用濺射類連續沉積下部金屬層、中間金屬層及上部金屬層，進行光學蝕刻上部、中間及下部金屬層、非本徵非晶矽層及本徵非晶矽層，以形成分別包括多個上部、中間部及下部導電體174r、174q、174p、多個線型非本徵半導體164和多個突出部154的多個線型本徵半導體151。
下部及上部導電體174p、174r由約500厚度鉬或鉬合金組成，中間導電體層174q由約1,000-3,000厚度組成，優選由2,500厚度鋁或鋁合金組成。優選地，中間導電體174q適合目標材料為包括鋁或2atomic％的Nd的Al-Nd，優選濺射溫度為150℃左右。
下面，如圖30、圖31A及圖31B所示，沉積具有3,000以上厚度的鈍化層，在其上面形成感光層40之後，與柵極絕緣層140一起進行蝕刻，以形成多個接觸孔181、182、185及多個開口部189。接觸孔181露出柵極線121末端129上部層129q，接觸孔182、185和開口部露出上部導電體174r一部分。
接著，如圖32、圖33A及圖33B所示，用濺射沉積具有400-500厚度ITO層，並進行光學蝕刻，以形成多個像素電極190和多個接觸輔助部件81、82。此時，接觸輔助部件81、82和像素電極190通過接觸孔181、182、185覆蓋露出的柵極線121末端129的上部層129q及導電體174，但通過開口部189露出的導電體174部分不被覆蓋而處於原來露出狀態。而且，用蝕刻ITO層的蝕刻液蝕刻包括鋁或鉬的導電層，因此如圖33A及圖33B所示，用全面蝕刻除去導電體174的露出部分，以露出非本徵半導體164的同時完成數據線171漏極175下部層171p、171q。
然後，如圖34A及圖34B所示，用全面蝕刻除去非本徵半導體164露出部分，以完成歐姆接觸部件161、165，露出源極173和漏極175之間的半導體突出部154。優選地，為了穩定半導體151露出部分表面進行氧等離子體處理。
在該實施例中，也形成像素電極190及接觸部件81、82時製作導電體174布線圖案，完成數據線171及漏極175，以簡化製作步驟，最小化製作成本。而且，本實施例中通過接觸孔181、182、185包括鋁的導電體不被露出，所以可以省略鋁的全面蝕刻步驟，簡化了製造步驟。
最後，如圖24、圖25A及圖25B所示，形成黑陣220。
根據本發明的製造薄膜電晶體陣列面板的方法，利用鈍化層及像素電極、接觸輔助部件分離源極和漏極，以減少進行光學蝕刻的次數，簡化步驟，降低製造成本，提高回收率。
而且，在薄膜電晶體陣列面板形成黑陣，以簡化製造步驟，確保像素縱橫比。
而且，利用輔助電極分離源極和漏極，並露出形成薄膜電晶體通道的半導體一部分，以全面控制及形成薄膜電晶體通道的寬度及間距。
而且，將連接漏極和像素電極的接觸孔擴大到形成柵極絕緣層的部分，以防止漏極上部層被底切導致與像素電極接觸不良的現象，為了形成連接漏極和像素電極的接觸孔，狹縫曝光有關部位鈍化層，可以防止有關部位柵極絕緣層被蝕刻。
以上所述僅為本發明的優選實施例而已，並不用於限制本發明，對於本領域的技術人員來說，本發明可以有各種更改和變化。凡在本發明的精神和原則之內，所作的任何修改、等同替換、改進等，均應包含在本發明的保護範圍之內。
權利要求
1.一種製造薄膜電晶體陣列面板的方法，所述方法包括以下步驟在基片上形成柵極線；在所述柵極線上連續沉積柵極絕緣層和半導體層；在所述半導體層上沉積導電層；光學蝕刻所述導電層及所述半導體層；沉積鈍化層；光學蝕刻所述鈍化層以露出所述導電層的第一部分和第二部分；形成覆蓋所述導電層的第一部分的像素電極；除去所述導電層第二部分完成由所述導電層組成的數據線及漏極；以及露出所述第二部分下部的所述半導體層，覆蓋露出的所述半導體層一部分，具有露出所述像素電極的開口部的黑陣。
2.根據權利要求1所述的方法，還包括在所述半導體層和所述黑陣之間與所述黑陣相同的形態形成絕緣層的步驟。
3.根據權利要求1所述的方法，其中在進行光學蝕刻所述鈍化層的步驟中露出所述導電層的第三部分。
4.根據權利要求3所述的方法，其中在形成所述像素電極的步驟中形成覆蓋所述第三部分的接觸輔助部件。
5.根據權利要求1所述的方法，其中在所述鈍化層光學蝕刻步驟中露出所述柵極線一部分。
6.根據權利要求5所述的方法，其中在所述像素電極形成步驟中形成覆蓋所述柵極線一部分的接觸輔助部件。
7.根據權利要求1所述的方法，其中所述柵極線包括下部層和上部層。
8.根據權利要求7所述的方法，其中在所述鈍化層的光學蝕刻步驟中一起蝕刻所述柵極絕緣層，以露出所述柵極線的所述上部層一部分。
9.根據權利要求8所述的方法，還包括一起除去露出的所述柵極線上部層，以露出所述柵極線下部層一部分的步驟。
10.根據權利要求1所述的方法，其中在相同的蝕刻步驟中形成像素電極形成步驟和完成所述數據線及漏極的步驟。
11.根據權利要求10所述的方法，其中所述導電層由鉻形成。
12.根據權利要求11所述的方法，其中所述像素電極由IZO形成。
13.根據權利要求1所述的方法，其中所述柵極線及所述導電層由鋁或鉬形成。
14.根據權利要求13所述的方法，其中所述柵極線及所述導電層由包含鋁的第一導電層或包含鉬的第二導電層組成的雙重層或三重層形成。
15.根據權利要13所述的方法，其中所述像素電極由ITO形成。
16.根據權利要求1所述的方法，其中所述半導體層包括本徵半導體層和非本徵半導體層，以及所述方法還包括以下步驟除去所述導電層後除去所述非本徵半導體層露出部分。
17.根據權利要求1所述的方法，其中所述導電層包括下部導電層和上部導電層，在露出所述導電層第一及第二部分的步驟中除去所述上部導電層的第一及第二部分，以露出所述下部導電層的第一部分和第二部分，所述方法還包括以下步驟在所述像素電極形成步驟中形成覆蓋所述第二部分的輔助源極及輔助漏極。
18.根據權利要求17所述的方法，其中所述上部導電層由鉻形成，所述像素電極、所述輔助源極、及所述輔助漏極由IZO形成。
19.根據權利要求18所述的方法，其中同時實施形成所述像素電極、所述輔助源極、及所述輔助漏極步驟和露出所述半導體層一部分的步驟。
20.根據權利要求19所述的方法，其中由相同的蝕刻條件實施形成所述像素電極、所述輔助源極、所述輔助漏極步驟、和露出所述半導體層一部分的步驟。
21.根據權利要求1所述的方法，其中在所述鈍化層光學蝕刻步驟中也露出所述導電層的第一部分和與其相鄰的柵極絕緣層。
22.一種薄膜電晶體陣列面板，包括基片；柵極線，形成於所述基片上並包括柵極；柵極絕緣層，形成於所述柵極線上；半導體層，形成於所述柵極絕緣層上；歐姆接觸部件，形成於所述半導體層上；數據線及漏極，形成於所述歐姆接觸部件上並具有源極；鈍化層，形成於所述數據線及所述漏極上，並具有露出所述漏極的第一接觸孔及所述源極及露出在所述漏極之間所述半導體層一部分的開口部；像素電極，形成於所述鈍化層上並通過所述第一接觸孔與所述漏極接觸；以及黑陣，覆蓋通過所述開口部露出的所述半導體層，其中在所述開口部所述鈍化層的邊界線與所述源極及所述漏極邊界線一致。
23.根據權利要求22所述的薄膜電晶體陣列面板，其中所述開口部一部分邊界線與所述歐姆接觸部件邊界一致。
24.根據權利要求22所述的薄膜電晶體陣列面板，其中包括所述柵極線下部層和上部層，還包括覆蓋所述下部層一部分的接觸輔助部件。
25.根據權利要求24所述的薄膜電晶體陣列面板，其中所述柵極線下部層由Cr組成，而所述柵極線上部層由包含Al的導電層組成。
26.根據權利要求25所述的薄膜電晶體陣列面板，其中所述數據線及漏極包含鉻導電層。
27.根據權利要求26所述的薄膜電晶體陣列面板，其中所述像素電極由IZO組成。
28.根據權利要求22所述的薄膜電晶體陣列面板，其中所述柵極線、所述數據線、及所述漏極包括包含鋁的第一導電層和包含鉬的第二導電層。
29.根據權利要求28所述的薄膜電晶體陣列面板，其中所述像素電極由ITO組成。
30.根據權利要求22所述的薄膜電晶體陣列面板，其中所述數據線及漏極包括下部導電層和上部導電層，露出所述半導體的所述下部導電層和所述上部導電層邊界線不一致。
31.根據權利要求30所述的薄膜電晶體陣列面板，其中由所述像素電極相同層形成，還包括在所述開口部覆蓋所述數據線一部分的源極和所述漏極的輔助源極和輔助漏極。
32.根據權利要求31所述的薄膜電晶體陣列面板，其中露出所述半導體層的所述源極及所述漏極的所述下部導電層邊界線和與其面對的所述輔助源極和所述輔助漏邊界線一致。
33.根據權利要求22所述的薄膜電晶體陣列面板，其中所述第一接觸孔露出所述漏極下部導電層一部分及相鄰的柵極絕緣層。
34.根據權利要求22所述的薄膜電晶體陣列面板，還包括形成於所述半導體層露出的部分上的絕緣體。
全文摘要
本發明提供了一種製造薄膜電晶體陣列面板的方法，該方法包括以下步驟在基片上形成柵極線；在柵極線上連續沉積柵極絕緣層和半導體層；在半導體層上沉積導電層；光學蝕刻導電層及半導體層；沉積鈍化層；光學蝕刻鈍化層以露出導電層的第一部分和第二部分；形成覆蓋導電層的第一部分的像素電極；除去導電層第二部分完成由導電層組成的數據線及漏極；以及露出第二部分下部的半導體層，覆蓋露出的半導體層一部分，具有露出像素電極的開口部的黑陣。
文檔編號G02F1/136GK1627168SQ20041009702
公開日2005年6月15日 申請日期2004年12月8日 優先權日2003年12月8日
發明者金希駿 申請人:三星電子株式會社