存儲器結構單元的操作方法、數據讀取方法及集成電路的製作方法

2023-04-28 10:42:46 1

專利名稱：存儲器結構單元的操作方法、數據讀取方法及集成電路的製作方法
技術領域：
本發明提出一種相變化存儲器裝置，特別是一種具有兩個以上電阻態的相變化存儲器結構單元的操作方法、數據讀取方法及集成電路。
背景技術：
相變化的存儲器材料，例如以硫屬為基礎的材料及其類似的材料，可通過使用適用於集成電路電平的電流，而在無定形相及結晶相之間導致相變化。一般無定形相的特徵被界定為較一般結晶相具有較高的電阻，結晶相可被快速的感測來讀出數據。這些性質引起大家對使用可編程的電阻材料來形成非易失性的存儲器電路的興趣，此非易失性的存儲器電路能被任意存取地讀取或寫入。在此提到的從無定形相到結晶相的變化一般為較低電流的操作。一般而言，設定操作的電流脈衝的強度不足以熔化在結構單元中的活動區域，但加熱此活動區域至過渡溫度，在此溫度下，無定形相變化材料傾向於改變到結晶固態相。在此提到的從結晶相到無定形相的變化一般為較高電流的操作，其包括較短且較高的電流密度脈衝，以熔化或破壞結晶結構。一般復位脈衝具有較短的持續時間及較快的下降時間，使得相變化材料快速冷卻， 驟冷(quench)相變化的程序，而讓至少一部分相變化材料穩定在無定形固態相。通過減少在結構單元中的相變化材料單元的大小，及/或電極與相變化材料間的接觸面積，復位所需電流量可被減少，以達到以較小的絕對電流值穿越相變化材料單元，而獲致較高的電流
也/又。相變化存儲器應用上的一個限制起因於熱引起相過渡(phase transitions)的事實。因此，晶片所處環境中的熱可能導致數據和可靠度的喪失。而且，晶片不能曝露於熱的環境中使用的限制產生另外技術應用上的限制。特別是晶片可能在牽涉到熱循環的表面黏著操作(surface mountoperation)或其它安裝程序中，被安裝及電連接到襯底上的電路，例如組裝襯底或印刷電路板。舉例來說，表面黏著操作基本上包括焊料再流動程序，須要將組裝件(包括晶片)加熱到焊料合金的熔點(或共溶點)左右。其它的安裝程序也牽涉到熱循環，而使得晶片會處於高溫中。這些將導致在結構單元中材料電阻的改變，而使得結構單元不再能在程序中被讀取。基於這些理由，現有技術的相變化存儲器晶片還無法保留安裝程序之前所儲存的數據。所以，電路板製造商必須在電路板組裝之後或在包含電路板的系統組裝之後，再儲存任何所需的數據於晶片上。這使得在許多應用上，相變化存儲器裝置比起其它種類的非易失性存儲器較不受青睞。提供能在極端操作環境中使用的相變化存儲器晶片備受期待。通過使用能在電路板組裝程序的熱循環中保留數據的一種工藝，提供能在安裝到電路板之前進行編碼的相變化存儲器晶片受到高度期待
發明內容
本發明的目的在於，提供一種相變化存儲器裝置，其能在經歷例如牽涉焊接及高溫環境的安裝程序的熱事件後，仍能保留數據。一種集成電路包括單一位陣列相變化存儲器結構單元，其包含儲存於其中的數據組。此數據組以陣列中一些具有第一電阻態的存儲器結構單元及其它一些具有第二電阻態的存儲器結構單元來呈現。第一電阻態對應到具有第一溫度固化形態的結晶相活動區域， 而第二電阻態具有由第二形態的結晶相活動區域所提供的最小電阻。在此所用的術語一 「形態」關聯到存儲器材料的結構及化學計量數，其中存儲器材料能根據施加到存儲器結構單元活動區域的能量，而作區域性的變化。因此，第一溫度固化形態與第二形態的差異在於下列其中的一種或多種顆粒大小、相變化材料的化學計量數、添加物的濃度、添加物的分離，或其它貢獻到活動區域電阻變化的性質。第一溫度固化形態的特徵為被相較於第二形態更高的能量電流脈衝所引發；為結晶相；且在能導致結構單元中相變化材料從無定形相到結晶相的相過渡的熱張力下，能相較於第二形態保持較低的電阻。再者，溫度固化形態能具有一種結構，其電阻不會下降，且反應熱事件時也不會增加電阻超過一個預定量。第二形態的特徵為被更低的能量所引發；為結晶相；且在能導致結構單元中相變化材料從無定形相到結晶相的相過渡的熱張力下，能相較於第一形態保持較高的電阻。第一形態可使用具有相對長的持續時間與較慢的下降時間的設定脈衝所引發，此設定脈衝具有相當強度與持續時間來傳遞足夠導致形態變化的能量。第二形態可使用典型的設定脈衝，其下降時間足夠結晶相的形成，且其能量不足以導致較低的第一電阻態。操作相變化存儲器的方法描述為在存儲器的一些結構單元中引發較低的電阻態， 而在存儲器的一些其它的結構單元中引發較高的電阻態，其中較低的電阻態對應於第一形態，較高的電阻態對應於第二形態。製造包括具有預編碼的集成電路相變化存儲器的電路的方法描述為通過在存儲器的一些結構單元中引發較低的電阻態，而在存儲器的一些其它的結構單元中引發較高的電阻態，來在集成電路相變化存儲器中編碼數據組。該工藝牽涉到在編碼該數據組之後，安裝該集成電路相變化存儲器到襯底上。在安裝之後，該工藝牽涉到通過感測第一及第二電阻態以讀取數據組，其中第一及第二電阻態對應到在安裝集成電路的熱事件之後的較低及較高電阻態。在本發明一特定實施例中，以下程序可被執行將第一電阻態的結構單元轉變成第三電阻態，將第二電阻態的結構單元轉變成第四電阻態。甚至在牽涉到焊料焊接或其它熱循環的安裝工藝之後，第一及第二電阻態仍保持感測裕度(sensing margin)。第三及第四電阻態的特徵為使用較高速度及較低功率時，有能力導致過渡(transition)的產生； 適用於執行包括集成電路相變化存儲器的電路的任務功能。為了支持此程序，集成電路被描述成包括相變化存儲器結構單元的陣列，其具有可在第一及第二模式中作業的感測電路。第一模式用來感測陣列中的數據值，以響應用於預編碼的第一及第二電阻態。第二模式用於感測陣列中的數據值，以響應使用於裝置的運算的第三及第四電阻態。控制電路及偏壓電路被耦合至該陣列，並被安排來對從預編碼的電阻態轉變到運算模式的電阻態，執行過渡程序。此程序包括使用第一模式的感測電路，通過感測第一及第二電阻態來讀取數據組；將第一電阻態的結構單元轉變成第三電阻態，及將第二電阻態的結構單元轉變成第四電阻態；以及使得之後使用第二模式的感測電路，數據組可被讀取。再者，在控制電路及
7偏壓電路的控制下，執行的程序包括寫入程序，其通過在尋址的結構單元中引發第三及第四電阻態，以於陣列中寫入數據；以及讀取程序，其使用第二模式的感測電路來讀取陣列中的數據。在過渡程序之前，集成電路可包括預編碼的數據組，此數據組以陣列中一些具有第一電阻態的存儲器結構單元，以及陣列中其它一些具有第二電阻態的存儲器結構單元來呈現。用於集成電路相變化存儲器所形成的相變化材料具有基本的化學計量數。用來在存儲器結構單元中引發較低的電阻態的程序在此描述為包括施加電流脈衝，以導致結構單元活動區域的化學計量數的改變，成為具有相較於基本材料的結晶相電阻更低的結晶相電阻的組合。用來引發較低電阻態的脈衝之強度可低於使活動區域熔化的門限值，其持續時間長到足以使活動區域的化學計量數進行變化。舉例來說，當基本相變化材料包括介電質摻雜的GexSbyTez，例如Ge2Sb2Te5,通過施加電流脈衝來引發較低的電阻態，以導致結構單元活動區域的化學計量數的改變，成為具有增加銻(Sb)濃度的組合。可以發現較低的電阻態比具有接近於基本化學計量數的化學計量數的結構單元更低的電阻，例如遇到尚未經歷引發變化的程序的結構單元。術語「化學計量數」在此用來關聯到在體積可感測的相變化材料中的兩個或更多個物質間的原子濃度的定量關係，其中體積的感測例如可使用能量色散X射線光譜(energy dispersive X-ray spectroscopy，簡稱EDX)或其它相關的技術。 再者，如前述說明，較低的電阻態的顆粒大小可以較大，來貢獻結構單元中較低的電阻。使用具有能量不足以導致較低的第一電阻態的典型設定脈衝，能引發用於預編碼程序中的較高電阻態。使用具有下降時間的復位脈衝，能引發用於預編碼程序中的較高電阻態，其中的下降時間能避免過渡到結晶相，並藉此形成較低的第一電阻態。通過施加脈衝來引發結構單元活動區域中的無定形相，可引發預編碼成第一電阻態的結構單元被轉變成較高電阻態的第三電阻態。通過施加脈衝來引發結構單元活動區域中的結晶相，可引發預編碼成第二電阻態的結構單元被轉變成中等電阻態的第四電阻態。在此描述的技術能使相變化存儲器集成電路應用於下述系統中，該系統為依賴非易失性存儲器來儲存組態數據、電腦程式及其類似物，其基本上為使用可被預編碼的NOR 快閃記憶體來被執行。因此，相變化存儲器集成電路可以被「設計入」(designed in)系統，而無須建立修改生產線的必要規格，來確保組裝後的嵌入式系統可被編程，亦無須增加費用來執行這些編程的程序。在此描述的溫度固化形態也可被用於許多集成電路應用上的一次可編程的熔合， 例如對存儲器陣列、晶片籤章(chip signature)、晶片選擇編碼等的冗餘編碼。在此描述的技術可使得相變化存儲器集成電路用於在更極端環境中使用的系統。在此描述的技術的更多的面向及優點將以詳細的描述、附圖及權利要求，於以下提出。


為讓本發明的上述特徵和優點能更明顯易懂，下文特舉多個實施例，並配合附圖， 作詳細說明如下，其中圖1為半導體晶片在電路板上組裝階段的示意圖。圖2A及圖2B為表面黏著工藝階段的剖面示意圖。
圖3為表面黏著工藝的溫度時程表的示意圖。圖4為相變化存儲器結構單元的剖面簡化示意圖。圖5為如圖4的相變化存儲器結構單元的剖面簡化示意圖，其中活動區域是在低電阻態。圖6顯示現有技術在初始狀態、在「設定」程序之後的狀態及在「復位」程序之後的狀態下的存儲器結構單元中的相變化材料的電阻的示意圖。圖7A為本發明一實施例在「設定」、「長設定」及「復位」程序下，活動區域中的溫度對時間的比較示意圖。圖7B及圖7C分別顯示一般設定及長設定操作下所代表性的電流脈衝波形。圖7D 圖7L顯示長設定脈衝的可供選擇的脈衝波形。圖7M為熱承載相對於設定脈衝長度的電阻飄移的示意圖。圖8A 圖8D為根據本發明一實施例，在結構單元編程程序的各不同階段中，存儲器結構單元中相變化材料的電阻的示意圖。圖9A 圖9B為本發明所描述的在第一及第二模式中，感測放大器的設定與結構單元電阻的關係的示意圖。圖10為使用本發明所描述的使用長設定及設定程序編碼之後，探索性地顯示晶片在熱循環下對結構單元電阻的效果的示意圖。圖11為根據本發明一實施例，適用於與存儲器陣列連接的感測放大器電路的例子。圖12為顯示包括具有本發明所描述的過渡及操作模式的PCM存儲器陣列的集成電路的簡化方塊圖。圖13為本發明所描述的組裝前寫入程序的流程圖。圖14為本發明所描述的在寫入程序後的組裝後讀取程序的過渡模式的流程圖。圖15 圖17為可供選擇的相變化存儲器結構單元配置的剖面簡化示意圖。圖18為本發明所描述的溫度固化相變化存儲器的簡化方塊圖。圖19為試驗晶片在下烘烤1小時之後，在設定及復位狀態下的電阻分布圖。圖20為試驗晶片在245 V下烘烤1小時之前及之後，在初始狀態下的電阻分布圖。圖21為試驗晶片在下烘烤1小時之前及之後，在設定狀態下的電阻分布圖。圖22為試驗晶片在245°C下烘烤1小時之前及之後，在強設定及初始狀態下的電阻分布圖。圖23為試驗晶片在245°C下烘烤1小時之後，在強設定及復位狀態下的電阻分布圖。圖M為試驗晶片在IOM循環耐久性測試之後，強設定結構單元的設定及復位狀態下的電阻分布圖，其中存儲器窗口大於強度的十倍以上。主要元件符號說明11、13:箭頭;12、14、16、18 晶片；12，、14，、16，、18，經編碼的晶片；15:電路板；
112:連接線；113、213:連接墊;114、214:鑄模;115:連接指；116:引線；117:安裝腳；119 封裝殼；123,223 接合處；1 :電路板；125、225:接合處;145,265 焊料再流動；205 接合墊；206 襯底；207 連接地；212:凸塊；216 焊錫球；219 孔洞填滿物；220 倒裝晶片組裝；300:引線框架組裝；400、1500、1600、1700 相存儲器結構單元；410、1510、1610、1710 活動區域；411、412 相變化材料；413、1513、1613 非活動區域；416、1516、1616、1716 存儲器單元；420:下電極；422、1517、1617 寬度;430:介電質；440:上電極；581、584、587 上升沿；582、585、588 高度；583、586、589 下降沿;612、692、694、696、698 電阻數據線；652 虛線；700、702、703、704、705、706 方形脈衝；701:熔化門限;707、709、710、711、713、714、715、716、717 脈衝；708、712、718 拖拽沿；720,721 開關；725、726:電阻；
730:存儲器陣列；734、736 參考電流源；750 感測放大器；810,811 節點；1010、1810 集成電路;1012、1812 陣列；1014、1814 字線解碼器和驅動器；1016、1816 字線；1018、1818 位線解碼器；1020、1820 位線；1022、1822 ；地址；1024、1824 區塊；1026 數據總線；1028,828 輸入線；1030、1830 其它電路;1032、1832 輸出線；1034、1834 ；控制器；1036、1836 偏壓電路;1300、1301、1302、1303、1304、1305、1306、1307、1308、1402、1403、1404、1405、 1406、1407、1408 步驟；1520、1620、1720 第一電極；巧40、1640、1740 第二電極；1620、1640 表面；1813;保險絲。
具體實施例方式本發明現在將以更詳細並參照到附圖的方式進行描述，其中附圖顯示可供選擇的特定的實施例與方法，並顯示實施例的特徵及其與其它特徵及結構的關係，而非按照比例尺製作。為了增進呈現的清楚性，在附圖中顯示了各種實施例，對應到其它附圖中元件的元件沒有被特別地重新編號，雖然它們在所有附圖中可立即被識別。再者，為了呈現的清楚性，某些不會影響到了解本發明的特徵並未顯示在附圖中。在此應該可以了解到說明書所描述的並無意去限制本發明至特定所揭露的實施例及方法，而本發明可使用其它特徵、元件、方法及實施例來實行。特定的實施例是用來說明本發明，而並非用來限定範圍，本發明的範圍由權利要求作定義。本領域普通技術人員可以由下面的說明了解到各種等同的變化。圖1顯示出組裝半導體晶片在電路板或其它襯底上的階段。在這個例子中，合適的晶片的選擇，例如微控制單元MCU 12、相變化存儲器PCM14(其至少部分可使用來儲存碼或其它數據組)、隨機存取存儲器MM 16，及輸入/輸出I/O裝置18被「設計入」 (designed in)包含電路板的電子產品。在一個或多個選擇的晶片中的非易失性存儲器能被製造者進行編程，如箭頭11所指示，例如在各晶片的組裝之前或之後使用程序及測試系統進行編程。在這個例子中，使用組裝前編碼程序對PCM 14進行編程，以產生經編碼的 PCM 14』。再者，在其它晶片的任何編碼也可在這個階段進行，以產生適合本領域特定用途的經編碼的晶片12』、14』、16』、18，的組合。這些經編碼的晶片隨後如箭頭13所示被安裝在電路板15(例如主機板)或其它襯底上。安裝晶片到襯底上的程序須要加熱晶片的熱循環。而在熱循環中，在經編碼的PCM中的存儲器結構單元可能被加熱到相變化存儲器材料的固態相變化的過渡溫度(transition temperature)之上。再者，在已知如單晶片系統 (system-on-a-chip,SOC)裝置的一些實施例，包含相變化存儲器陣列及其它電路的單晶片可用於取代如圖1中所示的四個裝置。如以下更詳細的討論，在這個例子中的經編碼的PCM被配置來使用第一較低電阻態和第二較高電阻態，來儲存數據組，其中在安裝程序中所遇到的熱循環中，較高電阻態不會過渡到較低電阻態。選擇性地，在安裝程序中所遇到的熱循環完成之後，經編碼的PCM須經一過渡程序，優選為使用晶片上控制電路(on-chip control circuit)，來改變在第一電阻態的結構單元成為第三電阻態，並改變在第二電阻態的結構單元成為第四電阻態，以在安裝後編碼階段形成經編碼的PCM 14』。第三電阻態與第四電阻態之間的過渡被用來在存儲器中寫入數據，且可使用設定與復位脈衝而被引發，其中設定與復位脈衝可引發結構單元活動區域中的快速相變化，該結構單元適合用於電子產品任務功能的PCM晶片的運算。用於在安裝前程序中引發第一電阻態的程序在此描述，其中安裝前程序包括施加一個或多個「長設定」 (long set)脈衝，其導致在結構單元中建立一較低的電阻態。用於在安裝前程序中引發第二電阻態的程序在此描述，其中安裝前程序包括施加可選擇性的一個或多個設定脈衝(set pulse)或一個或多個復位脈衝(reset pulse)。雖然安裝程序可能導致被編程到第二電阻態的結構單元經歷一些擾亂，其反映在結構單元電阻的降低，但被擾亂的結構單元仍能良好地保持電阻在與第一電阻態相關聯的低電阻範圍之上。因為這個理由，儲存在使用安裝前程序的PCM晶片中的數據組，在安裝之後仍能被讀取。再者，晶片的操作模式在安裝之後能被改變，所以數據能使用更有效的設定及復位程序被讀取及寫入。另外一種選擇，在引發第一較低電阻態的區域的操作時，使用長設定脈衝(long set pulse)，晶片可在結構單元被保持在第一及第二電阻態的模式下被配置來做運算。此可被視為熱固化相變化存儲器晶片，可在更極端的熱環境中操作，也可在一般環境下操作， 而不須要被重新恢復(refreshed)。包含可擾亂現有技術的相變化存儲器結構單元的熱程序的代表性的安裝程序在圖2A、2B中被探討。表面黏著操作的階段顯示在圖2A、2B中。在這些圖所顯示的例子中， 引線框架組裝300及倒裝晶片組裝220被安裝及電連接到曝露在電路板IM的組裝面上的接合處123、223。在這個例子中的引線框架組裝300包括半導體鑄模(semiconductor die) 114，其安裝到引線116朝上的活動面。在鑄模中的連接墊113經由連接線112被電連接到引線 116上的連接指(bond finger) 115上的連接處。鑄模114、連接線112及連接指115被封入保護性的封裝殼119內，而構成組裝主體，而引線116從組裝主體凸出。引線116具有狗腿形狀，所以安裝腳117位於組裝主體之下，而當引線116的安裝腳117固定在接合處123上時，在組裝主體的下方平面及電路板的上方平面之間留有空隙。在這個例子中的倒裝晶片組裝220包括鑄模214，其安裝到組裝襯底206上的倒裝晶片，並電連接到組裝襯底206上的電路。電傳導性的球或凸塊212(典型為金屬，例如金或焊錫)被安裝在鑄模214上的連接墊213。連接到襯底206上的電路的接合墊205曝露在襯底206的鑄模接合平面，以提供接合處與連接球或凸塊212作接合。在襯底206的反面的第二級連接地207 (interconnect lands)經由襯底206上的電路被連接到接合墊205。 孔洞填滿物219則填滿鑄模214的活動面與組裝襯底206的鑄模安裝面之間的空間，以完成組裝。焊錫球216則被安裝到連接地207上，以提供倒裝晶片組裝220到電路板上的接合處223之間的連接。引線框架組裝300及倒裝晶片組裝220的第二級連接可經由焊接引線框架腳117 與第二級連接焊錫球216在接合處123、223上來完成。典型地，在安裝引線框架組裝300 及倒裝晶片組裝220之前，可通過沉積少量焊錫或焊塗料(例如鍍上去或印刷上去)於接合處(對倒裝晶片的連接，焊錫或焊塗料可選擇性地省略)，來準備電路板。然後，組裝物的方位可調整，使得腳117與焊錫球216對應電路板上的接合處123、223排列。組裝物可朝向電路板移動，使得腳117與焊錫球216停留在焊錫或焊塗料125、225上。之後，焊錫或焊塗料(或第二級連接焊錫球)被加熱使焊錫或焊塗料再流動，以完成電連接。典型地，在焊錫或焊塗料被提供之處，腳或球會被再流動的焊料所溼潤，使得焊料流動於接合處123、223的表面上及流動於該腳或球下方表面，如圖2B中的145及265所
7J\ ο加熱使焊錫或焊塗料再流動，一般為將組裝物送入再流動烤箱，依據適用於特定焊料的時間/溫度時程表，來提高組裝物的溫度。圖3顯示用於傳統焊錫(虛線)及無鉛 SMg焊錫的再流動加熱時程表的例子。無鉛焊錫具有較高的熔點，再流動較緩慢。因此， 無鉛焊錫的組裝物比起傳統焊錫的組裝物，必須被加熱到較高的溫度，並在該溫度維持較長的時間。對於典型的無鉛焊錫，在預熱階段，溫度會提高到150 180°C，而持續約60 120秒；然後，在再流動階段的持續時間超過30秒，在此期間溫度被更快速地提升到峰值溫度(約240°C )，並保持約10 20秒或更長，然後溫度再下降；通過再流動階段的溫度超過220°C。對於傳統焊錫，在預熱階段，溫度會提高到140 170°C，而持續約60 120秒； 然後，在再流動階段的持續時間超過30秒，在此期間溫度被更快速地提升到峰值溫度(約 225°C )，並保持約5秒或更長；通過再流動階段的溫度超過200°C。如在上述現有技術中所述，包括硫屬為基礎的材料或其它材料的以相變化為基礎的存儲器材料可以被應用到存儲器結構單元中。硫屬為基礎的相變化材料中的一類包含主成份為鍺(Ge)、銻(Sb)及碲(Te)的各類組合。這一類的材料被視為GST材料。相變化材料的合適成份具有基本化學計量數，其實際的化學式為Ge2Sb2Te515其它的GST的化學計量數包括例如Gejb2Te^ Gejb2Te^Gejb4Te7及其混合物。更一般化，基本相變化材料可包括Ge(!^b(2y)Te(x+3y)，其中χ及y為包括0的整數。其它除了 Ge^Te為主的材料以外的可用的基本相變化材料包括( 系統，其可表示為，而χ及 y為整數。可選擇性地，基本相變化材料也可選自Ag(x)h(y)Sb2I^系統，其中χ及y為小數， 可以小於1。摻雜的相變化材料也可以被使用，此相變化材料的基本化學計量數具有實際化學
13式例如Ge2Sb2I^5，加上介電質摻雜，例如加入添加物為10 15%或更多的原子百分比的氧化矽，或其它例如氮化矽等的介電質。美國專利申請案，名稱「Dielectric Mesh Isolated Phase Change Structure for Phase Change Memory」，艮口「用於相變化存儲器的介電質網格分隔的相變化結構」，申請號為12/觀6，874，可當作參考。再者，複合物摻雜也可被使用，例如描述在審理中的美國專利申請案，其申請號為 12/729，837，名禾爾「Phase Change Memory Having One or More Non-Constant Doping」， 即「具有一或更多非固定的摻雜量的相變化存儲器」，申請日為2010年3月23日，可當作參考。Ge2Sb2I^5具有熔點約175°C，而其它的化學計量數的材料有較低的熔點。在再流動操作的預加熱階段，溫度可提升至接近(或可超過)這個溫度，；然後，在再流動階段，組裝物可維持在這個溫度之上。結果，無定形相材料可過渡到結晶相，因此將失去已經儲存的任何數據。因為這個理由，在現有技術中，於安裝前，PCM為主的存儲器是尚未被編碼的。圖4顯示相存儲器結構單元400的剖面示意圖，其中存儲器結構單元400包括由相變化材料為主體所構成的存儲器單元416。存儲器結構單元400包括第一電極420及第二電極440。第一電極420延伸通過介電質430，而接觸到存儲器單元416的底面，而第二電極440則位於存儲器單元416之上。第一及第二電極420、440可包含例如TiN或TaN。 另外的選擇，第一及第二電極420、440的任一個可用W、WN、TiAlN或TaAIN，或進一步包含一個或多個元素，其選自摻雜的 Si、Si、C、Ge、Cr、Ti、W、Mo、Al、Ta、Cu、Pt、Ir、La、Ni、N、0、 Ru或其組合物。在顯示的實施例中，介電質430包括SiN。此外，其它介電質也可選擇性地使用。從圖4中可以看出，第一電極420的相對較窄的寬度422(在一些實施例中可以是直徑)導致第一電極420與存儲器單元416之間的接觸面積小於第二電極440與存儲器單元416的接觸面積。因此，電流集中在存儲器結構單元416中鄰接第一電極420的部分，而產生接觸或接近第一電極420的活動區域410，如圖所示。存儲器單元416也包括了在活動區域410之外的非活動區域413，顧名思義其在操作中是不活動的而並不進行相過渡。存儲器單元416包括基本相變化材料。存儲器單元416的基本相變化材料在一個例子中包括Ge2Sb2Te515基本材料可被定義為選自相變化材料的元素的組合，並以該材料的濃度特性被沉積。當加入添加物，基本材料中的元素彼此的相對濃度並未改變。更確切地說，在基本相變化材料被摻雜添加物的例子中，二氧化矽沿著上下電極420、440之間的電極間電流路徑有添加物濃度輪廓 (additiveconcentration profile)。在這個添加物濃度輪廓中，二氧化矽中的氧和矽成份可具有組合濃度約15% (Si為5%加0為10% )。如上述，其它相變化材料及其它添加物也可以使用。活動區域410由摻雜的相變化材料411所構成。摻雜的相變化材料411具有與基本材料相同的化學計量數，且具有產生自製造過程中對晶片處理的固態相；在這個例子中，該材料具有對應於初始電阻態的電阻態。圖5探索地顯示圖4的存儲器結構單元，其中活動區域410由摻雜的相變化材料 412所構成，其具有與初始態材料不同的形態，為施加「長設定脈衝」的結果。使用穿透電子顯微鏡(transmission electron microscopy, TEM)可觀察到在裝置製造之後的初始態， 包括活動區域410及非活動區域413的相變化材料的存儲器單元416具有多晶形態，其具有相對小的顆粒大小，均勻地分布在下電極420之上。再者，在曝露集成電路於下烘烤1小時後，在TEM影像中可觀察到初始態的多晶形態的外觀並未改變。在強設定脈衝之後，如以下更詳細的描述形態發生變更，使得在下電極420之上的活動區域410包括相變化材料較大的顆粒。再者，在曝露集成電路於下烘烤1小時後，在下電極420之上的較大顆粒仍然可在TEM影像中看到。在復位脈衝之後，在下電極420之上的活動區域410 變成無定形相。再者，在曝露集成電路於245°C下烘烤1小時後，之前的無定形相區域產生結晶，在下電極420之上呈現相對較小的顆粒。在以GST為主的系統中，可以觀察到活動區域進行化學計量數的偏移，其為「長設定」操作的結果，而導致增加銻的濃度。使用長設定操作以獲得低電阻的解釋可為當銻級數增加，富含銻(Sb-rich)的化學計量數的GST具有相對較低的電阻。再者，在長設定脈衝之後，活動區域410能具有相對於初始態及被設定脈衝所引發的設定態的顆粒大小更大的顆粒大小。使用長設定操作以獲得低電阻的解釋可為在活動區域中的大顆粒大小產生在讀取時在電流路徑上具有較少顆粒邊界的結構；因此，當顆粒大小增加，便產生相對較低的電阻。再者，使用長設定操作以獲得低電阻的解釋可為介電質摻雜或其它添加物與相變化材料，因施加長設定脈衝的能量所產生的結果，會以降低電阻的方式而彼此作用。上述這些解釋的任何一個或全部可能對使用長設定脈衝所獲致的形態的獨特性質產生貢獻。這個形態可命名為「溫度固化形態」，因為在熱應力下，其所具有的最大電阻不會超過一個預定的最大值。試驗顯示使用這個技術，可容忍模擬的245°C下烘烤1小時的熱程序，而沒有數據的損失。在其它的相變化材料中，相似的溫度固化形態可以被期待。當材料的混合焓隨著活動區域的熱力性質作改變，導致可與結晶相形態區別的較低電阻形態的形成，該結晶相形態為存儲器結構單元所採用以響應熱程序，例如焊接程序或其它熱程序。圖6顯示位計數對電阻的對數-對數坐標圖，其中配置如圖5中的測試晶片的代表性電阻狀態(「數據線」)被顯示，其中使用的GST材料包括初始態、設定態(在「設定」 程序之後的狀態)，及復位態(在「復位」程序之後的狀態)。初始態為包括相變化材料的鑄模的製造之後的材料狀態，此工藝的溫度可達400°C或以上，且此工藝在任何「設定」或 「復位」編程之前。在此初始態中，在晶片上的相變化材料能呈現多晶相，其具有數據線標示為「初始」的電阻。如上述的「設定」操作一般為比「復位」操作較低的電流操作，並由施加設定脈衝所引發，其中設定脈衝的長度約在10微秒或較短的範圍內，而強度足夠使得無定形相材料的結構單元的活動區域過渡到結晶相或多晶相。此「設定」態能具有比初始態更低的電阻，結果為標示為「設定」態的電阻數據線是更低的。如上述的「復位」操作一般為比「設定」操作較高的電流操作，並由施加復位脈衝所引發，其中復位脈衝的長度約在數十納秒的範圍內，而強度足夠使得結晶相材料的結構單元的活動區域過渡到無定形相。復位脈衝快速切斷的結果，相變化程序被驟冷，而至少有一部分的相變化材料穩定在無定形相。 因為「復位」態比初始態或「設定」態有更多無定形相，所以標示為「復位」態的電阻數據線是較高的。一種改良的編碼方法在此描述，其包括「長設定脈衝」(long set pulse)，產生低電阻的「超級設定」(super-set)態。圖7A顯示脈衝形狀，名義上以電流量對時間作圖，施行「設定」、「長設定」及「復位」操作。「設定」操作被具有上升沿587的脈衝所引發。在此上升沿，相變化材料的溫度從室溫增加到結晶化過渡溫度之上，其名義上電流穿過圖中的 T。線，但低於熔化溫度，其名義上電流穿過圖中的Tm線。然後，保持脈衝在高度588，使材料保持在該溫度維持一段足以建立「設定」態的時間。此脈衝有下降沿589，其下降相對緩慢， 逐漸降低溫度至室溫，使得材料安定在結晶相。「復位」操作必須有非常陡的上升沿584到達一個強度，其能傳遞足夠能量至活動區域，使得相變化材料的溫度超過熔點Tm，其名義上電流穿過圖中的Tm線；然後，維持脈衝在高度585，以使得溫度維持在該溫度一段非常短的時間；此脈衝有快速的下降沿586，以快速下降溫度至室溫，使得材料在固化於無定形相之前沒有足夠時間結晶。「長設定」操作被具有上升沿581的脈衝所引發。在此上升沿，相變化材料的溫度從室溫增加到結晶化過渡溫度之上，其名義上電流穿過圖中的T。線，但低於熔化溫度，其名義上電流穿過圖中的Tm線；然後，保持脈衝在高度582，使材料保持在該溫度維持一段足以建立「設定」態的時間；此脈衝有下降沿583，其下降相對緩慢，以逐漸下降溫度至室溫，使得材料安定在具較低電阻的溫度固化形態和結晶相，而建立「超級設定」態。從圖7A可以觀察到長設定脈衝在比典型的設定脈衝更長的時間區間內，明顯傳遞了更多的能量。在顯示的例子中，長設定脈衝的峰值是低於達到熔化溫度Tm所需的電流電平。可以期待在實施例中，長設定脈衝所傳遞的能量可能足夠導致活動區域的溫度超過熔化溫度Tm。然而，該脈衝的緩慢拖拽的下降沿583可確保在活動區域中的材料在冷卻時將結晶，以呈現穩定的固態一「超級設定」態。長設定脈衝的實際脈衝波形可被改變以適合特定的實施例，且可由經驗決定。圖7B及7C分別顯示一般設定脈衝及長設定脈衝。在圖7B中，設定脈衝顯示為具有脈衝長度為3微秒，具有最大電流600微安，每階梯為500納秒，共下降6階梯。圖7C顯示長設定脈衝具有脈衝長度為192微秒，具有最大電流1760微安，每階梯為12微秒，共下降16階梯。更典型的長設定脈衝實質上較短並具有較低的強度。然而，長設定脈衝實質上比電平設定脈衝有更多能量，提供活動區域中運動變化所需的能量，以形成溫度固化的長設定形態。長設定脈衝的特徵為具有比用於建立較高電阻態的設定脈衝明確更多的能量含量(功率對時間的積分)。舉例來說，長設定脈衝具有至少10倍於電平設定脈衝的能量含量，而能引發溫度固化態。在一些例子中，長設定脈衝具有100倍於電平設定脈衝更多的能量含量，而能引發溫度固化態。在一些實施例中，可以期待長設定脈衝具有至少2倍於電平設定脈衝的能量含量，而能引發溫度固化態，其取決於存儲器的大小和配置，及相變化材料的組成。圖7D 7L顯示用於長設定操作的各種脈衝波形，可應用來在結構單元的相變化材料主體的活動區域中導致較低電阻修改過的形態。在圖7D中，具有較長持續時間和較快上升及下降沿的單一方形脈衝700被施加， 其振幅在熔化門限701之上，以對相變化材料產生在高溫相所累積的持續時間足夠在活動區域形成強設定形態。代表性的脈衝寬度的範圍從約0. 5毫秒到超過200毫秒，取決於使用的材料、存儲器結構單元的配置、陣列中存儲器結構單元的數量、在設定/復位循環數目中結構單元的特定壽命，及其它因素。圖7E顯示長設定操作可以一序列的方形脈衝702、703來實施，其在高溫相所累積的持續時間足夠在活動區域形成強設定形態。
圖7F顯示長設定操作可以一序列逐步下降強度的方形脈衝704、705、706來實施，其在高溫相所累積的持續時間足夠在活動區域形成強設定形態。逐步下降強度可避免在結構中形成接口層及區域性的不規則。圖7G顯示長設定操作可以單一脈衝707來實施，此脈衝707具有快速上升沿和具有固定或接近固定斜率的斜坡型拖拽沿或尾部708，其在高溫相所累積的持續時間足夠在活動區域形成強設定形態。形成脈衝的尾部708能使原子的移動更溫和，而不會突然停止(驟冷quench)。因此，可避免在活動區域形成接口層。對於具有快速拖拽沿的脈衝，該拖拽沿在比驟冷切斷(quench cutoff)更短的時間間隔內的斜面為0，快速拖拽沿可被視為「驟冷」(quench)，其導致在活動區域的材料固化在無定形相。對Ge2Sb2I^5為主的相變化材料，此驟冷切斷約10納秒，但對不同的相變化材料，此時間將不同。在圖7G所示的實施例中，拖拽沿斜面具有明顯大於驟冷切斷的時間間隔，例如大於驟冷切斷時間的兩倍，也可以5倍到10倍長或更長。圖7H顯示長設定操作可以一序列的脈衝709、710來實施，此脈衝709、710具有相對長而固定或接近固定斜率的斜坡型拖拽沿，其在高溫相所累積的持續時間足夠在活動區域形成強設定形態。對於具有峰電流值足夠導致對相變化材料在第一持續時間內的活動區域的溫度超過熔化門限的脈衝，其斜坡型拖拽沿的電流強度在比驟冷切斷時間明顯更長的時間間隔內下降。在這個例子中，可減少在相變化材料的主體內形成接口。圖71顯示長設定操作可以單一脈衝711來實施，此脈衝711具有快速上升沿和具有改變斜率的斜坡型拖拽沿或尾部712，其中的斜率在拖拽沿的長度內從相對較高的負斜率變換成接近0的斜率，其在高溫相所累積的持續時間足夠在活動區域形成強設定形態。對於具有峰電流值足夠導致對相變化材料在第一持續時間內的活動區域的溫度超過熔化門限的脈衝，其斜坡型拖拽沿的電流強度在比驟冷切斷時間更長的時間間隔內下降。在這個例子中，可減少在相變化材料的主體內形成接口。圖7J顯示長設定操作可以一序列脈衝713、714來實施，此脈衝713、714具有改變斜率且相對長尾部的斜坡型拖拽沿，其在高溫相所累積的持續時間足夠在活動區域形成強設定形態。在序列中的每個脈衝或只有序列中的最後一個脈衝的特徵為具有峰電流值足夠導致對相變化材料在第一持續時間內的活動區域的溫度超過熔化門限，其斜坡型拖拽沿的電流強度在比驟冷切斷時間明顯更長的時間間隔內下降。圖7K顯示長設定操作可以一序列脈衝715、716來實施，此脈衝713、714具有振幅逐步下降及相對長尾部的固定或接近固定斜率的斜坡型拖拽沿，其在高溫相所累積的持續時間足夠在活動區域形成強設定形態。在序列中的每個脈衝或只有序列中的最後一個脈衝的特徵為具有峰電流值足夠導致對相變化材料在第一持續時間內的活動區域的溫度超過熔化門限，其斜坡型拖拽沿的電流強度在比驟冷切斷時間明顯更長的時間間隔內下降。圖7L顯示長設定操作可以單一脈衝717來實施，此脈衝717具有快速上升沿和具有逐步下降的斜坡型拖拽沿或尾部718，其在高溫相所累積的持續時間足夠在活動區域形成強設定形態。圖7D 7L顯示長設定操作的各種脈衝波形。當然，其它脈衝型式及脈衝序列也可應用來達到在活動區域中導致形成強設定形態的結果。圖7M為對相變化材料在245°C下烘烤1小時，電阻變化(電阻飄移)對設定脈衝
17長度的示意圖。對於給定的脈衝強度，由於烘烤之故，較短的脈衝長度使得活動區域的形態進行負電阻飄移。對較長的脈衝長度，電阻飄移是正的，並在當溫度固化形態建立時飽和。 在這個例子中，對於比約60微秒更長的脈衝長度，電阻飄移約2. 5K歐姆。對使用在這些例子中的介電質摻雜的GST材料來說，持續時間介於10至100微秒，最大電流強度介於1至 100微安，電流強度在10至20個相等的步階中降為0，或從脈衝開始附近的峰電流傾斜到末端為0的長設定脈衝能使長設定結構單元的電阻分布移到IOK歐姆以下。較長及/或多重的長設定脈衝可能被需要來緊化長設定結構單元的分布。對在此描述的技術的實施例， 長設定脈衝的特徵可為一種電流脈衝，其足夠導致活動區域呈現出由於之前描述的高溫烘烤所引起的電阻飄移飽和的形態。圖8A 8D所顯示在操作中的陣列中的電阻態在此描述。在這個例子中，在編程之前(圖8A)所操作並退火的結構單元是在初始態692。對選擇的結構單元進行數據組的編碼時，對一些結構單元使用「長設定」操作，並對其他結構單元使用「軟設定」操作，來對一些結構單元進行編碼，以分別建立「超級設定」態698(圖8B)及「軟設定」態694(圖8C)。 稍後，晶片可被安裝或經歷包括例如焊料再流動程序的熱事件。如上述，「超級設定」態及 「軟設定」態的電阻數據線實質上是不被熱事件所擾動的。可選擇性地，安裝的晶片可經由 「復位」操作，以轉變在「超級設定」態的結構單元成為「復位」態696(圖8D)；經由「設定」 操作，以轉變在「軟設定」態的結構單元成為「設定」態(未圖示)。在圖8D中，「設定」態結構單元被當作「1」結構單元被讀取，而「復位」態結構單元被當作「0」結構單元被讀取。可選擇性地，「設定」態結構單元也可被當作「0」結構單元被讀取，而「復位」態結構單元則被當作「1」結構單元被讀取。在「設定」態電阻數據線與 「復位」態電阻數據線間有足夠的「窗口」使得感測電路來區分它們；也就是說，感測電路能明確地讀取被給的結構單元是「1」或是「0」。使用長設定脈衝，數據能以一數據值及初始態、復位態或設定態其中任一個作為其它數據值來被編碼。使用長設定脈衝來建立低電阻態能夠讓結晶相形態使用來儲存每結構單元1位的數據，以與多位結構單元區別；該多位結構單元對於數據值中的一個，使用復位態，而對於多個其它數據值，則使用多個結晶相形態。相變化存儲器裝置可被設計來在本領域中使用長設定模式來操作。在另外的選擇中，集成電路在安裝後能被配置來從長設定模式改變成電平模式，以改善操作速度。在實施例中，使用將寫入程序從長設定模式改變成更典型的設定及復位模式的技術的感測電路能夠在至少兩種感測放大模式中操作一種在焊接前及「設定」及「長設定」操作後進行感測； 另一種在焊接後接著的「設定」及「復位」操作之後進行感測。這些顯示在圖9A及圖9B中。 在「設定」及「長設定」之後，而在焊接之前的感測放大電平(圖9A)必須在「超設定」態電阻數據線698及「軟設定」態電阻數據線694之間的感測窗口中操作，如箭頭標示為S. A. 1 所示。在焊接之後的感測放大電平，其「設定」及「復位」操作(圖9B)必須在「設定」或「軟設定」態電阻數據線694及「復位」態電阻數據線696之間的感測窗口中操作，如箭頭標示為S. A. 2所示。初始態電阻數據線692也顯示在此，而可被使用來在一些實施例中代表一數據值。圖10顯示相變化材料被加熱到對應焊料再流動程序的溫度及所需時間的模擬， 其建議「長設定」脈衝所引發的較低電阻數據線在熱循環後實質上並未改變；「軟設定」或「軟復位」脈衝所引發的較高電阻數據線則稍微變寬，如圖10虛線652所示，並飄移至較低電阻，而達到一電阻範圍，其最小電阻超過溫度固化低電阻態的最大電阻。使用「軟復位」操作來實現用於預編碼裝置的第二較高電阻態，則預編碼「軟設定」態也可能被實現。「軟復位」操作涉及施加一復位脈衝到結構單元，使所述結構單元適應來引起第二較高電阻態。在安裝期間遭遇熱循環之前，復位脈衝導致無定形活動區域的形成。在熱循環期間，無定形相活動區域可能轉移到較低電阻結晶相，以致較高電阻態的最小電阻由結晶相形態所提供，而結晶相形態是在熱應力下從無定形相中由電阻中的飄移而造成。然而，造成的第二電阻態確保甚至在熱循環後，結構單元具有高於較低電阻態的電阻。較高電阻態的最小電阻由一結晶相形態所提供，此結晶相形態在下列其中的一種或多種中與較低電阻態的溫度固化形態是不同顆粒大小、化學計量數、或介電質摻雜結構。圖11是溫度固化相變化存儲器裝置的簡化圖，此溫度固化相變化存儲器裝置包括一存儲器陣列730，且包括能夠在兩種感測模式中操作的感測電路。所提供的電路具有兩參考電流源734、736，且兩參考電流源734、736可切換地耦合到一參考節點810和感測放大器750的負載電路(由電阻725所代表)。一參考電流源734響應插入開關720而用於一初始模式，另一參考電流源736響應插入開關721而用於一運算模式。相變化存儲器陣列 730經由適當的解碼和偏壓電路而耦合到感測節點811和感測放大器750的負載電路726。 使用開關720、721或其它適當的控制電路，在晶片上的控制邏輯(顯示於圖12)控制模式之間的切換。在現有技術中，種種多模式感測放大器電路被用於感測多層結構單元，且容易把這樣的電路調適到目前的使用。圖12為集成電路1010的簡化方塊圖。集成電路1010包括使用存儲器結構單元而實現的存儲器陣列1012，且具有如此處所敘述的支持相變化存儲器的預編碼的雙模感測電路。字線解碼器1014耦合到且與多個字線1016電性通訊，多個字線1016沿著存儲器陣列1012中的列(rows)被排列。位線(行)解碼器1018與多個字線1020電性通訊，多個字線1020沿著存儲器陣列1012中的行(columns)被排列。地址在總線1022上被供應到字線解碼器和驅動器1014以及位線解碼器1018。在區塊IOM中的雙模感測電路(感測放大器)和數據輸入結構經由數據總線10 耦合到位線解碼器1018。從集成電路1010 上的輸入/輸出埠來、或從集成電路1010內部或外部的其它數據源來的數據經由數據輸入線10 被供應到在區塊IOM中的數據輸入結構。其它電路1030可能被包括在集成電路1010上，例如一通用處理器或專用應用電路、或提供由陣列1012所支持的單晶片系統 (system-on-a-chip)功能性的模塊的組合。從區塊IOM中的感測放大器來的數據經由數據輸出線1032被供應到在集成電路1010上的輸入/輸出埠、或到集成電路1010內部或外部的其它數據目的地。在此例中所實現的一控制器1034使用一狀態機器而控制從偏壓電路1036中的電壓和電流源來的應用電壓和電流，以應用於相變化存儲器陣列的偏壓配置。通過感測第一和第二電阻狀態，耦合到陣列的所述控制電路和偏壓電路受配置來執行過渡程序以在第一模式中用所述感測電路讀取數據組，且把在第一電阻狀態的結構單元改變為第三電阻狀態，並把在第二電阻狀態的結構單元改變為第四電阻狀態，以便在第二模式中使用所述感測電路，數據組是可讀取的，來通過在所尋址的結構單元中引發第三和第四電阻態而執行寫入程序以把數據寫入陣列，且來通過感測第三和第四電阻態，以在第二模式中使用所述感測電路，而執行讀取程序以讀取在陣列中的數據。使用在現有技術中所知的專用邏輯電路，控制器1034可被實施。在可替代的實施例中，控制器1034包括一通用處理器，通用處理器可能在相同的集成電路上被實施，以執行電腦程式以控制裝置的操作。在更其它的實施例中，專用邏輯電路和通用處理器的組合可能被利用來實施控制器1034。圖13為製造期間在相變化存儲器晶片中用於預編碼一數據組的程序流程圖。製造過程包括製造包括晶片的一晶圓，所述晶片包括相變化存儲器陣列(1300)。通常，使用晶圓級測試設備，一晶圓測試程序被運用來特性化其性能，且檢測在所述晶圓上的失敗晶片(1301)。下一步，在晶圓上的鑄模在一單晶片或多晶片的包裝中被分開和包裝以適於遞送到顧客，例如原來的設備製造商或者將在電路板或其它襯底上安裝晶片包裝的其它顧客 (1302)。通常，使用測試設備再次測試個別的包裝或鑄模，此測試設備能夠是在一包裝工廠內或別處的一組裝在線(1303)。如果所述個別的鑄模失敗於測試(1304)，它們可能被放棄或另外處理(130 。如果所述個別的鑄模通過測試(1304)，則能夠執行一預編碼操作。預編碼操作能夠由在控制器中的晶載邏輯所獨有地控制，或由耦合到鑄模的晶片編程設備所控制，或者能夠使用晶載邏輯和編程設備的使用組合。在替代例中，在封裝鑄模之前的晶圓測試階段能夠執行預編碼。在一實施例中，使用具有相變化存儲器陣列的晶片上的輸入和輸出資源，編程設備能夠被編程來遞送一指令，此指令被解讀為預編碼指令，此預編碼指令之後接著用於將被編碼的數據組的地址和數據的信息。晶載控制器受配置來提供一狀態機器，此狀態機器則能夠自動執行一程序來尋址陣列、控制偏壓電路、及控制存儲器陣列的計時和操作，以便執行預編碼。例如，通過施加包括一個或更多個長設定脈衝的一長設定序列，如這裡所敘述的預編碼包括在儲存邏輯「0」的結構單元中引發一較低電阻態(1306)。 在一些實施例中，施加一序列的長設定脈衝以便為儲存邏輯「0」的結構單元減少在電阻分布中的尾部位，可能是令人滿意的。還有，例如，通過使結構單元保留在初始狀態中或者通過施加一設定脈衝或一復位脈衝，預編碼包括在儲存邏輯「1」的結構單元中引發一較高電阻態(1307)。注意的是把邏輯「0」和「1」分別分配到第一和第二電阻態可以被反向。在一些實施例中，使用「軟」設定脈衝或「軟」復位脈衝以便引發第二電阻態，可能是令人滿意的。所述「軟」設定脈衝比電平設定脈衝具有較短期間或較低強度。用於引發第二電阻態的「軟」脈衝的使用可能可改善操作在此方式中的相變化存儲器陣列的耐久性。使用較低和較高電阻態，在將數據組寫入相變化存儲器陣列之後，製造程序能夠包括用於驗證預編碼的步驟(1308)。驗證步驟牽涉到使用用於感測電路的過渡模式設定而讀取數據組，且把它與輸入數據組比較來驗證成功的編程。驗證操作能夠由在控制器中的晶載邏輯所控制，或由與鑄模耦合的測試設備所控制，或者通過能夠使用晶載邏輯和測試設備的使用組合而被控制。例如，使用具有相變化存儲器陣列的晶片上的輸入和輸出資源，編程設備能夠被編程來遞送一指令，此指令被解讀為預編碼指令，此預編碼指令之後接著用於將被編碼的數據組的地址和數據的信息。晶載控制器受配置來提供一狀態機器，狀態機器則能夠自動執行一程序來尋址陣列、控制偏壓電路、及控制存儲器陣列的計時和操作，以便執行去驗證成功的預編碼所需要的讀取和比較程序。在驗證預編碼之後，晶片在製造程序中能夠向前運送以在印刷電路板或其它襯底上安裝晶片。相似程序能夠被使用來設定相變化存儲器結構單元為基礎的保險絲的狀態。圖14為用於一實施例的安裝後再更新(refresh)的流程圖。如上所解釋的，使用電平設定和復位操作，能夠再更新在印刷電路板或其它襯底上的預編碼相變化存儲器，而使用長設定模式，預編碼數據儲存在預編碼相變化存儲器中。如此，在一製造程序中，一組用於電路板的「設計入」晶片被收集，包括預編碼相變化存儲器和可能其它的預編碼存儲器晶片。還有，在如單晶片系統(SOC)裝置所知的一些實施例中，在此階段，提供一單晶片，此單晶片包括一相變化存儲器陣列和其它電路。下一步，使用能夠涉及熱循環的程序，多個晶片(或晶片)被安裝在一電路板或其它襯底上。安裝程序能夠造成在較低電阻態中的相變化結構單元呈現出第一電阻態(其可能來自較低電阻態而本質上未改變)，在較高電阻態中的相變化結構單元呈現出第二電阻態(其可能比原來的較高電阻態有一加寬的或較低電阻分布)。為了再更新，在一焊接或其它熱事件之後，使用在感測放大器的過度模式設定、感測第一和第二電阻態，而讀取在相變化存儲器陣列中已預編碼的數據組(140 。使用晶載(on-chip)緩衝器或可替代地在電路板上可用的晶離(off-chip)存儲器，在此方式中所讀取的所述數據能夠被寫回。使用用於存儲器的運算模式，數據被寫回，此存儲器適用於所應用產品的任務功能。因此，程序包括通過例如施加一復位序列來引發一典型的復位態，而在儲存邏輯「0」的結構單元中引發一第三電阻態(140 。還有，此程序包括通過例如施加一設定序列來引發一典型的設定態，而在儲存邏輯「1」的結構單元中引發一第四電阻態(1404)。用於運算模式的過渡模式讀取操作和寫回程序能夠由在控制器中的晶載邏輯所控制，或由與板耦合的測試設備所控制，或者通過能夠使用晶載邏輯和測試設備的使用組合而被控制。例如，使用具有相變化存儲器陣列的晶片上的輸入和輸出資源，測試設備能夠遞送一指令，此指令被解讀為過渡模式中的過渡模式讀取指令，此指令之後接著用於將被編碼的數據組的地址和數據的信息。晶載控制器受配置來提供一狀態機器，狀態機器則能夠自動執行一程序來尋址陣列、控制偏壓電路、及控制存儲器陣列的計時和操作，以執行所需要的過渡模式讀取程序和運算模式寫回，以便改變儲存數據的結構單元的電阻態成為運算模式電阻態。在用於改變安裝前電阻態成為運算模式電阻態的過渡模式之後，電路板測試可被執行，包括讀取程序來驗證碼的準確性，或使用感測電路的運算模式來測試所執行的碼的操作(1405)。在步驟1406中，電路板是否通過測試能夠被決定。如果電路板失敗於所述測試，它能夠被返回以便修理或重新編程(1407)。如果電路板通過所述測試，產品能夠被遞送到顧客或通過製造程序而建立成為完成品(1408)。圖15 圖17顯示用於存儲器結構單元的一些可替代的結構，所述存儲器結構單元能夠用於按照此處所敘述而操作的相變化存儲器裝置。以上所敘述的材料可能可在圖 15 圖17的存儲器結構單元中實施，因此這些材料不再重複詳細敘述。圖15為一存儲器結構單元1500的截面視圖，存儲器結構單元1500包含一存儲器單元1516，存儲器單元1516由沿著電極間的電流路徑通過存儲器單元1516的相變化材料的主體所構成。活動區域1510可包含具有如上述所討論的形態的相變化材料，對應於用來表示結構單元中數據的電阻態。存儲器結構單元1500包括介電質間隔物1515，其分開第一電極1520與第二電極 1540。存儲器單元1516延伸跨過介電質間隔物1515而與第一電極1520與第二 1540接觸，因而在第一電極1520與第二電極1540之間定義了電極間電流路徑，此路徑長度由介電質間隔物1515的寬度所定義。在運作時，當電流在第一電極1520與第二電極1540之間通過，並且穿越存儲器單元1516時，活動區域1510的加熱速率比存儲器單元1516的其餘部分(例如非活動區域151 更為快速。圖16為一存儲器結構單元1600的截面視圖，此存儲器結構單元1600包含一存儲器單元1616，存儲器單元1616由沿著電極間的電流路徑通過存儲器單元1616的相變化材料的主體所構成。活動區域1610包含具有如上述所討論的形態的相變化材料，對應於用來表示結構單元中的數據的電阻態。存儲器結構單元1600包括一柱狀存儲器單元1616，其接觸第一電極1620的頂部表面1622及第二電極1640的底部表面16M。存儲器單元1616具有實質上與第一電極 1620以及第二電極1640相同的寬度，以定義出被介電質所環繞的多層柱狀體(未顯示)。 在運作時，當電流在第一電極1620與第二電極1640之間通過，並且穿越存儲器單元1616 時，活動區域1610的加熱速率比存儲器單元1616的其餘部分(例如非活動區域1613)更為快速。圖17為一存儲器結構單元1700的截面視圖。存儲器結構單元1700包含一存儲器單元1716，存儲器單元1716由沿著電極間的電流路徑通過存儲器單元1716的相變化材料的主體所構成。活動區域1710包含具有如上述所討論的形態的相變化材料，對應於用來表示結構單元中的數據的電阻態。存儲器結構單元1700包括一孔型存儲器單元1716被介電質(未顯示)所包圍，孔型存儲器單元1716接觸位於第一電極1720的頂部表面及第二電極1740的底部表面。存儲器單元具有小於第一電極與第二電極的寬度，且在運作時當電流在第一電極與第二電極之間通過，並且穿越存儲器單元時，活動區域的加熱速率比存儲器單元的其餘部分更為快速。圖18為一集成電路1810的簡化方塊圖，集成電路1810包含一存儲器陣列1812， 存儲器陣列1812利用具有如在此所討論的溫度固化相變化存儲器的存儲器結構單元實施，存儲器結構單元具有一溫度固化相位變化存儲器。存儲器結構單元儲存單一位，數據值 (0與1)通過結晶相形態表示在此單一位中，此結晶相形態包括用於低電阻態的溫度固化形態，以及包括最小電阻值的一高電阻態，此最小電阻值是通過不同於溫度固化形態的結晶相位形態所提供。一字線解碼器1814偶合於且與多個字線1816電性通訊，多個字線1816 沿著存儲器陣列1812的列(row)被排列。一位線(行)解碼器1818與多個位線1820電性通訊，多個位線1820以沿著存儲器陣列1812的行被排列。總線上的地址1822提供至字線解碼器與驅動器1814以及位線解碼器1818。感測電路(感測放大器)與在方塊18 中的輸入數據的結構經由數據總線1擬6偶合至位線解碼器1818。數據通過輸入數據線1擬8 從集成電路1810的輸入/輸出埠，或從集成電路1810的其它內部或外部數據源，供應至方塊1擬4的數據輸入結構。其它電路1830可被包括於集成電路1810上，例如一通用處理器或特定目的應用電路、或是模塊的組合，模塊的組合提供被存儲器陣列1812所支持的單晶片系統功能。數據經由一數據輸出線1832從在方塊1擬4中的感應放大器供應到集成電路1810上的輸入/輸出埠，或到集成電路1810內部或外部的其它數據目的地。如圖所示，使用溫度固化形態來編碼的相變化存儲器結構單元可用來作保險絲1813，保險絲1813 編碼以作為冗餘或在集成電路上的其它使用。—控制器1834在此實施例中被實施，控制器1834使用一狀態機控制來自於偏壓電路1836中的電壓與電流源的應用電壓與電流，以作為相變化存儲器陣列的偏壓安排上的應用。控制電路與偏壓電路耦合至存儲器陣列1812，存儲器陣列1812被安排來通過使用感測電路來感測第一與第二電阻態，以執行讀取數據組的程序，並且通過使用用於低電阻態的長設定程序或使用用於高電阻態的典型設定或軟設定以及典型復位或軟復位的其中之一，來誘發在地址結構單元中的第一與第二電阻態，來執行寫入數據至存儲器陣列1812 的寫入程序。控制器1834可使用如已知的特殊目的邏輯電路來實施。在另一實施例中，控制器1834包含一通用處理器，其可在相同的集成電路上實施來執行一電腦程式以控制裝置的運作。在其它的實施例中，特殊目的邏輯電路的組合與一通用處理器可使用於控制器18；34的實施。使用包含0. 18微米嵌入型PCM測試晶片組來進行估計，PCM測試晶片組具有如圖 5的結構。在測試晶片底部電極的直徑從30納米至50納米，具有重設電流介於300微安與1毫安之間。圖6如同上述，顯示典型設定、復位、及測試晶片的初始態電阻值分布。設定與重設阻值分布在烘烤(圖19)後重疊。圖20顯示仿真焊接過程不會改變PCM結構單元初始態電阻值分布。這可能是因為BEOL過程中的最大溫度趨近於400°C，遠高於焊接的溫度。另一方面，在設定運作期間PCM結構單元所歷經的溫度實際地高於最大BEOL過程的溫度。因此，期待設定態不會在烘烤後改變將是合理的。圖21顯示具有一 20微秒的脈衝的設定電阻值在烘烤後未改變。這些結果建議兩個不同編程組(結晶)的狀態在焊接過程後將能夠保持可分別的電阻值分布。達到存活於焊接過程後的可分別狀態的解決方法是使用較強的設定狀況來編程「0」狀態的結構單元。「1」狀態結構單元可被編程進入重設態，或為了更大的裕度(後焊接)，「1」狀態結構單元可不被編程，也就是說，停留在初始態。如圖22所示，在烘烤前與烘烤後的初始狀分布仍然非常穩定。以上討論的圖7M顯示一組狀態在對51烘烤1小時後的設定態的電阻飄移隨著設定脈衝的期間而定。較短的( 20 μ s)設定脈衝造成一正電阻值飄移。當設定脈衝比60 μ s長時，正阻值飄移在2. 5ΚΩ飽和。為了在焊接後達到足夠的電阻值裕度，強設定結構單元的電阻值保持低於10ΚΩ。典型地，10 μ s 100 μ s的設定脈衝期間是足夠長，由強度、結構單元結構等所決定，以移動強設定結構單元的主電阻值分布低於10ΚΩ。為了使電阻值分布緊化，較長以及多復位脈衝是需要的。強設定結構單元的烘烤後電阻值分布是低於8Κ Ω，並且這與初始態結構單元比較下產生100Κ Ω電阻值差(圖22)。在245°C烘烤1小時後>在強設定結構單元與復位結構單元之間的存儲器窗口大約為4ΚΩ (圖23)。這些結果確認了用於執行可靠的PCM焊接前編碼方案的編程方法的可行性。為了調查此強設定操作加上的烘烤在PCM可靠度的效果，使用此狀況進行編程與烘烤後的結構單元使用電平設定與復位編程狀況被循環。圖M顯示在仿真焊接烘烤過程後，強設定結構單元能被循環超過一千萬次而未質量下降。穿透式電子顯微鏡(TEM) 被用來分析在這些操作後的物理現象。與初始態作比較，長設定操作產生溫度固化形態在底部電極上具有較大的晶粒區域，使底部電極有助於結構單元的電阻值的降低。為了達到增加對比以顯示顆粒大小，角度環狀暗場掃描穿透電子顯微鏡(Angle Annular Dark Field Scanning Transmission Electron Microscopy，簡稱LAADF-STEM)已被用來分析烘烤後的結構單元。烘烤初始態結構單元不會改變顆粒大小。這能解釋初始狀結構單元在烘烤前後並未改變的電阻值。強設定結構單元相較於在245°C烘烤1小時後的重新結晶的重設態的結構單元具有較大的顆粒大小與較少的顆粒邊界。此能解釋為何強設定結構單元比重新結晶的復位結構單元具有更低的電阻值。 雖然本發明已將較佳實施例公開如上，然其並非用以限定本發明任何本領域技術人員，在不脫離本發明的精神和範圍內，當可做更動與修改。因此本發明的保護範圍當視隨附的權利要求所界定的為準。本案得由本領域技術人員任施匠思而為各種修改，然皆不脫離如附權利要求所欲保護者。
權利要求
1.一種操作相變化存儲器結構單元的方法，其特徵在於，包括通過在該相變化存儲器結構單元中的部分相變化存儲器結構單元引發一第一電阻態來寫入數據，其中該第一電阻態與該相變化存儲器結構單元的其它部分相變化存儲器結構單元的第二電阻態可區別，且該第一電阻態對應到具有一第一溫度固化形態的一結晶相活動區域，該第二電阻態具有比第一電阻態更高的電阻，並具有一最小電阻，並對應到具有一第二形態的一結晶相活動區域；以及通過感測該第一及該第二電阻態，在相變化存儲器結構單元中讀取數據。
2.根據權利要求1所述的方法，其特徵在於該引發第一電阻態的步驟包括施加具有一第一能量含量的一電流脈衝，該方法包括施加具有一第二能量含量的一電流脈衝，來引發該第二電阻態，其中該第一能量含量大於該第二能量含量。
3.根據權利要求1所述的方法，其特徵在於該第一形態及該第二形態具有不同的化學計量數。
4.根據權利要求1所述的方法，其特徵在於該第一形態及該第二形態在該結構單元的活動區域具有不同的結晶顆粒大小，在該第一形態中的該顆粒大小大於在該第二形態中的該顆粒大小。
5.根據權利要求1所述的方法，其特徵在於該第一形態及該第二形態具有不同的化學計量數，並在該結構單元的活動區域具有不同的結晶顆粒大小，在該第一形態中的該顆粒大小大於在該第二形態中的該顆粒大小。
6.根據權利要求1所述的方法，其特徵在於該相變化存儲器包含基本相變化存儲器材料，其包括介電質摻雜的GexSbyTez。
7.根據權利要求1所述的方法，其特徵在於該引發第一電阻態的步驟包括施加一電流脈衝，以導致該基本相變化材料的活動區域內的化學計量數改變成具有增加銻濃度的化學計量數組合。
8.根據權利要求1所述的方法，其特徵在於該第二電阻態的發生，不需要電流脈衝去改變從該相變化材料的一初始形態來的該活動區域。
9.一種在集成電路相變化存儲器中讀取數據的方法，其特徵在於該集成電路相變化存儲器包括單一位結構單元，該方法包括通過感測一第一及一第二電阻態，在該單一位結構單元讀取數據，該第一電阻態對應具有一第一顆粒大小的一結晶相活動區域，該第二電阻態對應具有一第二顆粒大小的一結晶相活動區域，該第二顆粒大小小於該第一顆粒大小。
10.根據權利要求9所述的方法，其特徵在於該相變化存儲器包含具有一基本化學計量數的一相變化材料，該方法包括施加一電流脈衝，以導致該相變化材料的活動區域的化學計量數改變成具有比在該基本化學計量數的該相變化材料的一結晶相電阻更低的結晶相電阻的化學計量數的組合，來引發該第一電阻態。
11.根據權利要求9所述的方法，其特徵在於該相變化存儲器包含基本相變化存儲器材料，其包括介電質摻雜的GexSbyTez。
12.根據權利要求11所述的方法，其特徵在於引發該第一電阻態包括施加一電流脈衝，以導致該基本相變化材料的活動區域的化學計量數改變成具有增加銻濃度的化學計量數的組合。
13.根據權利要求9所述的方法，其特徵在於還包括通過在選擇的結構單元中引發一較低電阻態及一較高電阻態，以在集成電路相變化存儲器中編碼一數據組；以及在編碼之後，安裝該集成電路相變化存儲器於一襯底上，其中具有較低電阻態的結構單元採用該第一電阻態，具有較高電阻態的結構單元採用該第二電阻態。
14.一種用來製造一電路的方法，其特徵在於該電路包括一集成電路相變化存儲器， 該方法包括通過在該存儲器的部分結構單元中引發一較低電阻態，及在該存儲器的其它部分結構單元中引發一較高電阻態，以在該集成電路相變化存儲器中編碼一數據組；在該編碼之後，在一襯底上安裝該集成電路相變化存儲器；在該安裝之後，通過感測一第一及一第二電阻態，來讀取該數據組，其中該第一及該第二電阻態分別對應該較低電阻態及該較高電阻態；以及改變在該第一電阻態的結構單元成為一第三電組態，並改變該第二電阻態的結構單元成為一第四電組態。
15.根據權利要求14所述的方法，其特徵在於該安裝包括焊接。
16.根據權利要求14所述的方法，其特徵在於該安裝包括使該集成電路相變化存儲器處於一熱循環中。
17.根據權利要求14所述的方法，其特徵在於其中在該安裝之後，該第一電阻態對應具有一第一顆粒大小的一結晶相活動區域，該第二電阻態對應具有一第二顆粒大小的一結晶相活動區域，該第二顆粒大小小於該第一顆粒大小。
18.根據權利要求14所述的方法，其特徵在於該相變化存儲器包括具有一基本化學計量數的一相變化材料，該方法包括施加一電流脈衝，以導致在該相變化材料的一活動區域的化學計量數改變成一化學計量數組合，其具有比在該基本化學計量數的該相變化材料的一結晶相電阻更低的結晶相電阻。
19.根據權利要求14所述的方法，其特徵在於該相變化存儲器包括一基本相變化材料，其包含介電質摻雜的GexSbyTez。
20.根據權利要求19所述的方法，其特徵在於引發該較低電阻態包括施加一電流脈衝，以導致在該相變化材料的一活動區域的化學計量數改變成一化學計量數組合，其具有一增加的銻濃度。
21.根據權利要求14所述的方法，其特徵在於該第一電阻態符合在該安裝之後的一範圍內的電阻，該範圍內的電阻具有一最大電阻，其小於對應該第三及該第四電阻態的一範圍內電阻的最小電阻。
22.根據權利要求14所述的方法，其特徵在於引發該較高電阻態包括在該安裝之前， 在該對應結構單元的一活動區域建立一無定形相。
23.根據權利要求14所述的方法，其特徵在於引發該第三電阻態包括在該對應結構單元的一活動區域建立一無定形相，引發該第四電阻態包括在該對應結構單元的該活動區域建立一結晶相。
24.根據權利要求14所述的方法，其特徵在於引發該較高電阻態包括在該對應結構單元的一活動區域建立一結晶相，引發該第三電阻態包括在該對應結構單元的該活動區域建立一無定形相。
25.根據權利要求14所述的方法，其特徵在於引發該較低電阻態包括施加具有一第一強度及一第一持續時間的一電流脈衝，引發該較高電阻態包括施加具有一第二強度及一第二持續時間的一電流脈衝，該第一持續時間較該第二持續時間為長。
26.根據權利要求25所述的方法，其特徵在於該第一強度及該第二強度皆比在該活動區域引發一無定形相所施加的強度還低。
27.根據權利要求25所述的方法，其特徵在於該第一強度比在該活動區域引發一無定形相所施加的強度還低，該第二強度則足夠在該活動區域引發該無定形相。
28.一種集成電路，其特徵在於，包括單一位陣列相變化存儲器結構單元，其包括儲存其間的一數據組，該數據組由該陣列的部分存儲器結構單元具有一第一電阻態，以及該陣列的其它部分存儲器結構單元具有一第二電阻態來表示，該第一電阻態對應具有一溫度固化形態的一結晶相活動區域，該第二電阻態對應具有不同形態的的一結晶相活動區域；感測電路，耦接至在該陣列中感測數據值以響應該第一及該第二電阻態的該陣列；以及控制電路及偏壓電路，耦接至被安排來使用該感測電路，以執行讀取該數據組程序的該陣列。
29.根據權利要求觀所述的集成電路，其特徵在於該相變化存儲器包括具有一基本化學計量數的一相變化材料，該控制電路及偏壓電路被安排來通過施加一電流脈衝，以導致在該相變化材料的一活動區域的化學計量數改變成一化學計量數組合，其具有比在該基本化學計量數的該相變化材料的一結晶相電阻更低的結晶相電阻。
30.根據權利要求觀所述的集成電路，其特徵在於該相變化材料包括一基本相變化材料，其包含介電質摻雜的GexSbyTez。
31.根據權利要求30所述的集成電路，其特徵在於該控制電路及偏壓電路被安排來通過施加一電流脈衝，以導致在該相變化材料的一活動區域的化學計量數改變成一化學計量數組合，來引發該第一電阻態，該化學計量數組合具有一增加的銻濃度。
32.一種集成電路，其特徵在於，包括相變化存儲器結構單元陣列；感測電路，耦接至具有一第一模式及一第二模式的該陣列，該第一模式在該陣列中感測數據值，以響應一第一電阻及一第二電阻，該第二模式在該陣列中感測數據值，以響應一第三電阻及一第四電阻；以及控制電路及偏壓電路，耦接至該陣列，其中該陣列被安排來使用在該第一模式的該感測電路，通過感測該第一及該第二電阻態，以執行過渡程序來讀取該數據組，並將在該第一電阻態的結構單元改變成一第三電阻態，將在該第二電阻態的結構單元改變成一第四電阻態，以便使用在該第二模式的該感測電路，該數據組為可讀取的，以通過在尋址的結構單元中引發該第三及該第四電阻態，在該陣列中執行寫入程序來寫入數據，並使用在該第二模式的該感測電路，通過感測該第三及該第四電阻態，在該陣列中執行讀取程序來讀取數據。
33.根據權利要求32所述的集成電路，其特徵在於，包括一數據組，其由該陣列的部分存儲器結構單元具有一第一電阻態，以及該陣列的其它部分存儲器結構單元具有一第二電阻態來表示。
34.根據權利要求32所述的集成電路，其特徵在於，該相變化存儲器包括存儲器結構單元，該存儲器結構單元包含具有一基本化學計量數的一相變化材料，該第一電阻態的特徵為一結構單元的一活動區域具有一化學計量數組合，且具有比具有該基本化學計量數的該相變化材料的一結晶相電阻更低的結晶相電阻。
35.根據權利要求32所述的集成電路，其特徵在於，該相變化存儲器包括一基本相變化存儲器材料，其包含介電質摻雜的GexSbyTez。
36.根據權利要求35所述的集成電路，其特徵在於，該控制電路及偏壓電路被安排來通過施加一電流脈衝，以導致在該相變化材料的一活動區域的化學計量數改變成一化學計量數組合，來引發該第一電阻態，該化學計量數組合具有一增加的銻濃度。
37.根據權利要求32所述的集成電路，其特徵在於，該第一電阻態符合一範圍內的電阻，該範圍內的電阻具有一最大電阻，其小於對應該第三及該第四電阻態的一範圍內電阻的最小電阻。
38.根據權利要求32所述的集成電路，其特徵在於，該第二電阻態的特徵為一結構單元的一活動區域具有一無定形相。
39.根據權利要求32所述的集成電路，其特徵在於，該第二電阻態的特徵為一結構單元的一活動區域具有一無定形相；該第四電阻態的特徵為一結構單元的一活動區域具有一結晶相。
40.根據權利要求32所述的集成電路，其特徵在於，引發該第二電阻態包括在該對應的結構單元的一活動區域建立一結晶相，引發該第三電阻態包括在該對應的結構單元的該活動區域建立一無定形相。
41.根據權利要求32所述的集成電路，其特徵在於，該控制電路及偏壓電路被安排來通過施加具有一第一強度及一第一持續時間的一電流脈衝，來引發該第一電阻態，並通過施加具有一第二強度及一第二持續時間的一電流脈衝，來引發該第二電阻態，該第一持續時間較該第二持續時間為長。
42.根據權利要求41所述的集成電路，其特徵在於，該第一強度及該第二強度皆比在該活動區域弓I發一無定形相所施加的強度還低。
43.根據權利要求41所述的集成電路，其特徵在於，該第一強度比在該活動區域引發一無定形相所施加的強度還低，該第二強度則足夠在該活動區域引發該無定形相。
44.一種集成電路，其特徵在於，包括多個相變化熔合結構單元，其中該相變化熔合結構單元的部分相變化熔合結構單元具有一第一電阻態，該相變化熔合結構單元的其它部分相變化熔合結構單元具有一第二電阻態，該第一電阻態對應在一熔合結構單元的一活動區域的一溫度固化結晶相形態，該第二電阻態對應在一熔合結構單元的一活動區域的一無定形相形態。
全文摘要
本發明公開了一種相變化存儲器結構單元的操作方法、數據讀取方法及集成電路。該集成電路相變化存儲器可以通過引入第一電阻態於一些結構單元及存儲器中，及第二電阻態於一些其它的結構單元及存儲器中，來被預編碼，以代表一數據組。在編碼數據組之後，此集成電路相變化存儲器被安裝在襯底上，然後通過感測第一及第二電阻態，數據組可被讀取，並將第一電阻態的結構單元轉變成第三電阻態，將第二電阻態轉變成第四電阻態。在焊接或其它熱循環程序之後，第一及第二電阻態仍保持在感測限度內。使用適用於電路任務功能的高速率及低功率，第三及第四電阻態具有導致過渡態的能力。
文檔編號G11C11/56GK102298964SQ20101057408
公開日2011年12月28日 申請日期2010年11月30日 優先權日2010年6月25日
發明者吳昭誼, 施彥豪, 李明修, 王典彥, 龍翔瀾 申請人:旺宏電子股份有限公司