高填充係數的有源像素圖像傳感器結構及製造方法
2023-04-28 03:52:01 3
專利名稱：高填充係數的有源像素圖像傳感器結構及製造方法
技術領域：
本發明涉及微電子學的集成電路設計技術領域，尤其涉及一種高填充係數的有源像素圖像傳感器結構及製造方法。
背景技術：
CMOS(Complementary Metal-Oxide-Semiconductor Transistor，中文互補從屬氧化物半導體)固體圖像傳感技術主要是利用矽半導體材料具有光電效應特性，當矽半導體在本徵狀態情況下，價帶由電子充滿，導帶由空穴充滿。當入射光進入半導體，光子被吸收產生電子-空穴對的必要條件是光子能提供至少是矽的帶隙能量Eg，使得電子能從價帶跳躍到導帶。入射光子至少需要帶隙能量Eg才能將電子從價帶激發到導帶，從而產生電子-空穴對。如果一個光子的能量hv等於或大於矽的帶隙能量Eg，一對電子-空穴對將產生，多餘能量將以熱的形式散發掉。用矽片做成的圖像傳感器將入射到傳感器上按空間分布的光學圖像信息轉換為按時序輸出的電信號，再將電信號進行處理輸出能再現光學圖像的視頻信號。基於這個原理，在20世紀60年代採用NMOS(N-channel metal oxide semiconductor，N通道金屬氧化半導體)和PMOS(P-channel Metal Oxide SemiconductorP，中文溝道金屬氧化物半導體工藝)製造了最早的MOS(Metal-oxide semiconductor，中文金屬氧化物半導體)圖像傳感器，如1967年，美國的仙童公司製造了100×100的光敏二極體陣列。
CMOS固體圖像傳感器件的像素結構主要有無源像素結構和有源像素結構。無源像素結構的最大優點是像素內只集成一個電晶體，能獲得大的填充係數；在給定的工藝下，能獲得較小的像素麵積，提高了單位面積的解析度；電路結構不複雜、尋址簡單、獲得的成品率高，因而價格低。有源像素內部包含一個有源器件，即包含一個由一個或多個電晶體組成的放大器(通常用源跟隨電晶體構成)，該放大器在像素內部具有放大和緩衝功能，電荷不需要經過遠距離而到達輸出放大器，在列總線直接輸出的是電壓或電流信號，因此避免了像無源像素內的信號電荷必須經過很長列總線才能到達放大器的缺陷。但與無源像素結構相比，其填充係數比較低。為了提高CMOS-APS的填充係數，近幾年國外開發的CMOS-APS均具有微透鏡陣列結構，在整個CMOS-APS像元上放置一個微透鏡將光集中到有效面積上，可以大幅度提高靈敏度和填充係數。但並沒有從根本上解決填充係數低的缺點。
發明內容
鑑於上述現有技術所存在的問題，本發明的目的是提供一種高填充係數的有源像素圖像傳感器結構的製造方法，可以大幅度提高靈敏度和填充係數，從根本上解決填充係數低的缺點。
本發明的目的是通過以下技術方案實現的一種高填充係數的有源像素圖像傳感器結構，在矽基的一面製造信號處理電路，在另一面製造光電二極體電路。
所述的矽基為P+層，在P+層上面設有上N-外延層，在上N-外延層上設有P外延層；在P外延層與上N-外延層之間設有N+埋層；在P外延層上設有信號處理電路，在P外延層與信號處理電路上還覆蓋有BPSG(硼磷石英玻璃薄膜)層。
所述的信號處理電路包括N通道金屬氧化半導體NMOS電路和P溝道金屬氧化物半導體工藝PMOS電路，NMOS電路與PMOS電路獨立設於P外延層上。
所述的NMOS電路包括P外延層上依次設置的窄溝道隔離區、N-阱、澱積柵氧層、多晶矽澱積層與NMOS源漏極；或者，所述的PMOS電路包括P外延層上依次設置的窄溝道隔離區、P-阱、澱積柵氧層、多晶矽澱積層與PMOS源漏極。
所述的澱積柵氧層、多晶矽澱積層、NMOS源漏極與PMOS源漏極均設有金屬連線接口。
所述的N+埋層上還設有深槽區，與深槽區連接的還有金屬連線接口。
所述的矽基為P+層，在P+層上面還可依次設有矽酸乙酯TEOS層與氮化矽SiN層；在SiN層上設有藍色濾光BCF層、紅色濾光RCF層與綠色濾光GCF層；最上面設有光刻膠PR層；或者，在P+層下面設有下N-外延層，從而形成PN結。
一種基於上述高填充係數的有源像素圖像傳感器結構的製造方法，包括A、在P-型襯底上生成矽基P+層；B、在矽基上面製造信號處理電路；C、在矽基下面製造光電二極體。
其中，步驟A包括A1、在P-型襯底上熱氧生長一層厚度為300埃至350埃的SiO2；A2、在P-型襯底上注入硼離子B+；A3、採用RTP(Rapid Thermal Processing)快速退火，激活硼離子，形成矽基P+層。
其中，步驟B包括B1、在矽基P+層上外延生長N-外延層；B2、在N-外延層中注入磷離子形成N+埋層，並採用RTP激活N+埋層中的磷離子；B3、在N-外延層與N+埋層上生成P外延層；B4、在P外延層上製作信號處理電路。
其中，步驟B4包括B41、製造NMOS電路；B42、製造PMOS電路。
其中，步驟B還可包括B5、在矽基P+層上依次生成矽酸乙酯TEOS層與氮化矽SiN層；B6、在SiN層上生成藍色濾光BCF層、紅色濾光RCF層與綠色濾光GCF層；B7、在最上面生成光刻膠PR層。
其中，步驟C包括C1、在P外延層中深刻蝕出深槽區至N-外延層；C2、用鹼性溶液腐蝕掉P-襯底；C3、採用雙面光刻技術在P+下面刻蝕背面深槽做為下隔離區；C4、在下隔離區注入大劑量的硼離子，形成P型重摻雜區。
由上述本發明提供的技術方案可以看出，本發明在矽基的一面製造信號處理電路，在另一面製造光電二極體電路。採用深刻蝕和雙面光刻的工藝，充分利用矽基的雙面，其中一面用來製造將入射光轉變為電信號的光電二極體，另一面用來製造信號的處理電路。背面的光電二極體與正面的讀出電路不再相互爭奪晶片面積，從而可以設計方便的優化讀出電路；同時背面入射可以使填充係數接近100％，從光電二極體結構中最大的提高量子效率；獲得更小的暗電流和像素之間的串擾。背面的光電二極體與正面的讀出電路不再相互爭奪晶片面積，從而可以設計方便的優化讀出電路；同時背面入射可以使填充係數接近100％，從光電二極體結構中最大的提高量子效率；與傳統的CMOS圖像傳感器結構相比，發明的CIS圖像傳感器有更小的暗電流和像素之間的串擾。為了精確控制矽片減薄厚度，採用溼法自停止腐蝕，其可以有效的減小應力損傷。可以大幅度提高靈敏度和填充係數，從根本上解決填充係數低的缺點。
圖1為本發明所述的高填充係數的有源像素圖像傳感器結構示意圖一；圖2為本發明所述的高填充係數的有源像素圖像傳感器結構示意圖二；圖3為本發明所述的高填充係數的有源像素圖像傳感器結構製造過程示意圖一；圖4為本發明所述的高填充係數的有源像素圖像傳感器結構製造過程示意圖二；圖5為本發明所述的高填充係數的有源像素圖像傳感器結構製造過程示意圖三；圖6為本發明所述的高填充係數的有源像素圖像傳感器結構製造過程示意圖四；圖7為本發明所述的高填充係數的有源像素圖像傳感器結構製造過程示意圖五；圖8為本發明所述的高填充係數的有源像素圖像傳感器結構製造過程示意圖六。
具體實施例方式
本發明所述的高填充係數的有源像素圖像傳感器結構的總體結構的具體實施例一如圖1所示在矽基的一面製造信號處理電路，在另一面製造光電二極體電路。矽基為P+層2，厚度一般小於0.1μm，摻雜濃度接近1×1020cm-3。
在P+層2上面設有上N-外延層3，其厚度為2μm。在上N-外延層3上設有P外延層5；厚度為40μm，摻雜濃度由CMOS的工藝決定。在P外延層5與上N-外延層3之間設有N+埋層4；N+埋層4主要用來收集產生光電荷。在P外延層上設有信號處理電路，在P外延層與信號處理電路上還覆蓋有BPSG(硼磷石英玻璃薄膜)層。所述的信號處理電路包括N通道金屬氧化半導體NMOS電路和P溝道金屬氧化物半導體工藝PMOS電路，NMOS電路與PMOS電路獨立設於P外延層上。所述的NMOS電路包括P外延層5上依次設置的窄溝道隔離區8、N-阱6、澱積柵氧層13、多晶矽澱積層14與NMOS源漏極10。窄溝道隔離區8主要起器件之間的隔離作用。所述的PMOS電路包括P外延層5上依次設置的窄溝道隔離區6、P-阱9、澱積柵氧層13、多晶矽澱積層14與PMOS源漏極11。所述的澱積柵氧層13、多晶矽澱積層14、NMOS源漏極10與PMOS源漏極11均設有金屬連線接口15。在所述的N+埋層4上還設有深槽區7，主要用來將收集的光電荷傳輸到讀出電路。與深槽區7連接的還有金屬連線接口15。BPSG(或CDO)12、柵氧化層13、多晶矽柵14和金屬15是CMOS工藝的標準工藝製成。
在P+層2下面設有下N-外延層3，從而形成PN結。當光波垂直於結面入射進入結區，能量大於矽的帶隙能量Eg的光子被吸收而在結的兩邊產生電子-空穴對。如果產生的電子和空穴對位於結區兩側的擴散長度內，則光生載流子將擴散到結區邊界，在結區電場(自N區指向P區)的作用下向相反方向運動，P區電子進入N區，N區空穴進入P區，形成自N區指向P區的光生電流。形成光電二極體。在P+層2與下N-外延層3處還設有一個或多個P型重摻雜區16與下隔離區17。P型重摻雜區16主要用來作電極和隔離作用。下隔離區17深度略大於2μm。
具體實施例二如圖1所示
如為彩色像素與實施例一不同的是所述的矽基為P+層2的上面結構不同，在P+層2上面還可依次設有矽酸乙酯TEOS層18與氮化矽SiN層19；在SiN層上設有藍色濾光BCF層20、紅色濾光RCF層21與綠色濾光GCF層22；最上面設有光刻膠PR層23。
本發明的高填充係數的有源像素圖像傳感器結構的製造方法的工藝流程具體實施方式
為，以實施例一為例首先，如圖3所示，在P-襯底1上，熱氧生長一層SiO2，厚度為300埃～350埃。其目的是減小P-襯底1受到離子注入的損傷，同時也可以減小硼離子入射深度，當然為了減小硼離子入射深度，可以適當增加氧化層的厚度。在P-襯底1上大劑量、低能量的注入硼離子B+，形成P+層2。採用RTP(Rapid Temperature Process，快速溫度處理)快速退火，激活硼離子同時沒有將硼離子驅深。最終，得到的P+層2厚度小於0.1μm，濃度接近1×1020cm-3。
其次，如圖4所示，在P+層2上外延上N-外延層3，上N-外延層3的厚度大約為2μm左右，這裡要求上N-外延層3的厚度應大於在反向偏壓下光電二級管耗盡層的寬度，外延的溫度相對較低，對雜質的再分布影響很小；為了防止P+層2中的硼離子在長時間高溫過程中的擴散，採用LTO方法生長氧化層。其作用減少矽表面的離子注入損傷；在上N-外延層3中注入磷離子形成N+埋層4。它的作用是減小歐姆接觸電阻，與Bipolar雙極工藝中的埋層作用類似。為了防止P+層2中的硼離子在長時間高溫過程中的擴散，採用RTP激活N+埋層4中磷離子。
第三，如圖5所示，P外延層5的摻雜濃度由標準的CMOS工藝決定，比如0.35μm CMOS的襯底濃度為2.5×1017cm-3，所以，P外延層的濃度也採用2.5×1017cm-3。如果是0.18μm CMOS工藝，P外延層5濃度也採用5×1017cm-3，P外延層5的厚度由深刻蝕的能力決定，目前，深刻蝕的寬深選擇比可以達到1∶200。這裡可以選擇P外延層的厚度40μm。
第四，如圖6所示，為了將光電二極體的電極引出，在P外延層5中深刻蝕出深槽區7。深刻蝕時要注意不要刻穿上-外延層3，深刻蝕的精度大約為±1％，此時，深槽區7的深度為40.5±0.4μm，上N-外延層3不會被刻穿，但N+埋層4有可能被刻穿；為了防止P外延層5未刻穿，將深槽區7的深度定為40.5μm，這樣在±1％的誤差範圍內P外延層5肯定被刻穿。因為有可能刻穿了N+埋層4，會出現的接觸電阻過大的問題，深刻蝕出深槽區7後，要在深槽區7的底部注入磷離子，同樣由RTP激活。深槽區7的填充有兩種方法第一種方法是N型重摻雜的多晶矽填充，CVD澱積多晶矽的同時通入PH5氣體進行摻雜，這樣形成的多晶矽電阻較大，多晶矽通過接觸孔與金屬相連。這種填充方法較為簡單，但40μm厚的多晶矽會帶來較大的電阻；第二種方法是金屬填充，首先，使用CVD澱積SiO2將深槽7填充，等到需要第一層金屬布線時，當幹法刻蝕接觸孔後，用溼法刻蝕將深槽區7中的SiO2除去。如果採用幹法深刻蝕的方法，需要很厚的SiN護層，除去SiN會損壞下面BPSG，同時，深刻蝕會帶來±1％的偏差。使用金屬填充的好處是小的電阻，缺點是工藝更為複雜，對精度要求更為苛刻。所以，這裡選用N型重摻雜的多晶矽填充。
第五，如圖7所示採用標準的CMOS工藝製程來製作信號處理電路。工藝步驟依次為製造窄溝道隔離STI區8→N-阱6→P-阱9→澱積柵氧層13→多晶矽澱積層(非矽化物)14→NMOS管的源漏極10的形成→PMOS管源漏極11的形成→製造BPSG 12→鍍金屬連線15。
第六，如圖8所示，背面減薄，將Si片正表面及邊緣用抗鹼性溶液的薄膜覆蓋，然後，將覆蓋著薄膜的Si片浸泡在鹼性溶液，例如NaOH、KOH或PDW中。由於，鹼性溶液不腐蝕高摻雜的P型Si片，所以，當腐蝕完P-襯底1後，會自動停止在P+層2。使用自停止腐蝕不會對Si片表面的CMOS結構造成應力損傷，同時，因為P+層2是均勻摻雜，所以，減薄後背面均勻性、平坦性很好。矽片背面減薄的極限厚度是20～30μm，當晶片厚度小於50μm時，可以彎曲到一定程度而不斷裂，所以，將矽片減薄40μm是完全可行的。採用雙面光刻技術在背面刻蝕背面深槽下隔離區17，其厚度略大於2μm，作用是減少像素之間的串擾。由於，像素的暗電流主要出現在矽片與深槽界面的耗盡層，所以，要在背面深槽下隔離區17側壁注入大劑量的硼離子，形成P型重摻雜區16，使P+N的耗盡層不出現在矽片與深槽界面。
實施例二的有源像素的製造方法的工藝流程具體實施方式
為如圖2所示在P+層2上依次為TEOS[Si(C2H5O4)]18→SiN19→藍色濾光層(BCF)20→紅色濾光層(RCF)21→綠色濾光層(GCF)22→光刻膠(PR)23。因為這種結構的填充係數很高，可以不需要微透鏡。
本發明的有源像素結構圖像傳感器結構充分利用矽基的雙面，其中背面用來製造將入射光轉變為電信號的光電二極體，正面用來製造信號的處理電路。使整個像素陣列的填充係數接近100％，從而提高量子效率；並且與傳統的CMOS圖像傳感器結構相比，發明的有源像素結構圖像傳感器因為採用深刻蝕和STI隔離技術，能獲得更小的暗電流和像素之間的串擾。
以上所述，僅為本發明較佳的具體實施方式
，但本發明的保護範圍並不局限於此，任何熟悉本技術領域的技術人員在本發明揭露的技術範圍內，可輕易想到的變化或替換，都應涵蓋在本發明的保護範圍之內。因此，本發明的保護範圍應該以權利要求的保護範圍為準。
權利要求
1.一種高填充係數的有源像素圖像傳感器結構，其特徵在於，在矽基的一面製造信號處理電路，在另一面製造光電二極體電路。
2.根據權利要求書1所的一種有源像素圖像傳感器，其特徵在於，所述的矽基為P+層，在P+層上面設有上N-外延層，在上N-外延層上設有P外延層；在P外延層與上N-外延層之間設有N+埋層；在P外延層上設有信號處理電路，在P外延層與信號處理電路上還覆蓋有BPSG(硼磷石英玻璃薄膜)層。
3.根據權利要求書2所的一種高填充係數的有源像素圖像傳感器結構，其特徵在於，所述的信號處理電路包括N通道金屬氧化半導體NMOS電路和P溝道金屬氧化物半導體工藝PMOS電路，NMOS電路與PMOS電路獨立設於P外延層上。
4.根據權利要求書3所的一種高填充係數的有源像素圖像傳感器結構，其特徵在於，所述的NMOS電路包括P外延層上依次設置的窄溝道隔離區、N-阱、澱積柵氧層、多晶矽澱積層與NMOS源漏極；或者，所述的PMOS電路包括P外延層上依次設置的窄溝道隔離區、P-阱、澱積柵氧層、多晶矽澱積層與PMOS源漏極，所述的澱積柵氧層、多晶矽澱積層、NMOS源漏極與PMOS源漏極均設有金屬連線接口。
5.根據權利要求書2所的一種高填充係數的有源像素圖像傳感器結構，其特徵在於，所述的N+埋層上還設有深槽區，與深槽區連接的還有金屬連線接口。
6.根據權利要求書1所的一種高填充係數的有源像素圖像傳感器結構，其特徵在於，所述的矽基為P+層，在P+層上面還可依次設有矽酸乙酯TEOS層與氮化矽SiN層；在SiN層上設有藍色濾光BCF層、紅色濾光RCF層與綠色濾光GCF層；最上面設有光刻膠PR層；或者，在P+層下面設有下N-外延層，從而形成PN結。
7.一種基於上述高填充係數的有源像素圖像傳感器結構的製造方法，其特徵在於，包括A、在P-型襯底上生成矽基P+層；B、在矽基上面製造信號處理電路；C、在矽基下面製造光電二極體。
8.根據權利要求書7所的一種高填充係數的有源像素圖像傳感器結構的製造方法，其特徵在於，步驟A包括A1、在P-型襯底上熱氧生長一層厚度為300埃至350埃的SiO2；A2、在P-型襯底上注入硼離子B+；A3、採用RTP(Rapid Thermal Processing)快速退火，激活硼離子，形成矽基P+層。
9.根據權利要求書7所的一種高填充係數的有源像素圖像傳感器結構的製造方法，其特徵在於，步驟B包括B1、在矽基P+層上外延生長N-外延層；B2、在N-外延層中注入磷離子形成N+埋層，並採用RTP激活N+埋層中的磷離子；B3、在N-外延層與N+埋層上生成P外延層；B4、在P外延層上製作信號處理電路。
10.根據權利要求書9所的一種高填充係數的有源像素圖像傳感器結構的製造方法，其特徵在於，步驟B4包括B41、製造NMOS電路；B42、製造PMOS電路。
11.根據權利要求書7所的一種高填充係數的有源像素圖像傳感器結構的製造方法，其特徵在於，步驟B還可包括B5、在矽基P+層上依次生成矽酸乙酯TEOS層與氮化矽SiN層；B6、在SiN層上生成藍色濾光BCF層、紅色濾光RCF層與綠色濾光GCF層；B7、在最上面生成光刻膠PR層。
12.根據權利要求書7所的一種高填充係數的有源像素圖像傳感器結構的製造方法，其特徵在於，步驟C包括C1、在P外延層中深刻蝕出深槽區至N-外延層；C2、用鹼性溶液腐蝕掉P-襯底；C3、採用雙面光刻技術在P+下面刻蝕背面深槽做為下隔離區；C4、在下隔離區注入大劑量的硼離子，形成P型重摻雜區。
全文摘要
本發明所述的高填充係數的有源像素圖像傳感器結構及製造方法，具體是在矽基的一面製造信號處理電路，在另一面製造光電二極體電路。背面的光電二極體與正面的讀出電路不再相互爭奪晶片面積，從而可以設計方便的優化讀出電路；同時背面入射可以使填充係數接近100％，從光電二極體結構中最大的提高量子效率；與傳統的CMOS圖像傳感器結構相比，發明的CIS圖像傳感器有更小的暗電流和像素之間的串擾。為了精確控制矽片減薄厚度，採用溼法自停止腐蝕，其可以有效的減小應力損傷。可以大幅度提高靈敏度和填充係數，從根本上解決填充係數低的缺點。
文檔編號H01L21/70GK1889270SQ200510083009
公開日2007年1月3日 申請日期2005年7月12日 優先權日2005年7月12日
發明者金湘亮 申請人:北京思比科微電子技術有限公司