半導體存儲器件及其讀取方法和數據儲存器件的製作方法
2023-04-28 04:31:16 2
專利名稱：半導體存儲器件及其讀取方法和數據儲存器件的製作方法
技術領域：
本發明涉及一種半導體存儲器件，尤其涉及一種非易失性存儲器件的讀取方法。
背景技術：
一般而言，半導體存儲器件分成易失性存儲器件和非易失性存儲器件，易失性存儲器件會在電力中斷或關機時丟失其中儲存的數據，而非易失性存儲器件則在斷電時仍可保留其中儲存的數據。存在多種非易失性存儲器件。非易失性存儲器件可分為快閃記憶體件、使用鐵電電容器的鐵電RAM (FRAM)、使用隧穿磁阻(tunneling magneto-resistive, TMR)層的磁性RAM (MRAM)、使用硫族化物合金的相變存儲器件等。在這些非易失性存儲器件之中，根據存儲器單元和位線的配置，快閃記憶體件大體分成NOR快閃記憶體件和NAND快閃記憶體件。NOR快閃記憶體件具有兩個或多個存儲器單元電晶體並聯耦接至一個位線的結構。因此，NOR快閃記憶體件具備良好的隨機存取時間特性。另一方面，NAND快閃記憶體件具有兩個或多個存儲器單元電晶體串聯耦接至一個位線的結構。這種結構稱為單元串，並且每個單元串需要一個位線接觸。因此，NAND快閃記憶體件在集成度方面具有良好的特性。諸如NAND快閃記憶體件的半導體存儲器件可以包括每個存儲器單元儲存兩位或多位的數據的多電平單元(mult1-level cell,MLC),以增加儲存容量。例如，儲存兩位數據的MLC可儲存最高有效位(most significant bit,MSB)和最低有效位(leastsignificantbit, LSB)這兩個位。在MLC的讀取操作中，可使用標誌單元來快速執行讀取操作。標誌單元儲存關於MSB是否編程在MLC內的信息。根據標誌單元是否被編程，可改變NAND快閃記憶體件的讀取操作算法。例如，當判定出標誌單元未被編程時，則省略MSB的讀取操作。另一方面，當判定出標誌單元被編程時，則正常執行MSB的讀取操作。為了快速執行NAND快閃記憶體件的讀取操作，執行檢查標誌單元的狀態的操作。然而，在某些情況下，可增加用於檢查標誌單元的狀態的讀取操作。在此情況下，增加的讀取操作可能會是導致NAND快閃記憶體件的讀取性能退化的因素。
發明內容
本文描述一種改善讀取操作的半導體存儲器件及其讀取方法以及具有所述半導體存儲器件的數據儲存器件。在本發明的一個實施例中，一種具有多電平存儲器單元的半導體存儲器件的讀取方法包括以下步驟:讀取指示編程在多電平存儲器單元內的數據的最高有效位(MSB)是否被編程的標誌數據；儲存讀取的標誌數據；基於讀取的標誌數據，讀取編程在多電平存儲器單元內的數據的最低有效位(LSB);以及基於儲存的標誌數據，讀取編程在多電平存儲器單元內的數據的MSB。在本發明的一個實施例中，一種半導體存儲器件包括:存儲器單元陣列，所述存儲器單元陣列包括多電平存儲器單元和標誌存儲器單元，所述多電平單元被布置在字線與位線彼此交叉的區域處，所述標誌存儲器單元被配置成儲存關於編程在多電平存儲器單元內的數據的MSB是否被編程的信息；數據輸入/輸出電路，所述數據輸入/輸出電路被配置成讀取編程在多電平存儲器單元和標誌存儲器單元內的數據，並且暫時儲存讀取的數據；以及控制邏輯，所述控制邏輯被配置成經由數據輸入/輸出電路來控制用於多電平存儲器單元和標誌存儲器單元的讀取操作。控制邏輯基於在讀取編程在多電平存儲器單元內的數據的LSB時所讀取並儲存的標誌數據，來讀取編程在多電平存儲器單元內的數據的MSB。在本發明的一個實施例中，一種數據儲存器件包括半導體存儲器件以及被配置成控制半導體存儲器件的控制器。半導體存儲器件包括:存儲器單元陣列，所述存儲器單元陣列包括多電平存儲器單元和標誌存儲器單元，所述多電平單元被布置在字線與位線彼此交叉的區域處，所述標誌存儲器單元被配置成儲存關於編程在多電平存儲器單元內的數據的MSB是否被編程的信息；數據輸入/輸出電路，所述數據輸入/輸出電路被配置成讀取編程在多電平存儲器單元和標誌存儲器單元內的數據，並且暫時儲存讀取的數據；以及控制邏輯，所述控制邏輯被配置成經由數據輸入/輸出電路來控制多電平存儲器單元和標誌存儲器單元的讀取操作，並且控制邏輯基於在讀取編程在多電平存儲器單元內的數據的LSB時所讀取並儲存的標誌數據，來讀取編程在多電平存儲器單元內的數據的MSB。
下面將參照附圖描述本發明的特徵、方面和實施例，其中:圖1是說明根據本發明的一個實施例的半導體存儲器件的框圖；圖2是說明根據本發明的一個實施例的半導體存儲器件的存儲塊的電路圖；圖3是說明根據本發明的一個實施例的半導體存儲器單元的閾值電壓分布的圖；圖4是說明根據本發明的一個實施例的應用於多電平存儲器件的地址擾頻方法的圖；圖5是說明根據本發明的一個實施例的應用於多電平存儲器件的另一種地址擾頻方法的圖；圖6是示出根據本發明的一個實施例的半導體存儲器件的讀取操作的流程圖；圖7是說明包括根據本發明的一個實施例的半導體存儲器件的數據處理系統的框圖；圖8示出包括根據本發明的一個實施例的半導體存儲器件的存儲卡；圖9是說明圖8所示的存儲卡的內部配置以及存儲卡與主機之間的連接的框圖；圖10是說明包括根據本發明的一個實施例的半導體存儲器件的SSD的框圖；圖11是說明圖10所示的SSD控制器的框圖；以及圖12是說明安裝了具有根據本發明的一個實施例的半導體存儲器件的數據儲存器件的計算機系統的框圖。
具體實施例方式下文中，將通過示例性實施例參照附圖來描述根據本發明的半導體存儲器件及其讀取方法和具有半導體存儲器件的數據儲存器件。下面將參照附圖詳細描述本發明的示例性實施例。然而，本發明可以用不同的方式實施，而不應解釋為限於本文所提供的實施例。確切地說，提供這些實施例是為了使本說明書充分且完整，並將向本領域技術人員充分傳達本發明的範圍。附圖並非按比例繪製，在某些情況下，為了清楚地示出實施例的特徵可能對比例進行了誇大處理。在本說明書中，使用了特定的術語。使用術語是為了描述本發明，而並非用來限定本發明的意義和範圍。在本說明書中，「和/或」表示包括了布置在「和/或」之前和之後的一個或更多個部件。另外，「連接/耦接」表示一個部件直接與另一個部件耦接或經由另一個部件間接耦接。在本說明書中，只要不在句子中特意提及，單數形式可以包括複數形式。另外，在說明書中使用的「包括/包含」或「包括有/包含有」表示存在或增加一個或更多個部件、步驟、操作以及元件。圖1是說明根據本發明的一個實施例的半導體存儲器件的框圖。參見圖1，半導體存儲器件100包括存儲器單元陣列110、行解碼器120、數據輸入/輸出電路130、輸入/輸出緩衝電路140以及控制邏輯150。存儲器單元陣列110包括例如布置在位線BLO至BLn與字線WLO至WLm的各個交叉區域處的多個存儲器單元。儲存一位數據的存儲器單元稱為單電平單元(singlelevelcell, SLC)。每個SLC被編程為具有與擦除狀態和編程狀態中的一個相對應的閾值電壓。再例如，儲存二位或多位數據的存儲器單元被稱為多電平單元(multi level cell,MLC)。每個MLC被編程為具有與擦除狀態和多個編程狀態中的一個相對應的閾值電壓。行解碼器120被配置成響應於行地址RADD來選擇字線WLO至WLm。行解碼器120被配置成將電壓發生器(未示出)所提供的各種字線電壓傳輸至選中的字線和未選中的字線。例如，在讀取操作期間，行解碼器120可以傳送讀取電壓至選中的字線，並且傳輸特定電壓用於導通與未選中的字線相對應的單元電晶體。作為另一實例，在編程操作期間，行解碼器120可傳送編程電壓至選中的字線，並且傳送通過電壓至未選中的字線。數據輸入/輸出電路130根據控制邏輯150的控制來操作。數據輸入/輸出電路130被配置成根據操作模式而作為寫入驅動器或感測放大器來操作，例如，數據輸入/輸出電路130在編程操作期間，可以將經由數據輸入/輸出緩衝電路140輸入的數據儲存在存儲器單元陣列110的存儲器單元中。再例如，數據輸入/輸出電路130在讀取操作期間，可以經由數據輸入/輸出緩衝電路140輸出從存儲器單元陣列110的存儲器單元讀取的數據。數據輸入/輸出電路130可以包括與各個位線BLO至BLn耦接的多個數據輸入/輸出電路。為此，可以由各個數據輸入/輸出電路來選擇或控制位線BLO至BLn。另外，在NAND快閃記憶體件的情況下，數據輸入/輸出電路130可以包括頁緩衝器。控制邏輯150被配置成響應於外部器件(例如存儲器控制器、存儲器接口或主機等等)所提供的控制信號CTRL來控制半導體存儲器件100的整體操作。例如，控制邏輯150控制半導體存儲器件100的讀取、編程(或寫入)以及擦除操作。針對這種操作，控制邏輯150可以控制數據輸入/輸出電路130。根據本發明一個實施例的控制邏輯150包括標誌數據儲存單元160以及行地址儲存單元170。標誌數據儲存單元160被配置成儲存從標誌單元讀取的數據。例如，標誌數據儲存單元160可以包括被配置成儲存標誌數據的寄存器。行地址儲存單元170被配置成儲存行地址，所述行地址被存取以讀取儲存在標誌數據儲存單元160中的標誌數據。例如，行地址儲存單元170可包括被配置成儲存行地址的寄存器。根據本發明的一個實施例，半導體存儲器件100可在下一讀取操作中使用儲存在標誌數據儲存單元160中的標誌數據。可以根據儲存在行地址儲存單元170中的行地址，來決定儲存在標誌數據儲存單元160中的標誌數據是否用於下一讀取操作。下面將參考附圖詳細描述根據本發明一個實施例的讀取方法，其中，在前一讀取操作中所讀取的標誌數據用於下一讀取操作。圖2是說明根據本發明一個實施例的半導體存儲器件的存儲塊的電路圖。圖3是說明根據本發明一個實施例的半導體存儲器單元的閾值電壓分布的圖。圖1的半導體存儲器件100的存儲器單元陣列110可以包括多個存儲塊，存儲器單元陣列110的每個存儲塊都可以用圖2所示的存儲塊相同的方式來配置。存儲塊111包括主單元區MCA和標誌單元區FCA。主單元區MCA是用於儲存從半導體存儲器件的外部提供的數據的區域。雖然未示出，主單元區MCA可以包括主要區和備用區。主要區是儲存從半導體存儲器件的外部提供的用戶數據的區域。備用區是儲存與主要區內所儲存的用戶數據相關的信息一例如諸如糾錯碼的元數據一的區域。主單元區MCA包括例如與多個位線BLO至BLn耦接的多個單元串STO至STn。單元串STO至STn可以具有相同的電路配置。為了方便說明，將以一個單元串STO作為代表性實例。單元串STO包括耦接在位線BLO與公共源極線SSL之間的多個存儲器單元MCO至MCm和選擇電晶體DST和SST。例如，單元串STO包括與漏極選擇線DSL耦接的漏極選擇電晶體DST、分別與多個字線WLO至WLm耦接的多個存儲器單元MCO至MCm以及與源極選擇線SSL耦接的源極選擇電晶體SST。標誌單元區FCA包括例如分別與多個標誌位線BLOF至BLnF稱接的多個標誌單元串STOF至STnF。標誌單元串STOF至STnF可以具有相同的電路配置。為了方便說明，將以一個標誌單元串STOF作為代表性實例。標誌單元串STOF包括耦接在位線BLOF與公共源極線CSL之間的多個標誌單元FCO至FCm以及選擇電晶體DSTF和SSTF。例如，標誌單元串STOF包括與漏極選擇線DSL耦接的漏極選擇電晶體DSTF、與各個字線WLO至WLm耦接的多個標誌單元FCO至FCm、以及與源極選擇線SSL耦接的源極選擇電晶體SSTF。雖然未示出，數據輸入/輸出電路130可以包括與主單元區MCA的各個位線BLO至BLn耦接的數據輸入/輸出電路、以及與標誌單元區FCA的各個標誌位線BLOF至BLnF率禹接的多個輸入/輸出電路。標誌單元區FCA的每個標誌單元都用作儲存元件來儲存關於相應的主單元區MCA的任一個存儲器單元是否被MSB編程的信息。因此，與用於儲存用戶數據的主單元區MCA不同，標誌單元區FCA是用戶無法存取的隱藏區。為了簡化說明，將以主單元區MCA的主單元組CGm和相應的標誌單元組FCGm為例。主單元組CGm的每個存儲器單元可以儲存多個數據位(例如兩位或多位的數據)。這種存儲器單元稱為MLC。例如，如圖3所示，MLC被編程為具有與擦除狀態E和多個編程狀態PO至P2中的一個相對應的閾值電壓。當主單元組CGm的每個存儲器單元如圖3內所示那樣儲存兩位數據時，則編程高位(此後稱為MSB)和低位(此後稱為LSB)。當在編程期間編程MSB時，則相應的標誌單元被編程。例如，當主單元組CGm的任一個存儲器單元被MSB編程時，則相應的標誌單元組FCGm的所有標誌單元被編程。在此，例如，標誌單元組FCGm的每個標誌單元都儲存一位數據。也就是說，標誌單元組FCGm的每個標誌單元都根據SLC方法被編程。根據儲存在標誌單元組FCGm的標誌單元中的數據，可以判斷相應的主單元組CGm的存儲器單元是否被MSB編程。因此，在讀取操作期間，可以根據標誌單元是否被編程，來改變MSB讀取操作。例如，當判定出標誌單元組FCGm的標誌單元被編程時，可以正常執行主單元區CGm的存儲器單元的MSB讀取操作。再例如，當判定出標誌單元組FCGm的標誌單元未被編程時，則不對主單元區CGm的存儲器單元執行MSB讀取操作。即，當判定出標誌單元組FCGm的標誌單元未被編程時，則可省略主單元組CGm的存儲器單元的MSB讀取操作。出於特定原因，可以改變儲存在標誌單元組FCGm的標誌單元中的數據。出於此原因，可通過錯誤測試來讀取標誌單元組FCGm的標誌單元。針對這種錯誤測試，可使用大多數測試。通過大多數測試，擁有標誌單元組FCGm的標誌單元中所儲存的數據的大多數的數據可被判定為標誌 單元中所儲存的數據。當讀取標誌單元區FCA中所包括的所有標誌單元的數據時，可以應用大多數測試。圖4是說明應用於根據本發明一個實施例的多電平存儲器件的地址擾頻方法的圖。隨著儲存在存儲器單元中的數據位的數量增加，用於對儲存多位(或多電平)數據的存儲器件(此後稱為多電平存儲器件)的存儲器單元進行存取的行地址的數量也增加。為了有效管理這種行地址，多電平存儲器件可以採用地址擾頻方法。例如，圖4示出具有全位線架構的兩位MLC陣列及其地址擾頻方法。在全位線架構中，在讀取/編程操作期間可以同時選擇存儲塊的所有位線BL0、BLU…，並且耦接至位線的存儲器單元可經由共同耦接的字線而被同時讀取或編程。這種存儲器單元的單位可稱為頁。參見圖4，根據字線來順序地對具有全位線架構的存儲器單元的頁地址擾頻。例如，可以將耦接至字線WLO的存儲器單元的LSB頁擾頻為頁地址0，以及可以將耦接至字線WLO的存儲器單元的MSB頁擾頻為頁地址I。另外，可以將耦接至字線WLl的存儲器單元的LSB頁擾頻為頁地址2，以及可以將耦接至字線WLl的存儲器單元的MSB頁擾頻為頁地址3。另外，可以將耦接至字線WL2的存儲器單元的LSB頁擾頻為頁地址4，以及可以將耦接至字線WL2的存儲器單元的MSB頁擾頻為頁地址5。耦接至後續字線的存儲器單元的LSB頁和MSB頁的頁地址可以用這種方式來被擾頻。根據本發明的一個實施例，當如圖4所示那樣順序地對存儲器單元的LSB頁地址和MSB頁地址擾頻時，在前一讀取操作期間讀取的標誌數據用於下一讀取操作。S卩，當順序地對存儲器單元的LSB頁地址和MSB頁地址擾頻時，則LSB頁的讀取操作中所讀取的標誌數據用於MSB頁的讀取操作。圖5是說明根據本發明一個實施例的中應用於多電平存儲器單元的另一種地址擾頻方法的圖。例如，圖5示出具有奇偶位線架構的兩位MLC陣列及其地址擾頻方法。在奇偶位線架構內，位線BL0、BL1、…分成偶數位線BL_e和奇數位線BL_o。f禹接至偶數位線的存儲器單元可經由共同耦接的字線而被同時讀取或編程。另外，耦接至奇數位線的存儲器單元可經由共同耦接的字線而被同時讀取或編程。這種存儲器單元的單位可稱為頁。在首先對耦接至奇數位線的存儲器單元編程時，接著對耦接至偶數位線的存儲器單兀編程。參見圖5，根據字線和位線(S卩，偶數位線和奇數位線)順序地對具有奇偶位線架構的存儲器單元的頁地址擾頻。例如，可以將耦接至偶數位線BL0_e、BLl_e、…以及字線WLO的存儲器單元的LSB頁擾頻為頁地址0，以及可以將耦接至偶數位線BL0_e、BLl_e、…以及字線WLO的存儲器單元的MSB頁擾頻為頁地址I。另外，可以將耦接至奇數位線BL0_o、BLl_o、…以及字線WLO的存儲器單元的LSB頁擾頻為頁地址2，以及可以將耦接至奇數位線BL0_o、BLl_o、…以及字線WLO的存儲器單元的MSB頁擾頻為頁地址3。另外，可以將耦接至偶數位線BL0_e、BLl_e、…以及字線WLl的存儲器單元的LSB頁擾頻為頁地址4，以及可以將耦接至偶數位線BL0_e、BLl_e、…以及字線WLl的存儲器單元的MSB頁擾頻為頁地址5。另外，可以將耦接至奇數位線BL0_o、BLl_o、…以及字線WLl的存儲器單元的LSB頁擾頻為頁地址6，以及可以將耦接至奇數位線BL0_o、BLl_o、…以及字線WLl的存儲器單元的MSB頁擾頻為頁地址7。耦接至後續字線的存儲器單元的LSB頁和MSB頁的頁地址可以用這種方式來被擾頻。根據本發明的一個實施例，當如圖5內所示那樣順序地對存儲器單元的LSB頁地址和MSB頁地址擾頻時，在前一讀取操作期間讀取的標誌數據用於下一讀取操作。S卩，當順序地對存儲器單元的LSB頁地址和MSB頁地址擾頻時，則在LSB頁的讀取操作中所讀取的標誌數據可用於MSB頁的讀取操作。圖6是示出根據本發明一個實施例的半導體存儲器件的讀取操作的流程圖。根據本發明一個實施例的半導體存儲器件的讀取操作，可以根據儲存和讀取標誌數據的方法來分成第一情況和第二情況。下文將參照圖1至圖6詳細描述根據本發明的一個實施例的半導體存儲器件的讀取操作。首先，以下將描述第一情況下的讀取操作。在步驟S110，當請求存儲器單元的LSB頁的讀取操作時，讀取用於檢查存儲器單元的MSB數據是否被編程的標誌數據。因為LSB頁的讀取操作可以根據MSB數據是否被編程而改變，從標誌單元讀取標誌數據。經由數據輸入/輸出電路130讀取標誌數據。在步驟S120，將讀取的標誌數據儲存在數據輸入/輸出電路130的數據鎖存器中。讀取的標誌數據可以保留在數據輸入/輸出電路130中，直到請求後續的MSB頁的讀取操作。另外，將讀取的標誌數據提供給控制邏輯150，以用於LSB頁的讀取操作。在步驟S130，基於讀取的標誌數據讀取LSB頁的數據。LSB數據可通過已知的讀取操作，例如多電平存儲器件的LSB頁讀取操作來讀取。因此，不再贅述。在步驟S140， 將請求用於讀取操作的LSB頁的行地址儲存在行地址儲存單元170中。即，將請求用於讀取操作的LSB頁地址儲存在行地址儲存單元170中。
在步驟S150，判斷在前一讀取操作期間所讀取的標誌數據是否可以用於下一讀取操作。即，在步驟S150，判斷在LSB頁的讀取操作之後接著請求的用於讀取操作的MSB頁地址是否等於將儲存的LSB頁地址加一所獲得的地址。在此，儲存的LSB頁地址是在步驟S130儲存在行地址儲存單元170中的地址。當請求用於讀取操作的MSB頁地址等於將儲存的LSB頁地址加一所獲得的地址時，儲存的標誌數據可用於MSB頁的讀取操作。換言之，當對同一存儲器單元的LSB頁和MSB頁執行順序的讀取操作時，用於讀取LSB頁的標誌數據用於MSB頁的讀取操作。因此，進程會前往步驟S160。另一方面，當請求用於讀取操作的MSB頁地址與將儲存的LSB頁地址加一所獲得的地址不同時，儲存的標誌數據不用於MSB頁的讀取操作。換言之，當不對同一存儲器單元的LSB頁和MSB頁執行順序的讀取操作時，用於讀取LSB頁的標誌數據不用於MSB頁的讀取操作。因此，進程將前往步驟S170。在步驟S160，當執行順序的讀取操作時，基於儲存的標誌數據來讀取MSB頁的數據。儲存在數據輸入/輸出電路130中的用於讀取標誌單元的標誌數據可以提供給控制邏輯150，以用於MSB頁的讀取操作。另外，所提供的標誌數據用於MSB頁的讀取操作。根據本發明的一個實施例，因為在LSB頁的讀取操作期間讀取的標誌數據用於MSB頁讀取操作，所以可以省略用於MSB頁的讀取操作的標誌數據讀取操作。因此，可有效率地執行半導體存儲器件100的讀取操作。在步驟S170，當不執行順序的讀取操作時，則經由MSB頁的一般讀取操作來讀出MSB數據。也就是，讀出用於檢查相應存儲器單元的MSB數據是否被編程的標誌數據，並且基於讀取的標誌數據讀取MSB數據。第二情況下的讀取操作與第一情況下的讀取操作在儲存標誌數據的步驟處具有差異。以下將說明第二情況下的讀取操作。在步驟S110，當請求存儲器單元的LSB頁的讀取操作時，讀取用於檢查相應存儲器單元的MSB數據是否被編程的標誌數據。因為LSB頁的讀取操作可根據MSB數據是否被編程而改變，從標誌單元讀取標誌數據。經由數據輸入/輸出電路130讀出標誌數據。在步驟S120，將讀取的標誌數據儲存在標誌數據儲存單元160內。儲存在標誌數據儲存單元160中的標誌數據可維持其值，直到請求後續的MSB頁的讀取操作。在步驟S130，基於讀取的標誌數據來讀取LSB頁的數據。LSB數據可經由已知的讀取操作例如多電平存儲器件的LSB頁讀取操作來讀取。因此，不再贅述。在步驟S140，將請求用於讀取操作的LSB頁的行地址儲存在行地址儲存單元170中。即，將請求用於讀取操作的LSB頁地址儲存在行地址儲存單元170中。在步驟S150，判斷在前一讀取操作期間所讀取的標誌數據是否可以用於下一讀取操作。即，在步驟S150，判斷在LSB頁的讀取操作之後接著請求用於讀取操作的MSB頁地址是否等於將儲存的LSB頁地址加一所獲得的地址。在此，儲存的LSB頁地址是在步驟S130儲存在行地址儲存單元170中的地址。當請求用於讀取操作的MSB頁地址等於將儲存的LSB頁地址加一所獲得的地址時，儲存的標誌數據可用於MSB頁的讀取操作。換言之，當對同一存儲器單元的LSB頁和MSB頁執行順序的讀取操作時，用於讀取LSB頁的標誌數據可以用於MSB頁的讀取操作。因此，進程將前往步驟S160。另一方面，當請求用於讀取操作的MSB頁地址與將儲存的LSB頁地址加一所獲得的地址不同時，儲存的標誌數據不用於MSB頁的讀取操作。換言之，當不對同一存儲器單元的LSB頁和MSB頁執行順序的讀取操作時，用於讀取LSB頁的標誌數據不用於MSB頁的讀取操作。因此，進程將前往步驟S170。在步驟S160，當執行順序的讀取操作時，基於儲存在標誌數據儲存單元160中的標誌數據來讀取MSB頁的數據。根據本發明的一個實施例，因為在LSB頁的讀取操作期間所讀取的標誌數據用於MSB頁的讀取操作，所以可省略用於MSB頁的讀取操作的標誌數據讀取操作。因此，可有效率地執行半導體存儲器件100的讀取操作。在步驟S170，當不執行連續的讀取操作時，則經由MSB頁的一般讀取操作來讀出MSB數據。即，讀出用於檢查相應存儲器單元的MSB數據是否被編程的標誌數據，並且根據讀取的標誌數據來讀取MSB數據。圖7是說明包括根據本發明一個實施例的半導體存儲器件的數據處理系統的框圖。參照圖7，數據處理系統1000包括主機1100和數據儲存器件1200。數據儲存器件1200包括控制器1210和數據儲存媒體1220。數據儲存器件1200可與諸如臺式計算機、筆記型計算機、數位照相機、行動電話、MP3播放器、遊戲機等的主機1100耦接。數據儲存器件1200也稱為存儲系統。控制器1210與主機1100和數據儲存媒體1220耦接。控制器1210被配置成響應於來自主機1100的請求來存取數據儲存媒體1220。例如，控制器1210被配置成控制數據儲存媒體1220的讀取、編程或擦除操作。控制器1210被配置成驅動用於控制數據儲存媒體1220的固件。控制器1210可包括已知的部件，諸如主機接口 1211、中央處理單元(CPU)1212、存儲器接口 1213、RAM 1214以及糾錯碼(ECC)單元1215。CPU 1212被配置成響應於來自主機的請求而對控制器1210的整體操作進行控制。RAM 1214可用作CPU 1212的工作存儲器。RAM 1214可以暫時儲存從數據儲存媒體1220讀取的數據或主機1100所提供的數據。主機接口 1211被配置成與主機1100和控制器1210接口。例如，主機接口 1211可被配置成經由USB (Universal Serial Bus,通用串行總線)協議、MMC (MultimediaCard,多媒體卡)協議、PCI (Peripheral Component Interconnection,外圍設備互連)協議、PC1-E(PC1-express)協議、PATA (Parallel Advanced Technology Attachment,並行高級技術附件)協議、SATA (Serial ΑΤΑ,串行 ΑΤΑ)協議、SCSI (Small ComputerSystem Interface,小型計算機系統接口)協議以及IDE (Integrated Drive Electronics,集成驅動電子)協議中的一種來與主機1100通信。存儲器接口 1213被配置成與控制器1210和數據儲存媒體1220接口。存儲器接口 1213被配置成提供命令和地址給數據儲存媒體1220。另外，存儲器接口 1213被配置成與數據儲存媒體1220交換數據。數據儲存媒體1220可包括圖1中的根據本發明一個實施例的半導體存儲器件100。數據儲存媒體1220可以包括多個半導體存儲器件NVMO至NVMk。當數據儲存媒體1220被配置具有根據本發明一個實施例的半導體存儲器件100時，則可提高數據儲存器件1200的操作速度。ECC單元1215被配置成檢測從數據儲存媒體1220所讀取的數據的錯誤。另外，當檢測到的錯誤落入糾正範圍內時，ECC單元1215被配置成糾正檢測到的錯誤。ECC單元1215可根據存儲系統1000而被設置在控制器1210的內部或外部。控制器1210和數據儲存媒體1220可以包括固態盤(solid state drive, SSD)。再例如，控制器1210和數據儲存媒體1220可以集成在一個半導體器件內，以形成存儲卡。例如，控制器1210和數據儲存媒體1220可以集成在一個半導體器件內，以形成PCMCIA (personal computer memory card international association,個人計算機存儲卡國際協會)卡、CF (compact flash,小型快快閃記憶體儲)卡、智能媒體卡(smart mediacard)、記憶棒(memory stick)、多媒體卡(MMC、RS-MMC、MMC-micro)、SD (securedigital,安全數碼)卡(SD、Min1-SD 或 Micro-SD)或 UFS (universal flash storage,萬用快閃儲存)卡。再例如，控制器1210或數據儲存媒體1220可安裝成各種封裝。例如，控制器1210或數據儲存媒體1220可根據以下各種方法封裝和安裝:例如層疊封裝(packageonpackage, PoP)、球柵陣列(ball grid array, BGA)、晶片級封裝(chip scale package,CSP)、塑料引線晶片載體(plastic leaded chip carrier, PLCC)、塑料雙列直插式封裝(plastic dual in-Kine package, FOIP)、華夫板裸片封裝(die in waffle pack)、晶片上裸片形式(die in wafer form)、板上晶片(chip on board, COB)、陶瓷雙列直插式封裝(ceramic dual in-line package, CERDIP)、塑料度量四方扁平封裝(plastic metricquadflat pack, P-MQFP)> 薄型四方扁平封裝(thin quad flatpack, TQFP)、小型 IC(smalloutline IC, S0IC)、收縮型小外型封裝(shrink small outline package, SSOP)>薄型小外型封裝(thin small outline package, TS0P)、薄型四方扁平封裝(thin quadflatpack, TQFP)、系統封裝(system in package, SIP)、多晶片封裝(mult1-chip package,MCP)、晶片級製造封裝(wafer-level fabricated package, WFP)或晶片級處理層疊封裝(wafer-level processed stack package, WSP)。圖8示出包括根據本發明一個實施例的非易失性存儲器件的存儲卡。圖8示出存儲卡之中的數碼安全(SD)存儲卡的外觀。參見圖8，SD存儲卡包括一個命令引腳(例如第二引腳)、一個時鐘引腳(例如第五引腳)、四個數據引腳(例如第一、第七、第八和第九引腳)以及三個電源引腳(例如第三、第四以及第六引腳)。經由命令引腳(第二引腳)來傳送命令和響應信號。一般而言，命令從主機傳輸至SD卡，並且響應信號從SD卡傳輸至主機。數據引腳(第一、第七、第八以及第九引腳)分成用於接收從主機傳送來的數據的接收(Rx)引腳、以及用於傳送數據給主機的傳送(Tx)引腳。Rx引腳與Tx引腳可分別形成對，以傳輸不同信號。SD卡包括圖1的根據本發明一個實施例的半導體存儲器件100，以及用於控制半導體存儲器件的控制器。SD卡內包括的控制器可具有參考圖7所說明的控制器1210相同的配置與功能。圖9是說明圖8所示的存儲卡的內部配置以及內存與主機之間的連接的框圖。參見圖9，數據處理系統2000包括主機2100以及存儲卡2200。主機2100包括主機控制器2110以及主機連接單元2120。存儲卡2200包括卡連接單元2210、卡控制器2220以及存儲器件2230。主機連接單元2120與卡連接單元2210都包括多個引腳。引腳可包括命令引腳、時鐘引腳、數據引腳以及電源引腳。引腳數量可以取決於存儲卡2200的類型。主機2100將數據儲存在存儲卡2200內，或讀取存儲卡2000內儲存的數據。主機控制器2110經由主機連接單元2120，傳輸寫入命令CMD、主機2100內部的時鐘發生器(未示出)的時鐘信號CLK以及經由主機連接單元2120傳送數據DATA送至存儲卡2200。卡控制器2220響應於經由卡連接單元2210接收的寫入命令來操作。卡控制器2220根據所接收的時鐘信號CLK，使用卡控制器2220內部的時鐘發生器(未示出)的時鐘信號將接收的數據DATA儲存在存儲器件2230中。主機控制器2110經由主機連接單元2120，傳輸讀取命令CMD以及主機2100中的時鐘發生器所產生的時鐘信號CLK至存儲卡2200。卡控制器2220響應於經由卡連接單元2210接收的讀取命令而操作。卡控制器2220使用卡控制器2220中的時鐘發生器所產生的時鐘信號，根據所接收的時鐘信號CLK讀取來自存儲器件2230的數據，並且傳送讀取數據至主機控制器2110。圖10示出包括根據本發明一個實施例的非易失性存儲器件的SSD的框圖。參見圖10，數據處理系統3000包括主機裝置3100以及SSD 3200。SSD 3200包括SSD控制器3210、緩衝存儲器件3220、多個非易失性存儲器件3231至323η、電源3240、信號連接器3250以及電源連接器3260。SSD 3200響應於主機裝置3100的請求而操作。即，SSD控制器3210被配置成響應於來自主機3100的要求存取非易失性存儲器件3231至323η。例如，SSD控制器3210被配置成控制非易失性存儲器件3231至323η的讀取、編程以及擦除操作。緩衝存儲器件3220被配置成暫時儲存要儲存在非易失性存儲器件3231至323η內的數據。另外，緩衝存儲器件3220被配置成暫時儲存從非易失性存儲器件3231至323η讀取的數據。暫時儲存在緩衝存儲器件3220內的數據會根據SSD控制器3210的控制，傳輸至主機3100或非易失性存儲器件3231至323η。非易失性存儲器件3231至323η用作SSD 3200的儲存媒體，每個非易失性存儲器件3231至323η都可具有與圖1的根據本發明一個實施例的半導體存儲器件100相同的配置。每個非易失性存儲器件3231至323η都可用諸如PRAM、MRAM、ReRAM以及FRAM中的任一種非易失性存儲器件來配置。各個非易失性存儲器件3231至323η都經由多個通道CHl至CHn，耦接至SSD控制器3210。一個通道可耦接至一個或更多個非易失性存儲器件。耦接至一個通道的非易失性存儲器件可耦接至相同的信號總線和數據總線。電源3240被配置成將經由電源連接器3260輸入的電能PWR提供給SSD 3200。電源3240包括輔助電源3241。輔助電源3241被配置成當突然斷電時，供應電能來正常停止SSD 3200。輔助電源3241可包括能夠儲存電能PWR的超級電容器。SSD控制器3210被配置成經由信號連接器3250與主機3100交換信號SGL。此處，信號SGL可包括命令、地址、數據等等。可以根據主機3100與SSD 3200之間的接口方法，利用諸如 PATA (Parallel Advanced Technology Attachment,並行高級技術附件)、SATA(Serial Advanced Technology Attachment,串行高級技術附件)、SCSI (SmalIComputerSystem Interface,小型計算機系統接口)或SAS (Serial SCSI,並行SCSI)的連接器來配置信號連接器3250。圖11是說明圖10所示的SSD控制器的框圖。參見圖11，SSD控制器3210包括存儲器接口 3211、主機接口 3212、ECC 單元 3213、CPU 3214 以及 RAM 3215。存儲器接口 3211被配置成提供命令和地址給非易失性存儲器件3231至323η。另夕卜，存儲器接口 3211被配置成與非易失性存儲器件3231至323η交換數據。存儲器接口3211可根據CPU 3214的控制，將來自緩衝存儲器件3220的數據散播在各個通道CHl至CHn之上。另外，存儲器接口 3211根據CPU 3214的控制，將從非易失性存儲器件3231至323η讀取的數據傳輸至緩衝存儲器件3220。主機接口 3212被配置成響應於主機3100的協議提供與SSD 3200的接口。例如，主機接口 3212可被配置成經由PATA (並行高級技術附件)、SATA (串行高級技術附件)、SCSI(小型計算機系統接口)和SAS (並行SCSI)協議中的一種與主機3100通信。另外，主機接口 3212可執行磁碟仿真功能，支持主機3100將SSD 3200辨識為硬碟機(hard disk drive,HDD) οECC單元3213被配置成基於傳輸至非易失性存儲器件3231至323η的數據，產生校驗位。所產生的校驗位可儲存在非易失性存儲器件3231至323η的備用區域中。ECC單元3213被配置成檢測從非易失性存儲器件3231至323η讀取的數據的錯誤。當所檢測到的錯誤落入糾正範圍內時，ECC單元3213可糾正檢測到的錯誤。CPU 3214被配置成分析並處理從主機3100輸入的信號SGL。CPU 3214響應於來自主機3100的請求而控制SSD控制器3210的整體操作。CPU 3214根據驅動SSD 3200的固件，控制緩衝存儲器件3220與非易失性存儲器件3231至323η的操作。RAM 3215用作驅動固件的工作存儲器件。圖12是說明安裝了具有根據本發明的一個實施例的非易失性存儲器件的數據儲存器件的計算機系統的框圖。參見圖12，計算機系統4000包括電耦接至系統總線4700的網絡適配器4100、CPU 4200、數據儲存器件4300、RAM 4400、ROM 4500以及用戶接口 4600。在此，數據儲存器件4300可被配置成具有圖7所示的數據儲存器件1200或圖10所示的SSD 3200。網絡適配器4100被配置成提供計算機系統400與外部網絡之間的接口。CPU 4200被配置成執行整體算法操作，以用於驅動處在RAM 4400中的作業系統或應用程式。數據儲存器件4300被配置成儲存計算機系統4000需要的所有數據。例如，驅動計算機系統4000、應用程式、各種程序模塊、程序數據以及用戶數據的作業系統可儲存在數據儲存器件4300中。RAM 4400可用作計算機系統4000的工作存儲器件。啟動期間，從數據儲存器件4300讀取的作業系統、應用程式、各種程序模塊以及驅動程序所需的程序數據都加載在RAM 4400內。ROM 4500在作業系統被驅動之前儲存基本輸入/輸出系統(basicinput/output system,BIOS)。計算機系統4000與用戶之間經由用戶接口 4600而執行信息交換。雖然圖中未示出，但是計算機系統4000還可以包括電池、應用程式晶片組、照相機圖像處理器(camera image processor, CIP)等等。
雖然上面已經說明了某些實施例，但是本領域技術人員將會理解，描述的實施例僅僅是示例性的。因此，本文所描述的器件和方法不應基於所描述的實施例而受限制。而是，本文所描述的器件和方法僅僅根據結合以上描述和附圖的所附權利要求來受限制。
權利要求
1.一種具有多電平存儲器單元的半導體存儲器件的讀取方法，包括以下步驟: 讀取標誌數據，所述標誌數據指示編程在所述多電平存儲器單元內的數據的最高有效位是否被編程； 儲存讀取的標誌數據； 基於所述讀取的標誌數據，讀取編程在所述多電平存儲器單元內的數據的最低有效位；以及 基於儲存的標誌數據，讀取編程在所述多電平存儲器單元內的數據的最高有效位。
2.如權利要求1所述的讀取方法，其中，當在讀取最低有效位的步驟之後立刻要求讀取最高有效位的讀取操作時，基於所述儲存的標誌數據來執行讀取最高有效位的步驟。
3.如權利要求1所述的讀取方法，還包括以下步驟: 儲存用於讀取最低有效位的行地址；以及 比較用於讀取最高有效位的行地址與通過將儲存的行地址加一而獲得的地址。
4.如權利要求3所述的讀取方法，其中，當用於讀取所述最高有效位的行地址等於增加的地址時，基於儲存的標誌數據來執行讀取所述最高有效位的步驟。
5.如權利要求3所述的讀取方法，其中，當用於讀取所述最高有效位的行地址與增加的地址不同時，則再次讀取所述標誌數據，並且基於讀取的標誌數據來讀取編程在所述多電平存儲器單元內的數據的最高有效位。
6.如權利要求1所述的 讀取方法，其中，所述儲存的標誌數據維持一值，直到完成讀取所述最高有效位的讀取操作。
7.一種半導體存儲器件，包括: 存儲器單元陣列，所述存儲器單元陣列包括多電平存儲器單元和標誌存儲器單元，所述標誌存儲器單元被配置成儲存關於編程在所述多電平存儲器單元內的數據的最高有效位是否被編程的信息； 數據輸入/輸出電路，所述數據輸入/輸出電路被配置成讀取編程在所述多電平存儲器單元和所述標誌存儲器單元內的數據，並且暫時儲存讀取的數據；以及 控制邏輯，所述控制邏輯被配置成經由所述數據輸入/輸出電路來控制用於所述多電平存儲器單元和所述標誌存儲器單元的讀取操作， 其中所述控制邏輯基於在讀取編程在所述多電平存儲器單元內的數據的最低有效位時所讀取並儲存的標誌數據，來讀取編程在所述多電平存儲器單元內的數據的最高有效位。
8.如權利要求7所述的半導體存儲器件，其中，所述控制邏輯根據外部裝置的請求，連續執行讀取所述最低有效位的操作以及讀取所述最高有效位的操作。
9.如權利要求7所述的半導體存儲器件，其中，所述控制邏輯包括行地址儲存單元，所述行地址儲存單元被配置成儲存用於讀取最低有效位的行地址。
10.如權利要求9所述的半導體存儲器件，其中，所述控制邏輯將儲存在所述行地址儲存單元內的行地址加一，並且在最高有效位讀取操作期間，比較增加的行地址與用於讀取最高有效位的行地址。
11.如權利要求10所述的半導體存儲器件，其中，當增加的行地址等於用來讀取最高有效位的行地址時，所述控制邏輯基於儲存的標誌數據來執行最高有效位讀取操作。
12.如權利要求10所述的半導體存儲器件，其中，當增加的行地址不同於用來讀取所述最高有效位的行地址時，所述控制邏輯經由所述數據輸入/輸出電路來讀取所述標誌存儲器單元的數據，並且根據讀取的標誌數據來執行最高有效位讀取操作。
13.如權利要求7所述的半導體存儲器件，其中，所述控制邏輯包括標誌數據儲存單元，所述標誌數據儲存單元被配置成儲存在讀取最低有效位時所讀取的標誌數據，並且基於儲存在所述標誌數據儲存單元內的標誌數據來執行最高有效位讀取操作。
14.一種數據儲存器件，包括: 半導體存儲器件；以及 控制器，所述控制器被配置成控制所述半導體存儲器件， 其中，所述半導體存儲器件包括: 存儲器單元陣列，所述存儲器單元陣列包括多電平存儲器單元和標誌存儲器單元，所述標誌存儲器單元被配置成儲存關於編程在所述多電平存儲器單元內的數據的最高有效位是否被編程的信息； 數據輸入/輸出電路，所述數據輸入/輸出電路被配置成讀取編程在所述多電平存儲器單元和所述標誌存儲器單元內的數據，並且暫時儲存讀取的數據；以及 控制邏輯，所述控制邏輯被配置成經由所述數據輸入/輸出電路來控制用於所述多電平存儲器單元和所述標誌存儲器單元的讀取操作，以及 所述控制邏輯基於在讀取編程在所述多電平存儲器單元內的數據的最低有效位時讀取並儲存的標誌數據，讀取編程在所述多電平存儲器單元內的數據的最高有效位。
15.如權利要求14所述的`數據儲存器件，其中，所述半導體存儲器件與所述控制器被配置成固態驅動器。
16.如權利要求14所述的數據儲存器件，其中，所述控制邏輯根據外部裝置的請求，連續執行讀取最低有效位的操作和讀取最高有效位的操作。
17.如權利要求14所述的數據儲存器件，其中，所述控制邏輯包括行地址儲存單元，所述行地址儲存單元被配置成儲存用於讀取最低有效位的行地址。
18.如權利要求17所述的數據儲存器件，其中，所述控制邏輯將儲存在所述行地址儲存單元內的行地址加一，並且在最高有效位讀取操作期間，比較增加的行地址與用於讀取最高有效位的行地址。
19.如權利要求18所述的數據儲存器件，其中，當增加的行地址等於用來讀取最高有效位的行地址時，所述控制邏輯基於儲存的標誌數據來執行最高有效位讀取操作。
20.如權利要求18所述的半導體存儲器件，其中，當增加的行地址不同於用來讀取所述最高有效位的行地址時，所述控制邏輯經由所述數據輸入/輸出電路來讀取所述標誌存儲器單元的數據，並且根據所述讀取的標誌數據來執行最高有效位讀取操作。
全文摘要
本發明公開了一種具有多電平存儲器單元的半導體存儲器件的讀取方法，包括以下以下步驟讀取標誌數據，所述標誌數據指示編程在多電平存儲器單元中的數據的最高有效位(MSB)是否被編程；儲存讀取的標誌數據；基於讀取的標誌數據，讀取編程在多電平存儲器單元的數據的最低有效位(LSB)；以及基於儲存的標誌數據，讀取編程在多電平存儲器單元中的數據的MSB。
文檔編號G11C16/06GK103137197SQ20121046599
公開日2013年6月5日 申請日期2012年11月16日 優先權日2011年11月30日
發明者李完燮 申請人:愛思開海力士有限公司