電阻電路的製作方法
2023-04-28 11:26:11 1
專利名稱：電阻電路的製作方法
技術領域：
本發明涉及一種包括由多晶矽製成的電阻電路的半導體集成電路。
背景技術：
在半導體集成電路中，主要使用以下兩種電阻器擴散型電阻器，其由單晶矽製成並且該單晶矽擴散有與半導體襯底的導電性相反的雜質，和多晶矽電阻器，其由擴散了雜質的多晶矽製成。在這兩者當中，由於多晶矽電阻器的優勢，例如，因為絕緣膜包圍著電阻器因此漏電流小，以及由於在晶粒間界存在缺陷，因此可以獲得高電阻，所以它廣泛用於半導體集成電路。
圖2A和2B示出了一種普通的多晶矽電阻電路。(例如，參考JP2002-76281A.)。圖2A是電阻電路的平面示意圖，以及圖2B是沿圖2A的A-A′線的截面圖。多晶矽電阻器的形成包括向利用LPCVD等方法澱積在絕緣膜上的多晶矽薄膜注入P-型或N-型雜質；以及採用光刻工藝將生成物處理成電阻器形狀。為了確定多晶矽電阻器的電阻器率要進行雜質注入。根據所需的電阻，P-型或N-型雜質的濃度範圍為1×1017/cm3～1×1020/cm3。
進一步，接觸孔和金屬布線設置在電阻器兩側的每個端子內以引出其中的電勢。為獲得多晶矽膜和端子處的金屬布線之間的良好的歐姆接觸，高濃度1×1020/cm3或更高濃度的雜質擴散到形成電阻器端子的多晶矽膜的一部分內。
因此，就構造一種圖3所示的電阻電路來說，使用多晶矽的電阻器由形成在位於半導體襯底1上的絕緣膜2上的多晶矽膜3形成，並且該多晶矽膜由低濃度雜質區4和高濃度雜質區5組成，如圖2A的平面示意圖和圖2B的截面示意圖所示。端子D(104)的電勢通過穿過位於高濃度雜質區5上的接觸孔6的金屬布線7從端子A(101)處被引出。
進一步，在圖2A中，在連接到位於電阻器兩側上的各個接觸孔上的兩個金屬布線之間，一個金屬電極形成以便覆蓋多晶矽膜3內的低濃度雜質區4。形成這樣的結構有兩個原因。
第一個原因是為了獲得多晶矽電阻器的穩定性。因為多晶矽是一種半導體，當其上形成布線或電極時，由於布線或電極的電勢和多晶矽電阻器的電勢之間的相對關係，在多晶矽中會產生耗盡或積累，從而改變電阻器的電阻值。特別地，就擴散了P-型雜質的多晶矽來說，當與多晶矽電阻器相比具有更高的電勢的布線或電極直接位於多晶矽之上時，P-型多晶矽會變成耗盡的，從而產生高電阻。在相反的電勢關係下，由於積累的原因電阻降低。為了避免電阻的這種變化，有意地將具有與多晶矽的電勢相接近的電勢的布線形成在多晶矽上，從而保持恆定電阻。其中一個實例是圖2A的平面圖，其中多晶矽電阻器的其中一個電極延伸到電阻器以固定電勢。
上述現象當然不僅取決於多晶矽上面的布線而且取決於其下的狀態。即，電阻根據多晶矽電阻器和位於多晶矽電阻器下面的半導體襯底之間的電勢的相對關係而變化。一種用於穩定電勢的裝置因此被獲知，其中有意地將擴散區等以與上金屬布線相同的方式形成在多晶矽電阻器的下面，儘管擴散區在圖中未示出。
第二個原因是為了在半導體製造過程中防止氫擴散到多晶矽，該氫會影響多晶矽的電阻。多晶矽由具有比較高的結晶度的晶粒和在晶粒之間具有低結晶度即高陷阱能級的晶粒間界組成。多晶矽電阻器的電阻幾乎由被存在於晶粒間界的大量能級所俘獲的載流子，電子或空穴決定。當在半導體製造過程中產生具有高擴散係數的氫時，產生的氫很容易地到達多晶矽電阻器並且被能級俘獲，從而改變電阻。
這種產生氫的過程的實例包括在形成金屬電極之後在氫氣環境中燒結的步驟和使用氨氣形成等離子體氮化物膜的步驟。
因此，在如圖2A和2B所示的電阻電路中，由於上述的氫擴散引起的多晶矽的電阻內的變化可以通過在多晶矽電阻器上覆蓋金屬布線而被抑制。
然而，用於穩定上述電阻電路的多晶矽的電阻的方法存在以下問題。問題在於當金屬電極設置在多晶矽電阻器上面時，考慮到金屬布線和多晶矽電阻器之間的對準偏移以及防止上述的氫擴散的影響，金屬布線應被布置成能充分覆蓋電阻器。如圖2A所示，為電阻器201，202和203設置的多個組，每個都包括多晶矽電阻器和金屬布線。電阻電路的面積不是由多晶矽電阻器的間距/間隔決定的，而是由用預定的重疊量覆蓋多晶矽電阻器並且與多晶矽電阻器相比具有更大的工藝尺寸的金屬布線的間距/間隔決定的。這就阻礙了電阻電路的面積的縮小。
發明內容
本發明是鑑於上述問題提出的，因此其目的在於提供一種電阻電路，該電阻電路由多晶矽電阻器組成，每個多晶矽電阻器的電阻幾乎不變化，該電阻電路是穩定的，並且需要的面積小。
為了實現上述目的，本發明提供一種電阻電路，包括電阻電路，包括半導體襯底；形成在半導體襯底上的第一絕緣膜；具有相同形狀的多個電阻器，每個電阻器都形成在第一絕緣膜上並且由具有低濃度雜質區和高濃度雜質區的多晶矽膜形成；形成在該多個電阻器上的第二絕緣膜；形成在位於高濃度雜質區上的第二絕緣膜上的接觸孔；第一金屬布線，每個金屬布線都連接到每個接觸孔上並且與該多個電阻器串聯連接；以及第二金屬布線，該金屬布線連接到位於串聯連接的該多個電阻器的一端處的一電阻器上，並且覆蓋該多個多晶矽電阻器的每個的低濃度雜質區，其中，該多個多晶矽電阻器中的低濃度雜質區和高濃度雜質區的長度互不相同。
進一步，本發明提供一種電阻電路，就每個多晶矽電阻器中的低濃度雜質區的長度來說，在串聯連接的多個電阻器的一端最長，在另一端最短，並且從該端到另一端在其間的多個電阻器處逐漸變短。
根據本發明，提供的電阻電路由多晶矽電阻器組成，每個多晶矽電阻器的電阻幾乎不變化，該電阻電路是穩定的，並且具有高輸出電壓精度和小面積。
在附圖中圖1是根據本發明的多晶矽電阻電路的平面示意圖；圖2A是普通的多晶矽電阻電路的平面示意圖；圖2B是普通的多晶矽電阻電路的截面示意圖；以及圖3是電阻電路的電路圖。
具體實施例方式
下文將參考附圖描述本發明的實施例。
圖1示出了本發明的實施例，該實施例用於實現圖3所示的電阻電路。電阻器1(201)～3(203)中的每一個電阻器都由多晶矽膜3形成，該多晶矽膜形成在位於襯底1上的絕緣膜2上，並且與現有技術中的一樣由低濃度雜質區4和高濃度雜質區5組成。端子A(101)和端子D(104)的電勢分別通過穿過位於高濃度雜質區5上的接觸孔6的金屬布線7引出。
然而，在現有技術中，就覆蓋電阻器的金屬布線來說，已被採用的結構是其中端子之一的金屬布線覆蓋與其連接的電阻器。然而，在本發明中，一個金屬布線覆蓋所有的包括在電阻電路中的電阻器，以及金屬布線連接到電阻電路內的一個特定的端子上。特別地，在圖1所示的實施例中，電阻器內的低濃度雜質區和高濃度雜質區由具有P-型極性的硼等製成，並且覆蓋組成電阻電路的電阻器的金屬布線連接到顯示電阻電路的最小電勢的端子D(104)上。如果金屬布線連接到顯示最大電勢的端子A(101)上可以獲得相同的結果。
進一步，根據本發明，提供用於獲得電阻器的端電壓的高濃度雜質區的長度在每個電阻器內改變，從而改變低濃度雜質區的長度，即，電阻器的長度。就圖1中的長度改變的程度來說，從連接在最小電勢上的電阻器到連接在最大電勢上的電阻器，電阻器的長度可調節到更長。
藉助上述結構，各個電阻器不需要覆蓋比電阻器的尺寸更大的金屬布線，這樣，電阻器能以最小的間隔排列。固此，可以形成與普通電阻電路相比具有更小的面積的電阻電路。該結果隨著組成電阻電路的電阻器的數目的增加而變明顯。
在本發明的結構中，由於單個金屬布線覆蓋了所有的組成電阻電路的電阻器，因此各個電阻器和正好位於該電阻器上的金屬布線之間的電勢是不相同的。在圖1所示的結構中，電阻器3和正位於其上的金屬布線之間幾乎沒有電勢差，然而，就電阻器1來說，正位於其上的金屬布線的電勢大大低於電阻器1本身的電勢。在普通結構中，電阻器3和電阻器1具有完全相同的形狀，由於正位於電阻器1上的金屬布線的電勢引起的載流子積累，電阻器1表現出更低的電阻。因此，電阻電路中的電阻器變得不平衡，這會在從端子B和C輸出的各個電勢的設計值中產生誤差。
為了避免上述誤差，在本發明中，每個電阻器的長度預先改變。然而，當多晶矽圖案的長度或寬度改變時，由於例如在多晶矽構圖時的微負載效應中的差異，可能不能獲得所需的被構圖的形狀。進一步，當例如通過改變低濃度雜質區的雜質數量來改變電阻器率時，溫度特性會改變並且在高溫或低溫會產生誤差，即使在室溫沒有輸出電勢誤差。
因此在本發明中通過改變高濃度雜質區的圖案來改變電阻器的長度以消除電阻內的變化，該電阻的變化是由於金屬布線的電勢和電阻器的電勢之間的相互作用產生的。
電阻的變化，其由金屬布線的電勢和電阻器的電勢之間的相互作用產生的並且通過採用本發明而解決，由工藝參數和設計參數唯一確定，工藝參數例如電阻器的低雜質濃度區的濃度，在電阻器和金屬布線之間的絕緣膜的厚度，和介電常數；設計參數例如電阻電路的結構和它的施加電壓。更精確地，變化根據多晶矽的晶粒大小和晶粒間界的密度而改變。固此，當使用的工藝和設計信息固定時，高濃度雜質區的長度就可以確定了。
例如，多晶矽電阻器的低濃度雜質是P-型並且濃度為1.5×1019/cm3，以及在金屬布線和電阻器之間的絕緣膜由氧化物膜組成並且厚度為0.5μm的情況下，當在金屬布線和電阻器之間存在1V的電勢差時，多晶矽電阻器內的變化按照電壓極性大約為0.25％。如果將10V的電壓施加到該電阻電路上，在電阻電路中具有最大電勢(約10V)的電阻器的電阻應會變小2.5％。例如，假設電阻器的單元長度為100μm的情況下，高濃度雜質區應比最小電勢端上的電阻器長2.5μm，從而達到102.5μm的長度。中間電阻器的長度應根據電壓和電阻值之間的比例而改變。
在上述實例中，為了便於描述，將覆蓋多晶矽電阻器的金屬布線的電勢設置成電阻電路中的最小電勢。然而，即使當建立連接使金屬布線的電勢設置成最大電勢時仍可以獲得相同的結果。
圖1示出了一個實例，在該實例中假設注入到多晶矽電阻器的雜質是P-型的，但是本發明也可以用於N-型的情況。在N-型的情況下，電阻器內的高濃度雜質區的布局是反向的。即，就電壓中的相對關係來說，耗盡/積累的現象在P-型和N-型之間是相反的。這樣，就像圖1中的一樣，在覆蓋電阻器的金屬布線的電勢連接到電阻電路的最小電勢上的情況下，位於最大電勢端上的電阻器1被耗盡以表現出高電阻。因此高濃度雜質區被設置為較長以縮短低濃度雜質區的長度從而獲得相同的結果。
在上述實例中，金屬布線僅覆蓋多晶矽電阻器上的一部分，並且金屬布線電勢固定到電阻電路的其中一個電勢。出於上述同樣的原因，位於多晶矽電阻器下的半導體襯底的電勢通過利用例如阱的擴散區被固定並且電阻電路的其中一個電勢被固定到該電勢，採用這種方法可以獲得相同的結果。
此外，不用說採用位於多晶矽電阻器的上端上的金屬布線和位於其下端上的例如阱的擴散區將電勢同時固定也可以獲得相同的結果。
權利要求
1.一種電阻電路，包括半導體襯底；形成在半導體襯底上的第一絕緣膜；具有相同形狀的多個電阻器，每個電阻器形成在第一絕緣膜上並且由具有低濃度雜質區和高濃度雜質區的多晶矽膜形成；形成在該多個電阻器上的第二絕緣膜；形成在位於高濃度雜質區上的第二絕緣膜上的接觸孔；第一金屬布線，每個金屬布線連接到每個接觸孔並且將該多個電阻器串聯連接；以及第二金屬布線，該金屬布線連接到位於串聯連接的該多個電阻器的一端處的一電阻器，並且覆蓋該多個多晶矽電阻器的每個的低濃度雜質區，其中該多個多晶矽電阻器中，低濃度雜質區和高濃度雜質區的長度互不相同。
2.根據權利要求1的電阻電路，其中，每個多晶矽電阻器中的低濃度雜質區的長度在串聯連接的該多個電阻器的一端最長，在另一端最短，並且從該端到另一端在其間的多個電阻器處逐漸變短。
全文摘要
為了提供穩定的電阻電路，多晶矽電阻器覆蓋有連接到電阻電路的其中一端的金屬布線，並且由於金屬布線和電阻器之間的合成電勢差引起的電阻的變化通過逐漸改變組成電阻電路的各個電阻器的低濃度雜質區和高濃度雜質區的長度而被消除。
文檔編號H01L27/04GK1734768SQ20051008856
公開日2006年2月15日 申請日期2005年8月4日 優先權日2004年8月4日
發明者原田博文 申請人:精工電子有限公司