碼分多址聲碼器時間片資源的分配方法和裝置的製作方法

2023-04-25 18:08:21 1

專利名稱:碼分多址聲碼器時間片資源的分配方法和裝置的製作方法
技術領域：
本發明涉及一種碼分多址(CDMA)系統中的碼分多址(CDMA)聲碼器時間片資源的分配方法和裝置。
背景技術：
在碼分多址系統中，位於基站收發信機(BTS)側的信道單元(CE)有著嚴格的時間對齊要求，以20毫秒的固定時間片間隔收發業務幀，這樣，使得位於基站控制器(BSC)側的聲碼器單元(VE)收發業務幀時有一定的時序要求，必須在20毫秒的固定時間窗內接收來自信道單元的反向業務幀和將前向業務幀發往信道單元。同時，聲碼器資源板上的主控CPU和數位訊號處理器(DSP)之間存在著大量的數據交互，尤其是資源板處於滿負荷工作時，如何使得主控CPU的負荷均分，減輕主控CPU的開銷，均衡各路聲碼器編解碼的延時便成為了迫切需要解決的問題。現代公司的美國專利US5724610中，聲碼器資源板上的主控CPU和數位訊號處理器之間的數據交互是採用中斷的方式，利用一個具有精確傳輸定時的中斷控制器來完成數位訊號處理器的前向業務幀上報和反向業務幀的分發。但上述技術方案在聲碼器資源板處於滿負荷工作時，有可能出現業務幀漏報的情況。

發明內容
本發明的目的在於克服已有技術的缺陷，提供一種CDMA聲碼器時間片資源的分配方法及裝置。
本發明的技術解決方案是採用多偏置的時間片資源分配方法來調度聲碼器單元的編解碼模塊，將多個數位訊號處理器的負載分開，減輕主控CPU的開銷，由主控CPU定時去讀取各個數位訊號處理器需上報的前向業務幀，並同時在指定地址寫入反向業務幀由數位訊號處理器自動定時讀取，以及還將各路話音編解碼的時延降低到最小，滿足信道單元的定時要求。
為了達到本發明的上述的目的，本發明的方法充分考慮到碼分多址聲碼器資源板上主控CPU和數位訊號處理器的處理時間以及網絡的傳輸延時，均勻地分配每一個聲碼器單元編解碼的起始時間，並與信道單元的幀偏置關聯起來，其步驟包括第一步，在20毫秒的固定時間窗內，分配給資源板上主控CPU 16個幀偏置時刻，每個時刻之間的間隔為1.25毫秒，主控CPU在20毫秒的固定時間窗內僅在這16個時刻主動發起與數位訊號處理器的數據交互；第二步，同時，在20毫秒的固定時間窗內，分配給資源板上數位訊號處理器n個時刻，這裡n表示每片數位訊號處理器能夠實現聲碼器的個數，通常n≤20，每片數位訊號處理器上的n個聲碼器單元依次順序選取所述n個時刻的其中一個作為編碼的起始時間，並且每片數位訊號處理器上的第0路聲碼器的編碼起始時刻依次延時1.25毫秒；第三步，在20毫秒的固定時間窗內，每片數位訊號處理器上的聲碼器單元的編解碼模塊按編碼、解碼交錯調度操作。每個編碼模塊按照第二步選取的時刻開始編碼，每個解碼模塊接收到解碼所需的反向語音包後開始解碼。
更具體地，每片數位訊號處理器上的聲碼器單元的編解碼模塊在每一個20毫秒的固定時間窗內的調度次序為首先第0路聲碼器單元編碼，隨後第((n-1)MOD(n))路聲碼器單元解碼，第1路聲碼器單元編碼→第((n)MOD(n))路聲碼器單元解碼，第2路聲碼器單元編碼，第((n+1)MOD(n))路聲碼器單元解碼……，直到第((n-1))路聲碼器單元編碼，最後第((2n+1)MOD(n))聲碼器單元解碼，這裡MOD表示取模。
根據上述的本發明方法製成的本發明的碼分多址聲碼器時間片資源分配裝置，其包括安裝在資源板上的主控CPU和若干只數位訊號處理器，每一隻數位訊號處理器設有聲碼器單元編解碼模塊，其特點是還有a、設有與該若干只同數位訊號處理器相對應的若干個數據緩衝區，且每一數據緩衝區分成一個前向業務幀緩衝區和一個反向業務幀緩衝區；b、設有分別為該主控CPU和該每一數位訊號處理器提供時間標誌中斷的控制邏輯部件；c、該主控CPU與該若干個數據緩衝區成雙向聯；該若干只數位訊號處理器與相對應的該若干個數據緩衝區成一一對應的雙向聯結；而該控制邏輯部件則分別與該主控CPU、該若干個數據緩衝區和該若干只數位訊號處理器成雙向聯結。
明顯可見，主控CPU與該若干只數位訊號處理器之間存在著大量的數據交互，每個數據緩衝區中的前向業務幀緩衝區存放由對應的一個從語言處理器發往主控CPU的業務數據幀，而反向業務幀緩衝區則存放由CPU發往對應的一個數位訊號處理器的業務數據幀，並且根據控制邏輯部件所提供的時間標誌中斷，主控CPU僅在固定時刻主動發起與該若干只從語言處理器的有序的數據交互，所以即使聲碼器系統在滿負荷運轉的情況下，仍然能夠滿足信道單元與聲碼器單元的定時關係，並且減輕主控CPU的開銷。
本發明的積極效果將結合後面的實施例予以闡述。



圖1是本發明在一塊聲碼器資源板上實現主控CPU和各數位訊號處理器之間進行數據交互的裝置框圖。
圖2本發明在一塊聲碼器資源板上主控CPU處理各路聲碼器單元的前、反向語音包的時間片資源策略示意圖。
圖3是本發明在每一個數位訊號處理器(DSP)上實現3路聲碼器，各個聲碼器單元的時間片資源的分配策略示意圖。
圖4是本發明按照上述時間片資源的分配策略，每一個數位訊號處理器(DSP)上3路聲碼器單元(SVE)的調度模塊流程圖。
具體實施方式
下面我們根據圖1——圖4給出本發明一個較好實施例，以使本領域的技術人員更易理解本發明的上述特點，實施例中一片從語音處理器(DSP)上實現的聲碼器數為n＝3。
請參閱圖1所示，一塊聲碼器資源板10上含有主控CPU101和若干只數位訊號處理器104，該主控CPU101和板上各數位訊號處理器104之間存在著大量的數據交互，它們之間設有若干個數據緩衝區102，每個數據緩衝區102又分為前向業務幀緩衝區1021和反向業務幀緩衝區1022，前向業務幀緩衝區1021存放的是由數位訊號處理器104發往主控CPU101的業務數據幀，反向業務幀緩衝區1022存放的是由主控CPU101發往數位訊號處理器104的業務數據幀。並設有控制邏輯部件103分別為主控CPU101和各個數位訊號處理器104提供時間標誌中斷，使得主控CPU101隻在固定的時刻主動發起與數位訊號處理器104的數據交互，從前向業務幀緩衝區1021中讀取前向業務幀，往反向業務幀緩衝區1022寫入反向業務幀；而各個數位訊號處理器104也只在指定的時刻往前向業務幀緩衝區1021寫入前向業務幀，從反向業務幀緩衝區1022中讀取反向業務幀。
請參閱圖2，圖中顯示了在一塊聲碼器資源板上主控CPU101和5個數字處理器104上的共15路聲碼器的時間片資源分配情況。時間片線201中，20ms內共有16個幀偏置，間隔為1.25ms。資源分配狀態線202-206分別表示每一個數字處理器104上的相應三路聲碼器單元(SVE)的編碼起始時間。參考時間片線201和資源分配狀態線202，主控CPU101在幀偏置5的時刻讀取聲碼器單元SVE0的前向語音包並傳遞給該路聲碼器解碼所需的反向語音包，在幀偏置10的時刻讀取聲碼器單元SVE5的前向語音包並寫入相應的反向語音包，在幀偏置0的時刻讀取聲碼器單元SVE10的前向語音包並寫入相應的反向語音包。這樣一來，主控CPU便可利用16個幀偏置中的15個，來定時讀取15路聲碼器單元的前向語音包，與此同時返回相應的反向語音包。當整個聲碼器資源板處於滿負荷工作時，在時間上主控CPU是均勻處理這些任務的，起到了負荷平衡的作用。
請參閱圖3所示，ΔT值為6.25ms，則聲碼單元時間片資源分配線301、302與303表示了在一個數字處理器104中實現的3路聲碼器單元的時延分布示意圖。t01、t11、t21分別對應3路聲碼器單元的編碼起始時間。為了使每一路的時延都達到最小。當一個數位訊號處理器104中的3路聲碼器單元均處於工作狀態時，t01與t02時刻之間的時間片分配給第0路聲碼器單元的編碼器完成一幀語音數據的編碼生成前向語音碼包，t02與t03時刻之間的時間片分配給第2路聲碼器單元的解碼器完成反向語音碼包的解碼得到語音數據。同理，t11與t12時刻之間的時間片分配給第1路聲碼器單元的編碼器，t12與t13時刻之間的時間片分配給第0路聲碼器單元的解碼器。t21與t22時刻之間的時間片分配給第2路聲碼器單元的編碼器，t22與t23時刻之間的時間片分配給第1路聲碼器單元的解碼器。由於復用子層只有接收到某一路的聲碼器單元編碼器編碼得到的前向語音包，才會反還給該路聲碼器單元解碼器所需要的反向語音包。而復用子層也需要一定的時間完成這一處理。考慮現在一般100MIPS數位訊號處理器104的處理能力，一般能夠在4-5ms內完成一幀語音信號的編碼，在1.25ms內完成一幀語音碼包的解碼。因此按照圖2的時間片分配方法，某一路聲碼器在完成前向語音包的生成約6ms後才會開始該路的反向語音包的解碼。
按照上述時間片資源的分配策略，我們通過圖4來簡要闡述一下每一個數位訊號處理器104上3路聲碼器單元的調度流程。調度模塊是通過事件驅動調度，每一事件設定一定的標誌，通過判斷事件標誌來判定要執行的操作。如果數位訊號處理器104上三路聲碼器單元全部工作，那麼主流程為第0路聲碼器單元編碼→第2路聲碼器單元解碼→第1路聲碼器單元編碼→第0路聲碼器單元解碼→第2路聲碼器單元編碼→第1路聲碼器單元解碼。主程序的流程圖只是畫出了一部分的流程，對於編解碼部分是作為一個循環，一直判斷是否符合條件，如果符合，則調用相應的模塊，這樣實現了程序的調度。這些全部利用20ms和HW接收進行定時。啟動後，執行步驟401，檢測第0路聲碼器單元的幀偏置到達標誌，如果幀偏置到達，則執行步驟402，檢測第0路聲碼器開始編碼，如允許開始編碼便執行步驟403，檢測第0路聲碼器語音信號是否成幀，進行20ms語音信號的成幀處理，即檢測是否收滿指定時隙的160個8-bit的PCM採樣點，如果成幀則執行步驟404，完成對第0路聲碼器的語音信號的編碼工作。編碼得到的語音包送往復用子層完成相應的處理。主調度程序利用HW的接收對解碼的起始進行定時。上述步驟401如第0路聲碼器幀偏置時間未到達，則執行步驟410；又若步驟402，如第0路聲碼器未開始編碼，或若步驟403，如第0路聲碼器語言信號未成幀，均執行步驟405。步驟405檢測第2路聲碼器單元的解碼起始時間是否到達，如果時間到達，則執行步驟406，如允許開始解碼，便執行步驟407，檢測解碼所需的反向語音包是否達到，如果沒有達到(網絡延時或實時作業系統任務調度的問題)，則執行步驟408，作為刪除幀處理，接著執行步驟409，完成第2路聲碼器單元的反向語音包的解碼工作。接下來，執行步驟410，檢測第1路聲碼器單元的幀偏置到達標誌，按照上述流程進行循環，實現語音處理器(DSP)上三路聲碼器單元的編、解碼模塊的完全調度，保證各路話音編解碼的時延降低到最小。
綜上所述，本發明的優點是較好地實現了聲碼器時間片資源的分配，將多個數位訊號處理器的負載分開，減輕主控CPU的開銷，同時將各路話音編解碼的時延降低到最小。
權利要求
1.一種碼分多址聲碼器時間片資源的分配方法，其步驟包括第一步，在20毫秒的固定時間窗內，分配給資源板上主控CPU 16個幀偏置時刻，每個時刻之間的間隔為1.25毫秒，主控CPU在20毫秒的固定時間窗內僅在這16個時刻主動發起與數位訊號處理器的數據交互；第二步，同時，在20毫秒的固定時間窗內，分配給資源板上數位訊號處理器n個時刻，這裡n表示每片數位訊號處理器能夠實現聲碼器的個數，每片數位訊號處理器上的n個聲碼器單元依次順序選取所述n個時刻的其中一個作為編碼的起始時間，並且每片數位訊號處理器上的第0路聲碼器的編碼起始時刻依次延時1.25毫秒；第三步，在20毫秒的固定時間窗內，每片數位訊號處理器上的n個聲碼器單元的編解碼模塊按編碼、解碼交錯調度操作，每個編碼模塊按照第二步選取的時刻開始編碼，每個解碼模塊接收到解碼所需的反向語音包後開始解碼。
2.根據權利要求
1所述的碼分多址聲碼時間片資源的分配方法，其特徵在於，每片數位訊號處理器上的聲碼器單元的編解碼模塊在每一個20毫秒的固定時間窗內的調度次序依次為首先第0路聲碼器單元編碼，隨後第((n-1)MOD(n))路聲碼器單元解碼，第1路聲碼器單元編碼，第((n)MOD(n))路聲碼器單元解碼，第2路聲碼器單元編碼，第((n+1)MOD(n))路聲碼器單元解碼……，直到第((n-1))路聲碼器單元編碼，最後第((2n+1)MOD(n))聲碼器單元解碼，這裡MOD表示取模。
3.根據權利要求
1或2所述的碼分多址聲碼器時間片資源的分配方法，其特徵在於，表示每片數位訊號處理器能夠實現的聲碼器個數n≤20
4.一種根據權利要求
1所述的碼分多址聲碼器時間片資源的分配方法製成的碼分多址聲碼器時間片資源分配裝置，包括安裝在資源板(10)上的主控CPU(101)和若干只數位訊號處理器(104)，每一隻數位訊號處理器(104)設有聲碼器單元編解碼模塊，其特徵在於還有a、設有與該若干只同數位訊號處理器相對應的若干個數據緩衝區(102)，且每一數據緩衝區(102)分成一個前向業務幀緩衝區(1021)和一個反向業務幀緩衝區(1022)；b、設有分別為該主控CPU(101)和該每一數位訊號處理器(104)提供時間標誌中斷的控制邏輯部件(103)；c、該主控CPU(101)與該若干個數據緩衝區(102)成雙向聯；該若干只數位訊號處理器(104)與相對應的該若干個數據緩衝區(102)成一一對應的雙向聯結；而該控制邏輯部件(103)則分別與該主控CPU(101)、該若干個數據緩衝區(102)和該若干只數位訊號處理器(104)成雙向聯結。
專利摘要
一種碼分多址聲碼器時間中資源的分配方法和裝置，其主要是採用多偏置分配來調度聲碼單元的編解碼模塊，由主控CPU定時讀取各數位訊號處理器需上報的前向業務幀和在指定地址寫入反向業務幀由數位訊號處理器自動定時讀取，製成的裝置包括主控CPU和若干只數位訊號處理器，並增設若干個數據緩衝區和一分別對主控CPU、數據緩衝區和數位訊號處理器提供時間標誌中斷的控制邏輯部件，以及在主控CPU中駐留資源分配調度程序，從而達到將多個數位訊號處理器的負載分開，減輕主控CPU開銷的目的。
文檔編號H04W72/04GKCN1310453SQ01126868
公開日2007年4月11日 申請日期2001年9月26日
發明者辛勤, 張詩壯, 王立軍, 肖榮建, 夏紅兵, 馬文光, 何偉 申請人:中興通訊股份有限公司導出引文BiBTeX, EndNote, RefMan專利引用 (4),