用於評估控制環中的系統的性能的裝置和方法
2023-04-25 16:57:06
用於評估控制環中的系統的性能的裝置和方法
【專利摘要】本發明涉及用於評估控制環中的系統的性能的裝置和方法。一種監控電路，用於監控其中具有分頻器的鎖相環的性能，所述分頻器包括至少第一計數器，所述監控電路包括：至少一個存儲元件，其在鎖相環工作時自系統事件起的預定時間之後捕獲第一計數器的值；可變性計算器，其用於將計數器的值與所述計數器的前一值進行比較以計算變差；以及電路，其響應於變差的估計，用於輸出狀態信號。
【專利說明】用於評估控制環中的系統的性能的裝置和方法
【技術領域】
[0001] 公開了用於監控諸如鎖相環內的頻率發生器的系統的性能的方法和裝置。
【背景技術】
[0002] 已知的是，通過將電壓受控振蕩器（VCO)作為鎖相環（PLL)的部分工作，高頻信號 能夠形成為參考時鐘的頻率倍增形式。需要知道，鎖相環是否已經達到鎖定狀態，和/或環 內部件的工作條件是否使得鎖相環的控制函數能夠維持鎖定狀態。
【發明內容】
[0003] 本公開涉及用於監控計數器的狀態以及通過觀測計數器值的變化來判定控制環 是否表現適當的方法和裝置。
[0004] 本文公開的是監控電路，所述監控電路用於監控其中具有分頻器的鎖相環的性 能，所述分頻器包括第一計數器，所述監控電路包括：至少一個存儲元件，其在鎖相環的工 作中自系統事件起的預定時間之後捕獲第一計數器的值；可變性計算器，其用於將計數器 的值與所述計數器的前一值進行比較以計算變差；以及電路，其響應於變差的估計，用於輸 出狀態信號。
[0005] 可以在周期性的基礎上觀測計數器，或者可以在系統事件之後的固定時間間隔內 觀測計數器，諸如系統時鐘的預定特徵（例如，系統時鐘的上升沿或下降沿）或者在計數器 調整或復位到用於控制循環的初始值之後的預定時間。預定特徵可視為"觸發事件"，因為 其標誌著固定的或者預定的時間間隔的開始。
[0006] 計數器可設置為鎖相環的部分。然而，計數器可以設置為其它適合的閉環控制系 統的部分，諸如時鐘電路和/或延遲鎖定環。
[0007] 在一個實施方案中，提供了用於監控其中具有分頻器的鎖相環的性能的監控電 路。所述分頻器可以是整數分頻器或者其可以是分數分頻器。整數分頻器具有第一計數器， 而分數分頻器包括至少第一和第二計數器。第一和第二計數器通常稱為脈衝（P)計數器和 跳過（S)計數器或稱為程序（P)計數器和吞脈衝（S)計數器，並且監控電路有益地布置成 監控P計數器的值。監控電路包括：至少一個存儲元件，用於在鎖相環工作中自系統事件起 的預定時間之後捕獲第一計數器的值；可變性計算器，其用於將第一計數器的值與計數器 的前一值進行比較以計算變差；以及電路，其響應於變差的估計，用於輸出狀態信號。
[0008] 在第二實施方案中，提供用於監控系統的電路，其中系統內的計數器對系統的參 數進行計數，所述計數器響應於系統事件而周期性地復位，並且其中，自系統事件起的預定 時間之後通過計數器計數的值的變差指示系統內的可變性，所述電路包括：存儲元件，其用 於存儲計數器的至少一個值；可變性計算電路，其用於將計數器的值與計數器的前一值進 行比較以通過計數器計數的值來檢測變差；以及輸出電路，其響應於可變性計算電路，用於 輸出指示系統狀態的信號。
[0009] 在另一實施方案中，提供了用於監控鎖相環（PLL)的性能的方法，其中鎖相環包 括設置為分頻器的部分的至少第一計數器，所述方法包括：自觸發事件起的預定時間之後 重複地獲得第一計數器的值；檢測計數器的值的變差；以及基於變差分析來指示PLL的狀 態。
[0010] 本文中所描述的裝置可以包括用於使計數器的採樣與另一信號同步的同步電路。 在具有預定標器的鎖相環的實施方案中（當其可為單模態預定標器，或者其可以具有多個 分模態或比率），預定標器的輸出可用作使計數器值的採樣同步的信號。同步電路可以位於 電路的模擬部分（例如，PLL)和數字實現的監控電路之間的邊界處。
【專利附圖】
【附圖說明】
[0011] 現在將參照附圖通過示例性的和非限制性的實施例的方式來描述實施方案，在附 圖中：
[0012] 圖1是現有技術的鎖相環的示意圖；
[0013] 圖2是作為鎖相環的部分的分數N分頻器的示意圖的示意圖，顯示出與監控電路 的連接；
[0014] 圖3是第一監控電路的電路圖；
[0015] 圖4是第二監控電路的電路圖；
[0016] 圖5是第三監控電路的電路圖；
[0017] 圖6a至6f是示出圖5的電路內的各信號的演進的時序圖；以及
[0018] 圖7示出了能夠用於使系統時鐘的上升沿和下降沿進行時移的同步電路。
【具體實施方式】
[0019] 已知的是振蕩器能夠用於利用鎖相環來形成參考頻率的倍數。鎖相環體系結構的 實施例顯示於圖1中。
[0020] 在如圖1所示的構造中，鎖相環10包括相頻檢測器12,其具有第一輸入14,第一 輸入14接收來自參考時鐘16的參考頻率Fref。相頻檢測器12具有第二輸入18,其用於 接收用於與參考頻率Fref進行比較的信號。相頻檢測器12的輸出，或者如圖所示的輸出 20a和20b，提供給電荷泵22,以使電荷泵22從設置為低通濾波器24的部分的電容器添加 或去除電荷。低通濾波器24的輸出與電壓受控振蕩器28的頻率控制輸入26連接，電壓受 控振蕩器28的輸出與鎖相環10的輸出節點32連接，還與分頻器36的輸入34連接。分頻 器36的輸出38與相頻檢測器12的第二輸入18連接。
[0021] 在使用時，分頻器36將電壓受控振蕩器28的輸出頻率進行下分頻，通過相頻檢測 器將下分頻的頻率與參考頻率進行比較，並且比較結果用來控制電荷泵22適當地從設置 為低通濾波器24的部分的電容器注入或去除電荷。經濾波的電壓隨後提供給電壓受控振 蕩器28的頻率控制輸入。
[0022] 結果，反饋環形成為使得
【權利要求】
1. 用於監控其中具有分頻器的鎖相環的性能的監控電路，所述分頻器包括第一計數 器，所述監控電路包括：至少一個存儲元件，其配置成在所述鎖相環工作中自系統事件起預 定時間之後捕獲所述第一計數器的值；以及可變性計算器，其配置成將所述計數器的值與 所述計數器的前一值進行比較以計算變差；以及電路，其響應於變差的估計且配置成輸出 狀態信號。
2. 如權利要求1所述的監控電路，其中所述分頻器是包括第一和第二計數器的分數分 頻器，並且所述監控電路響應於所述第一計數器的值。
3. 如權利要求1所述的監控電路，其中所述系統事件是在所述控制環的循環開始時所 述第一計數器復位或者加載成初始值、或者參考或另一時鐘信號的接收。
4. 如權利要求1所述的監控電路，其中所述至少一個存儲元件包括用於鎖存所述第一 計數器的輸出的至少一個鎖存器。
5. 如權利要求4所述的監控電路，其中所述監控電路包括兩個串聯連接的鎖存器，並 且所述可變性計算器包括用於形成表示所述鎖存器所保存的差值的第一值的減法器。
6. 如權利要求5所述的監控電路，其中所述可變性計算器根據所述鎖相環的性能的多 次觀測來形成所述第一值之和，並且所述和與閾值比較以獲得所述鎖相環的狀態信號。
7. 如權利要求6所述的監控電路，其中所述狀態信號啟動所述鎖相環的正確工作和/ 或所述鎖相環的不正確工作。
8. 如權利要求6所述的監控電路，還包括用於確定所述控制環的工作循環的數量的至 少一個計數器或定時器，並且監控所述環以用於確定所述控制環被監控的持續時間。
9. 包括如權利要求1所述的監控電路的通信設備。
10. 如權利要求1所述的監控電路，其中系統時鐘的變換與所述鎖相環內的分頻器或 預定標器的變換同步。
11. 如權利要求1所述的監控電路，其中所述可變性計算器形成了在第一時鐘脈衝數 或第一時間段上的變差之和。
12. 如權利要求11所述的監控電路，其中通過觀測窗來監控所述可變性計算器的輸 出，並且將所述可變性計算器的最大模數輸出與閾值進行比較。
13. 用於監控系統的電路，其中所述系統內的計數器對所述系統的參數進行計數，所述 計數器響應於系統事件而周期性地復位，並且其中在自所述系統事件起的預定時間之後通 過所述計數器計數的值的變差表示所述系統內的可變性，所述電路包括：存儲元件，其用於 存儲所述計數器的至少一個值；可變性計算電路，其用於將所述計數器的值與所述計數器 的前一值進行比較以通過所述計數器計數的所述值來檢測變差；以及輸出電路，其響應於 所述可變性計算電路，用於輸出指示所述系統的狀態的信號。
14. 監控鎖相環的性能的方法，其中所述鎖相環包括設置為分數分頻器的部分的至少 第一計數器，所述方法包括：自觸發事件起的預定時間之後重複地獲得所述第一計數器的 值；查找所述計數器的所述值的變差，以及基於所述變差的分析來輸出所述PLL的狀態。
15. 如權利要求14所述的方法，其中查找所述第一計數器的所述值的變差包括：將第 A個計數器值與第（A-1)個計數器值進行比較J次，其中A是整數，並且處理那些J次比較 以獲得度量可變性。
16. 如權利要求15所述的方法，其中所述J次比較被求和K次，求和的結果與值的範圍 進行比較以確定所述鎖相環的狀態。
17. 如權利要求15所述的方法，其中J是可調節的。
18. 用於提供鎖相環的狀態指示的裝置，包括用於監控作為時間的函數的多模數預定 標器的計數器的輸出以及基於所述計數器的所述輸出來產生狀態信號的電路。
【文檔編號】H03L7/08GK104426537SQ201410453627
【公開日】2015年3月18日 申請日期:2014年9月5日 優先權日:2013年9月6日
【發明者】M·K·卡恩, K·J·默爾瓦那, M·J·荻尼, N·K·可爾尼 申請人:亞德諾半導體集團