使用零檢測的快速增量器及其遞增方法
2023-04-25 22:34:26 1
專利名稱：使用零檢測的快速增量器及其遞增方法
技術領域：
本發明涉及一種微處理器的計算器，具體涉及一種增量器。
背景技術：
增量器是一種加法器或計數器，用於向輸入的操作數加上二進位「1」。在微處理器中，增量器執行各種運算，包括計算布爾邏輯的2的補碼或將二進位「1」加到輸入的操作數。
使用全加器的傳統增量器具有低操作速度，因為它必須等待進位的傳輸。而且，因為傳統的增量器包括用於處理進位的電路，因此它佔用了微處理器晶片的大量面積。
在美國專利第5,635,858中討論了使用多個靜態邏輯門的零停止增量器。確定是否輸入的操作數是偶數或奇數。如果輸入的操作數是偶數，零停止增量器將最低有效位(LSB)改變為二進位「1」。對於奇數，零停止增量器從LSB開始搜索第一個二進位「0」，將那個二進位「0」和所有在前的二進位「0」改變為二進位「1」。但是，零停止增量器由於使用多個靜態邏輯門而導致佔用微處理器晶片的大量面積。
發明內容
本發明的一個典型實施例提供了一種快速增量器，它具有用於零檢測的簡單電路並具有MUX結構的簡單電路，它能夠執行快速計算和佔用微處理器晶片的少量面積。
本發明的一個典型實施例也提供了一種快速增量器的遞增方法。
本發明的另一個典型實施例提供了一種增量器，包括b比特零檢測單元，標誌信息產生單元，b比特遞增單元和遞增輸出單元。在本發明的一個典型實施例中和在下列的實例中，b＝4。
一個4比特的零檢測單元從最小有效比特開始編組一個操作數的每四個比特，確定是否每個4比特組包括第一邏輯狀態，如果4比特組包括第一邏輯狀態則輸出第二邏輯狀態來作為對於每個4比特組的第一邏輯狀態包括信息，如果4比特組不包括第一邏輯狀態則輸出第一邏輯狀態來作為對於每個4比特組的第一邏輯狀態包括信息。標誌信息產生單元通過下列來輸出對於每個4比特組的標誌信息即通過從對於每4比特組的第一邏輯狀態包括信息的LSB開始對於具有第二邏輯狀態的第一組產生第一邏輯狀態，並且對於後面的低階組也是如此，而且對於具有第二邏輯狀態的第一組之前的高階組產生第二邏輯狀態。所述4比特增量單元接收所述操作數和對每4比特組執行遞增。遞增輸出單元對所述操作數、對於每4比特組的第一邏輯狀態包括信息、對於每4比特組的標誌信息和對於每4比特組的遞增值執行預定的邏輯組合，並且通過輸出對於每4比特組的第一邏輯狀態的4比特、對於每4比特組的操作數的4比特或對於每4比特組的遞增值的4比特而產生整個遞增值。
按照下列的布爾邏輯表達式來執行遞增，IF IN0 and IN1＝「1」，(IN+1)3:2＝INC3:2，(IN+1)1:0＝「00」IF IN0 and IN1＝「0」，(IN+1)3:2＝IN3:2，(IN+1)1:0＝INC1:0，其中IN表示操作數，IN+1表示遞增值，INC表示新限定的遞增值，「0」表示第一邏輯狀態，「1」表示第二邏輯狀態，並且INC0＝～IN0
INC1＝IN0 OR IN1
INC2＝～IN2
INC3＝IN2 OR IN3，其中IN表示操作數，INC表示新限定的遞增值。
按照下列布爾表達式來執行預定的邏輯組合，
IF ZD＝「0」 and CA＝「0」，IO＝「0000」，IF ZD＝「1」 and CA＝「0」，IO＝IN+1，IF CA＝「1」，其中ZD是任何值，IO＝IN，其中ZD表示對於每4比特組的第一邏輯狀態包括信息，CA表示對於每4比特組的標誌信息，IO表示對於每4比特組的整個遞增值，IN表示操作數，IN+1表示遞增值，「0」表示第一邏輯狀態，「1」表示第二邏輯狀態。
當響應於時鐘信號而激活4比特零檢測單元、標誌信息產生單元、4比特遞增單元和遞增輸出單元時，增量器運行。當時鐘信號被失活(inactivated)時，4比特零檢測單元、標誌信息產生單元、4比特遞增單元和遞增輸出單元的輸出緩衝器的相應的輸入節點被預先充電到預充電壓。用於將預充電壓反相的反相器和用於響應於反相器的輸出而向反相器的輸入端提供預充電壓的PMOSFET被用作輸出緩衝器。當激活時鐘信號並且激活多個NMOSFET時，反相器的輸出被反相到第二邏輯狀態，所述多個NMOSFET串聯連接在輸出緩衝器的輸入節點和接地電壓之間。
在本發明的另一個典型實施例中，提供了一種增量器的遞增方法。所述遞增方法包括從最低有效位開始編組一個操作數的每4個比特；確定是否在每4比特組中包括第一邏輯狀態；如果包括第一邏輯狀態則輸出對於每4比特組的第一邏輯狀態包括信息作為第二邏輯狀態，如果不包括第一邏輯狀態則輸出對於每4比特組的第一邏輯狀態包括信息作為第一邏輯狀態；通過下列來輸出對於每個4比特組的標誌信息即通過從對於每4比特組的第一邏輯狀態包括信息的LSB開始對於具有第二邏輯狀態的第一組產生第一邏輯狀態，並且對於後面的低階組也是如此，而且對於具有第二邏輯狀態的第一組之前的高階組產生第二邏輯狀態；接收所述操作數和對每4比特組執行遞增；對所述操作數、對於每4比特組的第一邏輯狀態包括信息、對於每4比特組的標誌信息和對於每4比特組的遞增值執行預定的邏輯組合；通過輸出對於每4比特組的第一邏輯狀態的4比特、對於每4比特組的操作數的4比特或對於每4比特組的遞增值的4比特而產生整個遞增值。
通過詳細的說明書和附圖，本發明的實施例的上述特徵將會變得更加清楚，其中
圖1是按照本發明的一個典型實施例的增量器的方框圖；圖2是在本發明的一個典型實施例中的圖1的4比特零檢測單元的詳細電路圖；圖3A和3B是在本發明的一個典型實施例中的圖1的標誌信息產生單元的詳細電路圖；圖4A和4B是在本發明的一個典型實施例中的圖1的4比特遞增單元的詳細電路圖；圖5是在本發明的一個典型實施例中的圖1的遞增輸出單元的詳細電路圖。
具體實施例方式
下面對於典型實施例的描述實質上僅僅是示範性的，不打算限定本發明、其應用或使用。
現在參照附圖更全面地說明本發明的一個典型實施例，附圖中示出了本發明的一個典型實施例。
圖1是按照本發明的一個典型實施例的增量器的方框圖，其中b比特是4比特。
參見圖1，增量器包括4比特零檢測單元110、標誌信息產生單元120、4比特遞增單元130和遞增輸出單元140。
4比特零檢測單元110從最低有效位(LSB)開始將輸入的操作數IN的每4個比特編組，並且確定是否每4比特組包括一個邏輯「0」，即第一邏輯狀態(邏輯低)。如果一個4比特組包括第一邏輯狀態，則4比特零檢測單元110產生邏輯「1」，即第二邏輯狀態(邏輯高)作為對於每4比特組的第一邏輯狀態包括信息ZD。如果一個4比特組不包括第一邏輯狀態，則4比特零檢測單元110輸出第一邏輯狀態作為對於每4比特組的第一邏輯狀態包括信息ZD。
操作數IN在微處理器計算中一般由32比特或64比特組成，但是可以由任何數量的2N比特組成，其中N是整數。按照本發明的典型實施例的增量器可以處理任何數量的比特，但是對於下面的實例，假定操作數IN由32比特構成。
如果32比特的操作數IN被劃分為8個4比特組，則從4比特零檢測單元110輸出的對於每4比特組的第一邏輯狀態包括信息ZD由1個比特構成，因此產生總共8比特的第一邏輯狀態包括信息ZD。對於具有邏輯「0」的4比特組，第一邏輯狀態包括信息ZD被輸出為邏輯「1」。對於具有邏輯「1」的4比特組，第一邏輯狀態包括信息ZD被輸出為邏輯「0」。在本發明的其他實施例中，操作數可以被劃分為不同的b比特組。例如，如果操作數被劃分為6個6比特組，則包括信息ZD可以是1比特，因此產生第一邏輯狀態包括信息ZD的總共6比特。按照本發明的其他實施例可以對於操作數和邏輯狀態包括信息ZD使用不同的比特大小。
在本發明的典型實施例中的實例1中，當4比特零檢測單元110從最低有效位(LSB)開始編組操作數IN的每4比特時，具有ZD6或ZD3的4比特組具有邏輯「0」。因此，ZD6或ZD3被輸出為邏輯「1」，並且其他的第一邏輯狀態包括信息ZD，即ZD7、ZD5、ZD4、ZD2、ZD1、ZD0被輸出為邏輯「0」。
操作數1111 0000 111 1111 1011 1111 1111 1111整個遞增值1111 0000 1111 1111 1100 0000 0000 0000CA7:1CA7CA6CA5CA4CA3CA2CA1
ZD7:0ZD7ZD6ZD5ZD4ZD3ZD2ZD1ZD0
標誌信息產生單元120通過下列來輸出對於每個4比特組的標誌信息即通過從對於每4比特組的第一邏輯狀態包括信息ZD的LSB開始對於具有第二邏輯狀態的第一組產生第一邏輯狀態，並且對於後面的低階組也是如此，而且對於具有第二邏輯狀態的第一組之前的高階組產生第二邏輯狀態。
如果32比特的操作數IN被劃分為8個4比特組，則對於每4比特組的標誌信息CA由1比特構成，因此產生總共8比特的標誌信息CA。標誌信息CA由第一邏輯狀態或第二邏輯狀態構成，第一組的標誌信息CA和低階4比特組的標誌信息CA值是邏輯「0」，其中所述第一組具有第二邏輯狀態來作為從LSB開始的第一邏輯狀態包括信息ZD，所述LSB即具有ZD3的4比特組，所述低階4比特組跟隨具有ZD3的4比特組。在具有ZD3的4比特組之前的高階4比特組的標誌信息CA值是邏輯「1」。具體上，不需要CA0，因為CA0總是邏輯「0」。
在本發明的一個典型實施例的示例1中，具有ZD6或ZD3的4比特組具有邏輯「0」，因此ZD6或ZD3是邏輯「1」。因此對於具有ZD3的4比特組和低階4比特組的標誌信息CA被輸出為邏輯「0」。而且，對於在具有ZD3的4比特組之前的高階4比特組的標誌信息CA被輸出為邏輯「1」。換句話說，CA3、CA2和CA1是邏輯「0」，CA7、CA6、CA5和CA4是邏輯「1」。
4比特遞增單元130接收操作數IN，對每4比特組執行遞增，並且向遞增輸出單元140輸出用於每4比特組的遞增值ADD。
按照下面的布爾邏輯表達式來輸出遞增值ADD。
IF IN0 and IN1＝「1」，(IN+1)3:2＝INC3:2，(IN+1)1:0＝「00」IF IN0 and IN1＝「0」，(IN+1)3:2＝IN3:2，(IN+1)1:0＝INC1:0 (1)其中IN表示操作數，IN+1表示遞增值，INC表示新限定的遞增值，「0」表示第一邏輯狀態，「1」表示第二邏輯狀態，並且INC0＝～IN0
INC1＝IN0 OR IN1
INC2＝～IN2
INC3＝IN2 OR IN3 (2)其中IN表示操作數，INC表示新限定的遞增值。
遞增輸出單元140對於操作數IN、對於每4比特組的第一邏輯狀態包括信息ZD、對於每4比特組的標誌信息CA和對於每4比特組的遞增值ADD執行預定的邏輯組合，並且輸出一個整體遞增值IO，所述整體遞增值IO由4比特的對於每4比特組的第一邏輯狀態、對於每4比特組的4比特的操作數IN或對於每4比特組的4比特的遞增值ADD構成。
按照下列布爾表達式來執行預定的邏輯組合，IF ZD＝「0」 and CA＝「0」，IO＝「0000」，IF ZD＝「1」 and CA＝「0」，IO＝IN+1，IF CA＝「1」，其中ZD是任何值，IO＝IN (3)其中ZD表示對於每4比特組的第一邏輯狀態包括信息，CA表示對於每4比特組的標誌信息，IO表示對於每4比特組的整個遞增值，IN表示操作數，IN+1表示遞增值，「0」表示第一邏輯狀態，「1」表示第二邏輯狀態。
返回示例1，具有ZD3的4比特組被增加1，因此整個遞增值IO被產生為「1111 0000 1111 1111 100 0000 0000 0000」。在本發明的一個典型實施例中，按照本發明的增量器被示出工作在200微微秒(pico/sec)或更少。在這個實施例中，整個系統的運行頻率被期望為10GHz或更多。
以下，參照圖2-5來詳細說明本發明的一個典型實施例的增量器的操作。
圖2是在本發明的一個典型實施例中的圖1的4比特零檢測單元110的詳細電路圖。
參見圖2，當失活時鐘信號CLK、即第一邏輯狀態時，反相器INV21和PMOSFET P2的輸入節點被PMOSFET P1預先充電到預充電壓VDD。反相器INV21和PMOSFET P2作為輸出緩衝器。反相器INV21將預充電壓VDD反相，並且PMOSFET P2響應於反相器INV21的輸出而向反相器INV21的輸入端提供預充電壓VDD。當激活時鐘信號CLK、即第二邏輯狀態，並且啟動串聯連接在PMOSFET P2和反相器INV21的輸出節點和接地電壓之間的、諸如N1和N2與N3和N4等的所有對的NMOSFET時，反相器INV21的輸出被轉換為第二邏輯狀態。NIN0到NIN3是4比特的反相信號，術語在構成32比特操作數IN的8個4比特組中的一個4比特組。每4比特組需要圖1的4比特零檢測單元110。在本發明的替代實施例中，IN可以是不同的比特大小，並且組的大小可以相對於IN而不同。
圖2的4比特零檢測單元110從LSB開始編組操作數IN的每4比特組，並且確定是否每4比特組包括邏輯「0」、即第一邏輯狀態(邏輯低)，如果一個4比特組包括第一邏輯狀態，則4比特零檢測單元110輸出邏輯「1」、即第二邏輯狀態(邏輯高)來作為對於每4比特組的第一邏輯狀態包括信息ZD。如果一個4比特組不包括第一邏輯狀態，則4比特零檢測單元110輸出第一邏輯狀態作為對於每4比特組的第一邏輯狀態包括信息ZD。
圖3A和3B是在本發明的一個典型實施例中的圖1的標誌信息產生單元120的詳細電路圖。
參見圖3A和3B，當通過時鐘緩衝器310輸入的時鐘信號CLK被失活、即第一邏輯狀態時，反相器INV31和PMOSFET P32的輸出節點被電路320預先充電到預充電壓VDD，所述PMOSFET P32的輸出節點即節點ZZCA。反相器INV31和PMOSFETP32作為輸出緩衝器。反相器INV31反相預充電壓VDD。PMOSFETP32響應於反相器INV31的輸出而向反相器INV31的輸入端、即節點ZZCA提供預充電壓VDD。當激活時鐘信號、即第二邏輯狀態，並且激活在PMOSFET P32和反相器INV31的輸入端、即節點ZZCA和接地電壓之間串聯的多個NMOSFET 330時，反相器INV31的輸出被反相為第二邏輯狀態。ZD0到ZD6表示對於每4比特組的第一邏輯狀態包括信息ZD。因為如果從最高有效位(MSB)開始的第一4比特組具有邏輯「0」則標誌信息CA7是邏輯「0」，因此圖5的遞增輸出單元不需要ZD7來產生對於每4比特組的標誌信息CA。此外，因為CA0總是邏輯「0」，因此也不需要CA0。在本發明的替代實施例中，使用CA0和/或使用ZD7。
換句話說，圖1、3A和3B所示的標誌信息產生單元120通過下列來輸出對於每個4比特組的標誌信息CA即通過從對於每4比特組的第一邏輯狀態包括信息的LSB開始對於具有第二邏輯狀態的第一組產生第一邏輯狀態，並且對於後面的低階組也是如此，而且對於具有第二邏輯狀態的第一組之前的高階組產生第二邏輯狀態。
圖4A和4B是在本發明的一個典型實施例中的圖1的4比特遞增單元130的詳細電路圖。
參見圖4A和4B，圖1的4比特遞增單元130包括用於4個比特的遞增電路420-450。當通過時鐘緩衝器410輸入的時鐘信號CLK被失活、即第一邏輯狀態時，諸如反相器INV41和PMOSFET P12的每對反相器和PMOSFET的各自的輸入節點被電路P11預先充電到預充電壓VDD。反相器和PMOSFET作為輸出緩衝器。每個反相器INV41、INV42、INV43或INV44反相預充電壓VDD，並且每個PMOSFET P12、P14、P16和P18按照成對的反相器的輸出而向每個PMOSFET的輸入端提供預充電壓VDD。當激活時鐘信號、即第二邏輯狀態，並且激活在PMOSFET和反相器的輸入端和接地電壓之間串聯的多個NMOSFETN11、N12、N13、N14、N16、N17、N20和N21時，成對反相器的輸出被反相為第二邏輯狀態。IN0到IN3表示4比特信號，屬於32比特操作數IN的8個4比特組的一個4比特組。NIN0到NIN2表示IN0到IN3的反相信號。每4比特組可以使用圖4A和4B的4比特遞增單元130。
圖4A和4B的4比特遞增單元130接收操作數IN，並且按照布爾邏輯表達式1和2對於每4比特組執行遞增。布爾邏輯表達式1允許4比特遞增單元130確定是否從LSB開始的每4比特組的2個比特包括邏輯「0」，並且根據確定結果來限定對於每4比特組的每個比特的遞增值ADD。布爾邏輯表達式2限定獲得遞增值ADD的方法，並且使用「～」表達反相值。
例如，如果從LSB開始的4比特組的2個比特包括邏輯「0」，則4比特遞增單元130按照布爾邏輯表達式2輸出遞增值ADD的高階2比特來作為4比特組的高階2比特，並且輸出遞增值ADD的低階2比特來作為新限定的遞增值。如果從LSB開始的4比特組的2比特不包括邏輯「0」，則4比特遞增單元130按照布爾邏輯表達式2輸出遞增值ADD的高階2比特來作為新限定的遞增值，並且輸出遞增值ADD的低階2比特來作為「00」。
圖5是在本發明的一個典型實施例中的圖1的遞增輸出單元140的詳細電路圖。
參見圖5，當通過時鐘緩衝器510輸入的時鐘信號CLK被失活、即第一邏輯狀態時，反相器INV51和PMOSFET P52的輸出節點被電路P51預先充電到預充電壓VDD。反相器INV51和PMOSFET P52作為輸出緩衝器。反相器INV51反相預充電壓VDD。PMOSFET P52響應於反相器INV51的輸出而向反相器INV51的輸入端提供預充電壓VDD。當激活時鐘信號、即第二邏輯狀態，並且激活在PMOSFET P52和反相器INV51的輸出端和接地電壓之間串聯的多個NMOSFETN51-N54時，反相器INV51的輸出被反相為第二邏輯狀態。NCA表示標誌信息CA的反相信號。對於32比特的操作數IN需要圖1和5的遞增輸出單元140。NCA、CA和ZD可以分別由4個比特構成。IN和ADD對於每個比特彼此對應，並且每個由32比特組成。
更具體而言，圖1和5的遞增輸出單元140對於操作數IN、對於每4比特組的第一邏輯狀態包括信息ZD、對於每4比特組的標誌信息CA和對於每4比特組的遞增值ADD執行預定的邏輯組合，並且輸出對於每4比特組的整個遞增值IO來作為對於每4比特組的第一邏輯狀態的4比特(布爾表達式3的「0000」)、對於每4比特組操作數IN的4個比特(布爾表達式3的「IN」)或對於每4比特組的遞增值ADD的4個比特(布爾表達式3的「IN+1」)。
按照本發明的一個典型實施例的增量器，4比特零檢測單元110從LSB開始編組32比特操作數IN的每4比特組，並且確定是否每4比特組包括邏輯第一邏輯狀態，如果一個4比特組包括第一邏輯狀態，則4比特零檢測單元110輸出邏輯第二邏輯狀態來作為對於每4比特組的第一邏輯狀態包括信息ZD。如果一個4比特組不包括第一邏輯狀態，則4比特零檢測單元110輸出第一邏輯狀態作為對於每4比特組的第一邏輯狀態包括信息ZD。標誌信息產生單元120通過下列來輸出對於每個4比特組的標誌信息CA即通過從對於每4比特組的第一邏輯狀態包括信息的LSB開始對於具有第二邏輯狀態的第一組產生第一邏輯狀態，並且對於後面的低階組也是如此，而且對於具有第二邏輯狀態的第一組之前的高階組產生第二邏輯狀態。4比特遞增單元130接收操作數IN，並且按照布爾表達式1和2對於每4比特組執行遞增。換句話說，4比特遞增單元130按照布爾表達式3對於操作數IN、對於每4比特組的第一邏輯狀態包括信息ZD、對於每4比特組的標誌信息CA和對於每4比特組的遞增值ADD執行預定的邏輯組合，並且輸出對於每4比特組的整個遞增值IO來作為第一邏輯狀態的4比特、操作數IN的4個比特或遞增值ADD的4個比特。
如上所述，按照本發明的一個典型實施例的增量器可以使用用於零檢測的簡單電路和和具有MUX結構的簡單電路來執行快速計算和佔用微處理器晶片的小面積。
雖然已經參照本發明的實施例具體示出和說明了本發明，本領域的技術人員會明白，在不脫離所附的權利要求所限定的本發明的精神和範圍的情況下，可以進行形式和細節上的各種改變。
權利要求
1.一種增量器，包括4比特的零檢測裝置，其中所述4比特的零檢測裝置從最小有效比特開始編組一個操作數的每四個比特，確定是否每個4比特組包括第一邏輯狀態，如果4比特組包括第一邏輯狀態則輸出第二邏輯狀態來作為對於每個4比特組的第一邏輯狀態包括信息，如果4比特組不包括第一邏輯狀態則輸出第一邏輯狀態來作為對於每個4比特組的第一邏輯狀態包括信息；標誌信息產生裝置，其中所述標誌信息產生裝置通過下列來輸出對於每個4比特組的標誌信息即通過從對於每4比特組的第一邏輯狀態包括信息的LSB開始對於具有第二邏輯狀態的第一組產生第一邏輯狀態，並且對於後面的低階組也是如此，而且對於具有第二邏輯狀態的第一組之前的高階組產生第二邏輯狀態；4比特增量裝置，其中所述4比特增量裝置接收所述操作數和對每4比特組執行遞增；遞增輸出裝置，其中所述遞增輸出裝置對所述操作數、對於每4比特組的第一邏輯狀態包括信息、對於每4比特組的標誌信息和對於每4比特組的遞增值執行預定的邏輯組合，並且通過輸出對於每4比特組的第一邏輯狀態的4比特、對於每4比特組的操作數的4比特或對於每4比特組的遞增值的4比特而產生整個遞增值。
2.按照權利要求1的增量器，其中，按照下列的布爾邏輯表達式來執行遞增，IF IN0and IN1＝「1」，(IN+1)3:2＝INC3:2，(IN+1)1:0＝「00」IF IN0and IN1＝「0」，(IN+1)3:2＝IN3:2，(IN+1)1:0＝INC1:0，其中IN表示操作數，IN+1表示遞增值，INC表示新限定的遞增值，「0」表示第一邏輯狀態，「1」表示第二邏輯狀態，並且INC0＝～IN0INC1＝IN0OR IN1INC2＝～IN2INC3＝IN2OR IN3，其中IN表示操作數，INC表示新限定的遞增值。
3.按照權利要求1的增量器，其中，按照下列布爾表達式來執行預定的邏輯組合，IF ZD＝「0」and CA＝「0」，IO＝「0000」，IF ZD＝「1」and CA＝「0」，IO＝IN+1，IF CA＝「1」，其中ZD是任何值，IO＝IN，其中ZD表示對於每4比特組的第一邏輯狀態包括信息，CA表示對於每4比特組的標誌信息，IO表示對於每4比特組的整個遞增值，IN表示操作數，IN+1表示遞增值，「0」表示第一邏輯狀態，「1」表示第二邏輯狀態。
4.按照權利要求1的增量器，其中，當響應於時鐘信號而激活4比特零檢測裝置、標誌信息產生裝置、4比特遞增裝置和遞增輸出裝置時，增量器運行。
5.按照權利要求1的增量器，其中，當時鐘信號被失活時，4比特零檢測裝置、標誌信息產生裝置、4比特遞增裝置和遞增輸出裝置的輸出緩衝器的相應的輸入節點被預先充電到預充電壓。
6.按照權利要求5的增量器，其中，用於將預充電壓反相的反相器和用於響應於反相器的輸出而向反相器的輸入端提供預充電壓的PMOSFET被用作輸出緩衝器。
7.按照權利要求6的增量器，其中，當激活時鐘信號並且激活多個NMOSFET時，反相器的輸出被反相到第二邏輯狀態，所述多個NMOSFET串聯連接在輸出緩衝器的輸入節點和接地電壓之間。
8.一種增量器的遞增方法，包括從最低有效位開始編組一個操作數的每4個比特；確定是否在每4比特組中包括第一邏輯狀態；如果包括第一邏輯狀態則輸出對於每4比特組的第一邏輯狀態包括信息作為第二邏輯狀態，如果不包括第一邏輯狀態則輸出對於每4比特組的第一邏輯狀態包括信息作為第一邏輯狀態；通過下列來輸出對於每個4比特組的標誌信息即通過從對於每4比特組的第一邏輯狀態包括信息的LSB開始對於具有第二邏輯狀態的第一組產生第一邏輯狀態，並且對於後面的低階組也是如此，而且對於具有第二邏輯狀態的第一組之前的高階組產生第二邏輯狀態；對每4比特組執行遞增；對所述操作數、對於每4比特組的第一邏輯狀態包括信息、對於每4比特組的標誌信息和對於每4比特組的遞增值執行預定的邏輯組合；通過輸出對於每4比特組的第一邏輯狀態的4比特、對於每4比特組的操作數的4比特或對於每4比特組的遞增值的4比特而產生整個遞增值。
9.按照權利要求8的遞增方法，其中按照下列的布爾邏輯表達式來執行遞增步驟，IF IN0and IN1＝「1」，(IN+1)3:2＝INC3:2，(IN+1)1:0＝「00」IF IN0and IN1＝「0」，(IN+1)3:2＝IN3:2，(IN+1)1:0＝INC1:0，其中IN表示操作數，IN+1表示遞增值，INC表示新限定的遞增值，「0」表示第一邏輯狀態，「1」表示第二邏輯狀態，並且INC0＝～IN0INC1＝IN0OR IN1INC2＝～IN2INC3＝IN2OR IN3，其中IN表示操作數，INC表示新限定的遞增值。
10.按照權利要求8的遞增方法，其中按照下列布爾表達式來執行預定的邏輯組合，IF ZD＝「0」and CA＝「0」，IO＝「0000」，IF ZD＝「1」and CA＝「0」，IO＝IN+1，IF CA＝「1」，其中ZD是任何值，IO＝IN，其中ZD表示對於每4比特組的第一邏輯狀態包括信息，CA表示對於每4比特組的標誌信息，IO表示對於每4比特組的整個遞增值，IN表示操作數，IN+1表示遞增值，「0」表示第一邏輯狀態，「1」表示第二邏輯狀態。
11.按照權利要求8的遞增方法，其中當響應於時鐘信號而激活4比特零檢測單元、標誌信息產生單元、4比特遞增單元和遞增輸出單元時，增量器運行。
12.按照權利要求11的增量器，其中，當時鐘信號被失活時，4比特零檢測單元、標誌信息產生單元、4比特遞增單元和遞增輸出單元的輸出緩衝器的相應的輸入節點被預先充電到預充電壓。
13.按照權利要求12的遞增方法，其中用於將預充電壓反相的反相器和用於響應於反相器的輸出而向反相器的輸入端提供預充電壓的PMOSFET被用作輸出緩衝器。
14.按照權利要求13的遞增方法，其中當激活時鐘信號並且激活多個NMOSFET時，反相器的輸出被反相到第二邏輯狀態，所述多個NMOSFET串聯連接在輸出緩衝器的輸入節點和接地電壓之間。
15.一種增量器，包括b比特的零檢測單元，其中b是大約3的預定數量的比特，其中操作數的b比特被以預定的順序編組而產生b比特的組，所述檢測單元輸出第一邏輯狀態包括信息；標誌信息產生單元，其中所述標誌信息產生單元輸出對於每b比特組的標誌信息；b比特增量裝置，其中所述4比特增量單元接收所述操作數和對每4比特組執行遞增；遞增輸出裝置，其中所述遞增輸出單元執行預定的邏輯組合，並且通過輸出對於每b比特組的第一邏輯狀態的b比特、對於每b比特組的操作數的b比特或對於每b比特組的遞增值的b比特而產生整個遞增值。
16.按照權利要求15的增量器，其中，b＝4。
17.按照權利要求16的增量器，其中，從最低有效位開始所述預定。
18.按照權利要求17的增量器，其中，檢測單元輸出確定是否每個b比特組包括第一邏輯狀態，如果b比特組包括第一邏輯狀態則輸出第二邏輯狀態來作為對於每b比特組的第一邏輯狀態包括信息，如果b比特組不包括第一邏輯狀態則輸出第一邏輯狀態來作為對於每b比特組的第一邏輯狀態包括信息。
19.按照權利要求18的增量器，其中，標誌信息產生單元通過下列來產生標誌信息即通過從對於每b比特組的第一邏輯狀態包括信息的LSB開始對於具有第二邏輯狀態的第一組產生第一邏輯狀態，並且對於後面的低階組也是如此，而且對於具有第二邏輯狀態的第一組之前的高階組產生第二邏輯狀態。
20.按照權利要求19的增量器，其中，對於操作數、對於每個b比特組的第一邏輯狀態包括信息、對於每個b比特組的標誌信息和對於每個b比特組的的遞增值執行預定的邏輯組合。
21.一種增量方法，包括編組形成b比特組的操作數的每b比特；確定是否在每b比特組中包括第一邏輯狀態；輸出對於每b比特組的第一邏輯狀態包括信息；輸出對於每b比特組的標誌信息；將每b比特組遞增一個遞增值；對於操作數、對於每b比特組的第一邏輯狀態包括信息ZD、對於每b比特組的標誌信息和對於每b比特組的遞增值執行預定的邏輯組合；產生整個的遞增值。
22.按照權利要求21的方法，其中b＝4。
23.按照權利要求22的方法，其中編組步驟從操作數的最低有效位開始。
24.按照權利要求23的方法，其中輸出第一邏輯狀態包括信息ZD的步驟如果包括第一邏輯狀態則輸出第二邏輯狀態，如果不包括第一邏輯狀態則輸出作為第一邏輯狀態。
25.按照權利要求24的方法，輸出標誌信息的步驟包括從對於每b比特組的第一邏輯狀態包括信息的LSB開始對於具有第二邏輯狀態的第一組產生第一邏輯狀態，並且對於後面的低階組也是如此，而且對於具有第二邏輯狀態的第一組之前的高階組產生第二邏輯狀態。
26.按照權利要求25的方法，其中通過輸出對於每b比特組的第一邏輯狀態、對於每b比特組的b比特的操作數或對於每b比特組的b比特的遞增值來產生整個遞增值。
全文摘要
本發明提供了一種使用零檢測的快速增量器及其遞增方法。所述增量器對於操作數、對於每b比特組的第一邏輯狀態、對於操作數的每b比特組的標誌信息和遞增值執行預定的邏輯組合，並且輸出關於操作數的整個遞增值。
文檔編號G06F7/38GK1519698SQ20031012058
公開日2004年8月11日 申請日期2003年12月15日 優先權日2003年2月6日
發明者權約翰 申請人:三星電子株式會社