計算機及其喚醒方法

2023-04-25 23:41:11

計算機及其喚醒方法
【專利摘要】一種計算機及其喚醒方法。計算機包括開關電路、晶片組、PCIE裝置及嵌入式控制器。晶片組包括第一喚醒引腳及電源鍵引腳，且第一喚醒引腳連接至開關電路的一端。PCIE裝置包括第二喚醒引腳，而嵌入式控制器包括通用輸入引腳及通用輸出引腳。通用輸入引腳與第二喚醒引腳連接至開關電路的另一端，且通用輸出引腳連接至電源鍵引腳。
【專利說明】
計算機及其喚醒方法

【技術領域】
[0001]本發明涉及一種電子裝置，特別是涉及一種計算機及其喚醒方法。

【背景技術】
[0002]隨著個人計算機的飛速發展，計算機的性能越來越強大，計算機的功耗也越來越大。當用戶離開計算機後，如果沒有將計算機及時轉換到省電狀態，就極易造成電能的浪費。進階組態與電源界面(Advanced Configurat1n and Power Interface,ACPI)標準定義了計算機的數個電源狀態。前述電源狀態包括正常工作狀態S0、待機狀態S3及關機狀態S5。當計算機處於正常工作狀態S0下，是正常供電至所有裝置。當計算機處於待機狀態S3下，除了存儲器及其控制器需要電源來保持數據外，其餘裝置均停止供電。當計算機處於關機狀態S5下，僅保留非常少的待機電源，所以關機狀態S5的耗電量比待機狀態S3更低。


【發明內容】

[0003]本發明涉及一種計算機及其喚醒方法。
[0004]根據本發明，提出一種計算機。計算機包括開關電路、晶片組、PCIE裝置及嵌入式控制器。晶片組包括第一喚醒引腳及電源鍵引腳，且第一喚醒引腳連接至開關電路的一端。PCIE裝置包括第二喚醒引腳，而嵌入式控制器包括通用輸入引腳及通用輸出引腳。通用輸入引腳與第二喚醒引腳連接至開關電路的另一端，且通用輸出引腳連接至電源鍵引腳。
[0005]根據本發明，提出一種計算機的喚醒方法。計算機包括開關電路、晶片組、PCIE裝置及嵌入式控制器，且晶片組包括第一喚醒引腳及電源鍵引腳。PCIE裝置包括第二喚醒引腳，且嵌入式控制器包括通用輸入引腳及通用輸出引腳。喚醒方法包括:判斷計算機是否處於正常工作狀態；當計算機處於正常工作狀態下，開關電路開啟，晶片組通過第一喚醒引腳輸出機會緩衝器清除/填充(opportunistic buffer flush/fill, 0BFF)機制的編碼信號至第二喚醒引腳；當計算機不處於正常工作狀態下，開關電路關閉，PCIE裝置經第二喚醒引腳輸出一喚醒事件至通用輸入引腳，嵌入式控制器根據喚醒事件及系統狀態判斷是否需喚醒計算機；以及若需喚醒計算機，經通用輸出引腳輸出電源鍵事件至電源鍵引腳，晶片組的電源鍵引腳收到電源鍵事件，計算機被喚醒。
[0006]為了對本發明的上述及其他方面有更佳的了解，下文特舉較佳實施例，並結合附圖詳細說明如下。

【專利附圖】

【附圖說明】
[0007]圖1示出了依照第一實施例的計算機的方塊圖。
[0008]圖2示出了依照第一實施例的計算機處於正常工作狀態下的示意圖。
[0009]圖3示出了依照第一實施例的計算機不處於正常工作狀態下的示意圖。
[0010]圖4示出了依照第一實施例的一種喚醒方法的流程圖。
[0011]圖5示出了依照第二實施例的一種開關電路的電路圖。
[0012]附圖符號說明
[0013]1:計算機
[0014]11,21:開關電路
[0015]12:晶片組
[0016]13:PCIE 裝置
[0017]14:嵌入式控制器
[0018]121:第一喚醒引腳
[0019]122:電源鍵引腳
[0020]131:第二喚醒引腳
[0021]141:通用輸入引腳
[0022]142:通用輸出引腳
[0023]400 ?409:步驟
[0024]ST1、ST2:狀態
[0025]PM_SLP_S3#:狀態訊號
[0026]Sobff:機會緩衝器清除/填充機制的編碼信號
[0027]Sw:喚醒事件
[0028]Sp:電源鍵事件
[0029]V1:第一工作電壓
[0030]V2:第二工作電壓
[0031]Tl:第一電晶體
[0032]T2:第二電晶體
[0033]T3:第三電晶體
[0034]Rl:第一電阻
[0035]R2:第二電阻

【具體實施方式】
[0036]第一實施例
[0037]請參照圖1，圖1示出了依照第一實施例的計算機的方塊圖。計算機I包括開關電路11、晶片組12、PCIE裝置13及嵌入式控制器(Embedded Controller, EC) 14。為方便說明起見，第一實施例的開關電路11是以高速開關(high speed switch)為例說明。晶片組12例如為南橋晶片，而PCIE裝置13例如為網絡卡或WIFI模塊。晶片組12包括第一喚醒引腳121及電源鍵引腳122，且第一喚醒引腳121連接至開關電路11的一端。PCIE裝置13包括第二喚醒引腳131。嵌入式控制器14包括通用輸入(General Purpose Input, GPI)引腳141及通用輸出(General Purpose Output, GP0)引腳142。通用輸入引腳141與第二喚醒引腳131連接至開關電路11的另一端，且通用輸出引腳142連接至電源鍵引腳122。開關電路11例如受控於晶片組12所輸出的狀態訊號PM_SLP_S3#。當計算機I處於正常工作狀態SO下，狀態訊號PM_SLP_S3#為高電平。相對地，當計算機I不處於正常工作狀態SO下，狀態訊號PM_SLP_S3#為低電平。舉例來說，當計算機I不處於正常工作狀態SO時，計算機I處於待機狀態S3或關機狀態S5。
[0038]請參照圖2，圖2示出了依照第一實施例的計算機處於正常工作狀態下的示意圖。由於低功耗與電力續航時間的要求日益增高，PC1-SIG協會特別制定了機會緩衝器清除/填充(opportunistic buffer flush/fill, 0BFF)機制。機會緩衝器清除/填充機制是指在PCIE裝置13內建緩衝器(buffer)以暫存瞬間數據湧流，等待適當時機再丟給晶片組12。而不是讓PCIE裝置13 —收到數據就馬上丟到晶片組12。如此一來，機會緩衝器清除/填充機制能讓晶片組12有更多的機會進入省電模式，進而提高省電效用。
[0039]當計算機I處於正常工作狀態SO下，晶片組12設定第一喚醒引腳121為輸出引腳。當計算機I處於正常工作狀態SO下，開關電路11開啟，晶片組12通過第一喚醒引腳121輸出機會緩衝器清除/填充(opportunistic buffer flush/fill, 0BFF)機制的編碼信號Sotff至第二喚醒引腳131，而嵌入式控制器14須忽略機會緩衝器清除/填充機制的編碼信號於正常工作狀態SO下，晶片組12利用機會緩衝器清除/填充機制的編碼信號Sobff與PCIE裝置13溝通。晶片組12通過機會緩衝器清除/填充機制的編碼信號Sotff將其本身狀態傳遞至PCIE裝置13，進而提供正確時間點(CPU active)讓PCIE裝置13將其內部緩衝器(buffer)的數據傳至晶片組12。在非正確時間點(CPU sleep)時先將數據暫存在PCIE裝置13將其內部緩衝器。讓CPU可以多點時間在sle印狀態以達到省電功效。
[0040]請參照圖3，圖3示出了依照第一實施例的計算機不處於正常工作狀態下的示意圖。當計算機I不處於正常工作狀態SO下，晶片組12設定第一喚醒引腳121為輸入引腳。當計算機I不處於正常工作狀態SO下，開關電路11關閉，PCIE裝置13經第二喚醒引腳131輸出喚醒事件Sw至通用輸入引腳141。嵌入式控制器14根據喚醒事件Sw及系統狀態判斷是否需喚醒計算機I。若需喚醒計算機1，嵌入式控制器14經通用輸出引腳142輸出電源鍵事件Sp至電源鍵引腳122。晶片組12的電源鍵引腳122收到電源鍵事件Sp後，計算機被喚醒。
[0041]前述系統狀態例如是系統在純電池模式下的電池電量。嵌入式控制器14會先衡量電池電量是否足夠。在電池電量足夠無虞的情況下，嵌入式控制器14才會輸出電源鍵事件Sp喚醒晶片組12。不僅如此，前述系統狀態還可以是指系統溫度。當計算機I支持英特爾智能連線技術(Intel smart connect technology)時,系統狀態例如是指是否檢測到新的無線基站。在網絡檢測模式(Net detect mode)下，WIFI模塊檢測到新的無線基站時，PCIE裝置13經第二喚醒引腳131輸出喚醒事件Sw至通用輸入引腳141。嵌入式控制器14根據喚醒事件Sw及系統溫度來判斷是否需喚醒。若可喚醒，控制器14經通用輸出引腳142輸出電源鍵事件Sp至電源鍵引腳122，進而喚醒晶片組12以更新數據。
[0042]請同時參照圖2、圖3及圖4，圖4示出了依照第一實施例的一種喚醒方法的流程圖。計算機I的喚醒方法包括如下步驟:首先如步驟401所示，晶片組12判斷計算機I是否處於正常工作狀態S0。當計算機I處於正常工作狀態S0，則執行步驟402。如步驟402所示，晶片組402設定第一喚醒引腳121為輸出引腳。接著如步驟403所示，晶片組12控制開關電路11開啟。然後如步驟404所示，晶片組12通過第一喚醒引腳121輸出機會緩衝器清除/填充(opportunistic buffer flush/fill, 0BFF)機制的編碼信號Sqbff至第二喚醒引腳131，而嵌入式控制器14忽略機會緩衝器清除/填充機制的編碼信號SOTFF。接著，維持在狀態STl。如狀態STl所示，計算機I處於正常工作狀態S0，晶片組12與PCIE裝置13進入機會緩衝器清除/填充機制。
[0043]相反地，當計算機1不處於正常工作狀態S0，則執行步驟405。如步驟405所示，晶片組12設定第一喚醒引腳121為輸入引腳。接著如步驟406所示，晶片組12控制開關電路11關閉。接著，維持在狀態ST2。如狀態ST2所示，計算機不處於正常工作狀態S0並等待第二喚醒引腳131輸出喚醒事件Sw。
[0044]若PCIE裝置13產生喚醒事件Sw，則如步驟400所示，PCIE裝置13經第二喚醒引腳131輸出喚醒事件3?至通用輸入引腳141。跟著如步驟407所示，嵌入式控制器14根據喚醒事件Sw及系統狀態判斷是否需喚醒計算機1。當不需喚醒計算機1，則維持狀態ST2。相反地，當需喚醒計算機1，則執行步驟408。如步驟408所示，嵌入式控制器14經通用輸出引腳142輸出電源鍵事件SP至電源鍵引腳122。接著如步驟409所示，電源鍵引腳122收到電源鍵事件SP後，計算機1被喚醒。接著重新執行步驟402?404，最後進入狀態ST1。
[0045]第二實施例
[0046]請同時參照圖1及圖5，圖5示出了依照第二實施例的一種開關電路的電路圖。第二實施例的開關電路21於第一實施例主要不同之處在於第二實施例是以開關電路21取代第一實施例的高速開關。開關電路21包括電阻1、電阻R2、電晶體T1、電晶體T2及電晶體T3。第一電阻R1的第一端接收第一工作電壓VI，且第一電晶體T1的第一端連接至第一電阻R1的第二端。第一電晶體T1的第二端連接至一接地端，且第一電晶體T1的控制端接收狀態訊號PM_SLP_S3#。
[0047]第二電阻R2的第一端接收第二工作電壓V2，其電壓應大到不管第三電晶體T3的第一端輸入為高電位或是低電位，都能讓第三電晶體T3維持導通。且第二電晶體T2的第一端連接至接地端。第二電晶體T2的第二端連接至第二電阻R2的第二端，且第二電晶體T2的控制端耦接至第一電阻R1的第二端。第三電晶體T3的控制端耦接至第二電阻R2的第二端，第三電晶體的第一端耦接至第二喚醒引腳131，第三電晶體T3的第二端耦接至第一喚醒引腳121。
[0048]當計算機1處於正常工作狀態S0下，狀態訊號PM_SLP_S3#導通第一電晶體T1，第一電晶體T1截止第二電晶體T2，使得第三電晶體T3導通。第三電晶體T3將第一喚醒引腳121與第二喚醒引腳131電性連接。進一步來說，當計算機1處於正常工作狀態S0下，狀態訊號PM_SLP_S3#為高電平以導通第一電晶體T1。第一電晶體T1導通後，第一電晶體1將第二電晶體的控制端電性連接至接地端以截止第二電晶體T2。第二電晶體T2截止後，第三電晶體受控於第二工作電壓V2而導通，以電性連接第一喚醒引腳121與第二喚醒引腳
131。
[0049]相反地，當計算機1處於待機狀態S3或關機狀態S5下，狀態訊號PM_SLP_S3#為低電平以截止第一電晶體T1。第一電晶體T1截止後，第二電晶體T2受控於第一工作電壓VI而導通。第二電晶體T2導通後，第二電晶體T2將第三電晶體T3的控制端電性連接至接地端，以截止第三電晶體T3。由於開關電路21使用電阻1、電阻R2、電晶體T1、電晶體T2及電晶體T3即可實現，因此將有助於進一步降低生產成本。
[0050]前述計算機及其喚醒方法能於正常工作狀態S0下，通過晶片組的第一喚醒引腳輸出機會緩衝器清除/填充機制的編碼信號至PCIE裝置，進而提供正確時間點讓PCIE裝置將其內部緩衝器的數據傳至晶片組。當計算機處於待機狀態S3或關機狀態S5下，PCIE裝置經第二喚醒引腳輸出喚醒事件至通用輸入引腳。若需喚醒計算機，嵌入式控制器經通用輸出引腳輸出電源鍵事件至電源鍵引腳以喚醒晶片組。
[0051 ] 綜上所述，雖然本發明已以較佳實施例揭示如上，然其並非用以限定本發明。本領域技術人員在不脫離本發明的精神和範圍的前提下，可作各種的更動與潤飾。因此，本發明的保護範圍是以本發明的權利要求為準。
【權利要求】
1.一種計算機,包括: 一開關電路； 一晶片組，包括: 一第一喚醒引腳，連接至該開關電路的一端；以及 一電源鍵引腳； 一 PCIE裝置，包括: 一第二喚醒引腳；以及 一嵌入式控制器，包括: 一通用輸入引腳，與該第二喚醒引腳連接至該開關電路的另一端；以及 一通用輸出引腳，連接至該電源鍵引腳。
2.如權利要求1所述的計算機，其中當該計算機處於一正常工作狀態下，該開關電路開啟，該晶片組通過該第一喚醒引腳輸出一機會緩衝器清除/填充機制的編碼信號至該第二喚醒引腳。
3.如權利要求2所述的計算機，其中當該計算機不處於該正常工作狀態下，該開關電路關閉，該PCIE裝置經該第二喚醒引腳輸出一喚醒事件至該通用輸入引腳，該嵌入式控制器根據該喚醒事件及一系統狀態判斷是否需喚醒計算機，若需喚醒計算機，經該通用輸出引腳輸出一電源鍵事件至該電源鍵引腳，該晶片組的該電源鍵引腳收到該電源鍵事件，該計算機被喚醒。
4.如權利要求3所述的計算機，其中當該計算機不處於該正常工作狀態下，該晶片組設定該第一喚醒引腳為一輸入引腳，當該計算機處於該正常工作狀態下，該晶片組設定該第一喚醒引腳為一輸出引腳。
5.如權利要求4所述的計算機，其中當該計算機處於該正常工作狀態下，該嵌入式控制器忽略該機會緩衝器清除/填充機制的編碼信號。
6.如權利要求5所述的計算機，其中當該計算機不處於該正常工作狀態時，該計算機處於待機狀態(S3)或關機(S5)狀態。
7.如權利要求2所述的計算機，其中當該計算機處於該正常工作狀態下，該嵌入式控制器忽略該機會緩衝器清除/填充機制的編碼信號。
8.如權利要求7所述的計算機，其中當該計算機處於該正常工作狀態下，該晶片組設定該第一喚醒引腳為一輸出引腳。
9.如權利要求1所述的計算機，其中當該計算機不處於該正常工作狀態下，該開關電路關閉，該PCIE裝置經該第二喚醒引腳輸出一喚醒事件至該通用輸入引腳，該嵌入式控制器根據該喚醒事件及一系統狀態經該通用輸出引腳輸出一電源鍵事件至該電源鍵引腳。
10.如權利要求9所述的計算機，其中當該計算機不處於該正常工作狀態下，該晶片組設定該第一喚醒引腳為一輸入引腳。
11.如權利要求9所述的計算機，其中當該計算機不處於該正常工作狀態時，該計算機處於待機狀態或關機狀態。
12.如權利要求1所述的計算機，其中該開關電路包括: 一第一電阻，該第一電阻的第一端接收一第一工作電壓； 一第一電晶體，該第一電晶體的第一端連接至該第一電阻的第二端，該第一電晶體的第二端連接至一接地端，該第一電晶體的控制端接收一狀態訊號； 一第二電阻，該第二電阻的第一端接收一第二工作電壓； 一第二電晶體，該第二電晶體的第一端連接至該接地端，該第二電晶體的第二端連接至該第二電阻的第二端，該第二電晶體的控制端耦接至該第一電阻的第二端； 一第三電晶體，該第三電晶體的控制端耦接至該第二電阻的第二端，該第三電晶體的第一端耦接至該第二喚醒引腳，該第三電晶體的第二端耦接至該第一喚醒引腳。
13.如權利要求12所述的計算機，其中當該計算機處於一正常工作狀態下，該狀態訊號導通該第一電晶體，該第一電晶體截止該第二電晶體，使得該第三電晶體導通。
14.一種計算機的喚醒方法，該計算機包括一開關電路、一晶片組、一 PCIE裝置及一嵌入式控制器，該晶片組包括一第一喚醒引腳及一電源鍵引腳，該PCIE裝置包括一第二喚醒引腳，該嵌入式控制器包括一通用輸入引腳及一通用輸出引腳，該喚醒方法包括: 判斷該計算機是否處於一正常工作狀態； 當該計算機處於該正常工作狀態下，該開關電路開啟，該晶片組通過該第一喚醒引腳輸出一機會緩衝器清除/填充機制的編碼信號至該第二喚醒引腳； 當該計算機不處於該正常工作狀態下，該開關電路關閉，該PCIE裝置經該第二喚醒引腳輸出一喚醒事件至該通用輸入引腳，該嵌入式控制器根據該喚醒事件及一系統狀態判斷是否需喚醒計算機；以及 若需喚醒計算機，經該通用輸出引腳輸出一電源鍵事件至該電源鍵引腳，該晶片組的該電源鍵引腳收到該電源鍵事件，該計算機被喚醒。
15.如權利要求14所述的喚醒方法，其中當該計算機不處於該正常工作狀態下，該晶片組設定該第一喚醒引腳為一輸入引腳。
16.如權利要求15所述的喚醒方法，其中當該計算機處於該正常工作狀態下，該晶片組設定該第一喚醒引腳為一輸出引腳。
17.如權利要求16所述的喚醒方法，其中當該計算機處於該正常工作狀態下，該嵌入式控制器忽略該機會緩衝器清除/填充機制的編碼信號。
18.如權利要求17所述的喚醒方法，其中當該計算機不處於該正常工作狀態時，該計算機處於待機狀態或關機狀態。
19.如權利要求14所述的喚醒方法，其中當該計算機處於該正常工作狀態下，該嵌入式控制器忽略該機會緩衝器清除/填充機制的編碼信號。
20.如權利要求14所述的喚醒方法，其中當該計算機不處於該正常工作狀態時，該計算機處於待機狀態或關機狀態。
【文檔編號】G06F1/32GK104281465SQ201310302322
【公開日】2015年1月14日 申請日期:2013年7月15日 優先權日:2013年7月1日
【發明者】黃奕智, 莊家誠, 賈志勇 申請人:緯創資通股份有限公司