用於td-scdma和4g終端的脈衝密度調製器的製作方法
2023-04-25 09:37:46 1
專利名稱：用於td-scdma和4g終端的脈衝密度調製器的製作方法
用於TD-SCDMA和4G終端的脈衝密度調製器技術領域
本發明提出一種用於TD-SCDMA、B3G (Beyond 3G)、4G (第四代移動通信)終端的 脈衝密度調製器，屬移動通信技術製造領域。
背景技術：
在數位訊號處理中，常常需要將多位數位訊號轉化為一位數位訊號。例如，在通信 領域，接收器接收到經過編碼的數字語音信號，需將它轉化為模擬信號，即將原來的模擬語 音信號復原。經過編碼的語音信號，通常是多位的比特流。因此，如何將多位比特流轉化為 模擬語音信號，便成為保證通信質量的關鍵。又如，在一些控制電路中，控制信號是經過計 算生成的多位數位訊號，而這些數位訊號必須轉化為模擬信號才能對電路進行控制。因此， 如何將多位數位訊號轉化為符合實際要求的模擬信號，則成為控制電路設計者最關心的問 題。
在傳統的電路設計中，面對上述問題時，通常選擇使用由多個分離的電子元器件 組成的D/A轉換器，有時我們也稱它為靜態D/A轉換器。但是由於靜態D/A轉換器的組成 結構，決定了它在系統中，必須佔用一定的空間及消耗一定量的功率。於是在那些要求攜帶 方便的系統方案中，靜態D/A轉換器就不得不被替換掉。
於是人們選擇所謂「數字基礎」的D/A轉換器。而用於數字D/A轉換的方法有2 種PWM (Pulse Width Modulation)脈衝寬度調製和 PDM (Pulse Density Modulation)脈 衝密度調製。這種數字D/A轉換器所佔用的物理空間比較小，消耗的功率也比較小。因此， 適用於對系統硬體大小以及功耗要求比較嚴格的系統。
早在20世紀40年代，PWM就開始被應用在電話中。由於PWM的局限性，人們在 二十年後，提出了 PDM調製方法。但由於當時的應用市場尚不成規模，因而這種調製方法一 直未能得到廣泛的關注和應用。近年來，由於數位技術在各個領域裡得到了廣泛的應用，數 字產品飛速發展，數位訊號處理開始得到越來越多的關注。於是PDM調製技術重新得到重 視，並被應用在不同的領域中。
PDM是一種在數字領域提供模擬信號的調製方法。在PDM信號中，邏輯「 1 」表示單 個脈衝，邏輯「 0 」表示沒有脈衝。通常邏輯「 1 」和邏輯「 0 」是不連續的，邏輯「 1 」比較均勻 地分布在每個調製信號周期裡。其中單個脈衝並不表示幅值，而一系列脈衝的密度才對應 於模擬信號中的幅值。完全由「1」組成的PDM信號對應於幅值為正的電壓；而完全由「0」 組成的PDM信號則對應於負幅值的電壓；由「 1」和「0」交替組成的信號則對應於0幅值的 電壓。
數位訊號經過PDM調製後，經過一個簡單的低通濾波器就可以實現數位訊號的數 模轉換。在RC濾波電路中，選用不同的R、C值，對於調製結果的精度以及上升沿和下降沿 的持續時間有很大的影響。因此，合理選取R、C值，使得交流成分的大小和響應速度都能夠 滿足實際應用的要求，這是系統設計的關鍵。
在近幾年裡，PDM技術廣泛地應用於數字系統的各個領域中。在通信領域，許多通3信工具中的語音信號還原都使用了 PDM技術。
幾乎所有CDMA手機中，都使用了 PDM的專利技術。在控制領域，許多控制單元如 電源管理中PDM技術也有應用。在音頻電子領域，PDM技術也得到了廣泛的應用，如許多 消費電子產品中的數位化麥克風。
當然，PDM技術也有其局限性。例如，當需要調製的數位訊號位數增加時，調製周 期就相應變長，濾波器的響應速度也相應變慢。而在應用於D/A轉換的調製方法中，PDM技 術無疑是一種比較理想的調製方法。發明內容
圖1是本設計提出的用於TD-SCDMA、Bey0nd 3G、4G終端的脈衝密度調製系統組成 框圖。該脈衝密度調製系統由以下部件構成(1)以DSP為核心的控制器(編號101)(2)脈衝密度調製器PDM(102)(3)時鐘生成器(103)(4)脈衝密度調製器片外RC低通濾波器(104)其中，DSPlOl為脈衝密度調製器PDM 102提供控制信號，控制脈衝密度調製器PDM 102 輸出信號的電平幅度以及輸出信號的刷新速率。時鐘生成器103為脈衝密度調製器PDM 102提供工作時鐘信號。片外RC低通濾波器104則用於將脈衝密度調製器PDM 102的輸出 轉換成模擬信號。
在上述脈衝密度調製系統中，脈衝密度調製器PDM 102由以下部件構成(如圖2 所示)(1)DSP接口 201 ；(2)時鐘門控單元203；(3)時鐘分頻器202；(4)累加器204；(5)或門205 ；(6)輸出寄存器206；(7)復位電路208；(8)輸出控制電路207。
如圖2所示。
在上述組成中，DSP接口 201，作為脈衝密度調製器PDM 102與外部的DSPlOl之間 的輸入輸出接口，對外與DSPlOl之間具有連接接口，對內則與PDM 102內部的時鐘分頻器 202、累加器204、或門205、復位電路208之間具有信號連接關係。
時鐘門控單元203從外部時鐘生成器103接收時鐘信號，同時從外部時鐘生成 器103接收PDM時鐘使能控制信號，在PDM時鐘使能控制信號的作用下，對外部時鐘生成 器103輸入的時鐘信號進行門控，產生脈衝密度調製器PDM102內部的工作時鐘信號，並將 PDM102內部的工作時鐘信號輸出到時鐘分頻器202、累加器204、輸出寄存器206、復位電路 208。
時鐘分頻器202從時鐘門控單元203接收工作時鐘信號，從DSP接口 201接收時鐘分頻控制信號，在時鐘分頻控制信號的作用下，利用其內部計數器完成分頻，將分頻輸出 信號提供給累加器204使用。
累加器204從DSP接口 201接收控制信號，從時鐘分頻器202接收時鐘分頻信號， 從復位電路208接收復位信號，以及從時鐘門控單元203接收工作時鐘信號。累加器204 輸出結果到或門205。
或門205對來自累加器204的累加結果以及來自DSP接口 201的信號做或運算， 運算結果輸出到輸出寄存器206進行寄存。
輸出寄存器206寄存來自或門205的運算結果，按內部工作時鐘同步輸出到輸出 控制電路207。
輸出控制電路207接收來自輸出寄存器206的輸出，以及來自DSP接口 201的控 制信號。在來自DSP接口 201的控制信號作用下，將來自輸出寄存器206的輸出發送到外 部的RC低通濾波器104。由RC低通濾波器104完成數字量到模擬量的轉換。
復位電路208根據通過DSP接口 201接收到的來自外部DSPlOl的復位信號，並按 照PDM102內部工作時鐘節拍，同步產生PDM102內部復位信號，將PDM102內部復位信號發 送到PDM102內部的累加器204、時鐘分頻器202。
PDM102與外部及其內部的詳細輸入輸出信號關係，如圖3所示。
DSP接口 201的輸入輸出信號如表1所示。
時鐘門控單元203的輸入輸出信號如表2所示。
累加器204的輸入輸出信號如表3所示。
時鐘分頻器202的輸入輸出信號如表4所示。
或門205的輸入輸出信號如表5所示。
輸出寄存器206的輸入輸出信號如表6所示。
輸出控制電路207的輸入輸出信號如表7所示。
復位電路208的輸入輸出信號如表8所示。
PDM 102輸出邏輯1和邏輯0。它的輸出是通過一個模擬低通片外濾波器產生一 個模擬值。當它輸出高電平信號時，電壓非常接近電源電壓Vcc (在本設計中為3.3V)，而 當它輸出低電平信號時，電壓非常接近於地GND電壓。
PDM 102應具備有足夠的解析度來執行上述任務。目前，我們期望獲得12比特的 解析度。並且，PDM 102可以輸出從\到Vh (其中\是邏輯低電平對應的電壓，Vh是 邏輯高電平對應的電壓)範圍內的所有電壓值。同時，PDM 102的輸出還可以被設置成高阻 態Hi-Z (即，PDM輸出被設置成輸出禁止。輸出禁止僅在輸出腳執行)。
PDM 102的刷新速率可以由DSPlOl用DSP軟體/固件來設置，更快的刷新速率對 應於更短的刷新周期。
在目前的TD-SCDMA、Bey0nd 3G、4G終端中，通常會同時使用多個PDM。在多數情況 下，所有的PDM可以被分成若干組。每一組可以包含若干個PDM。每組PDM可以單獨使能。 這些組均由PDM時鐘使能信號PDM_CLK_EN信號控制。每一組PDM均有自己的復位電路。
PDM 102 運行時使用的 VCTCXO 的頻率為 19. 6608 MHz 或者 19.68 MHz。
每次PDM 102收到DSP的復位信號時進行復位，此時PDM 102被初始化為高阻態。
當PDM102被設置成高軌電平輸出(Rail-Hi)或者是高阻態，PDM102的內部時鐘分頻器202停止工作。
每一個PDM內部的DSP接口 201主要由DSP地址總線(DSP_PDM_A)的地址解碼器 和數據寄存器構成。DSP接口 201完成對地址總線(DSP_PDM_A)的地址解碼。當解碼出的 地址落入對應於PDM的內存映射時，DSP數據總線發送到DSP接口 201中的數據被寄存到 相應的寄存器中。
每一個PDM都由其DSP接口中的一個16比特的寄存器所控制，後者被稱為PDM寄 存器。該PDM寄存器中的存儲比特結構如圖4所示。
如圖4所示，標為「PDM Value」的比特位中的值表示在一個212周期內高電平脈衝 的數目(處於正常模式時)。DSP 101通過其與脈衝密度調製器PDM 102之間的地址總線、 數據總線寫PDM寄存器，在八到((212-1)/212) * (Vh-Vl)的範圍內設置PDM Value值。
如圖4所示，PDM寄存器中的比特位0Ε_Β和RAIL_HI被用作模式比特，0Ε_Β和 RAIL_HI的值來自DSP的內存映射寄存器。DSP接口 201寄存這些信號並提供給PDM內部 相關模塊使用。
如圖4所示，要將PDM 102設置成輸出VH，需要將模式比特設置成「01」，如表9 和表11所示。(若要輸出低電平，可以將PDM模式比特設置為成「00」。)若要禁止PDM102輸出，需要0Ε_Β比特置成「1」，如表9和表11所示。
時鐘分頻比率比特位用來對輸入時鐘進行分頻，將輸入時鐘降低到PDM刷新速 率，如表10所示。較長的刷新周期可以節省電源功率，但要求在PDM輸出電路使用較大的 RC值。
該PDM寄存器對於DSP也是可讀的。9模式比特說明。時鐘分頻比特說明寄存 器用法舉例。
如圖5所示，累加器模塊204由一個加法器和一個相同比特寬度的寄存器構成。 目前該加法器是一個脈動進位加法器，累加器模塊204是PDM的「心臟」(即核心)。
在復位時，累加器模塊204內部寄存器的所有比特位被置成0。否則，在獲得時鐘 使能信號(CK_EN)條件下，在每一個時鐘(CK_PDM)脈衝，累加器模塊204內部寄存器將保持 其值等於該寄存器當前值與PDM_VALUE相加的結果。加法器輸出的最高有效位比特即是 PDM值(該過程需要在採用輸出使能、高軌電平控制、寄存等信號等發送消息之前完成)。
如圖2和圖3所示，圖2和圖3中的時鐘分頻器202產生用於累加器模塊204的 時鐘使能信號(CLK_EN)。該模塊的用途是對通過分頻降低時鐘頻率來降低累加器模塊的 耗電。
為進一步省電，當輸出禁止或當PDM輸出被設置成RAIL_HI模式時，時鐘分頻單元 202也被禁止輸出。
202還被用於實現對PDM工作時鐘分頻。利用PDM寄存器的時鐘分頻比率比特 CLK_SELECT比特設定分頻比率(請參見表10:時鐘分頻比特說明)。在復位時(收到 ARST_B信號)，時鐘分頻器202的值被置成0。
如圖2和圖3所示，PDM 102內部的時鐘門控單元203還使用來自外部時鐘生成 器CLK_GEN模塊103產生的PDM時鐘使能信號PDM_CLK_EN信號。它使用該信號門控時鐘 CK_VCTCX0,從而獲得供給各PDM的內部時鐘CK_PDM。
如圖6所示，利用一個一階RC濾波器實現對PDM輸出的片外低通濾波。
用/ Γ表示PDM輸出PDM_0UTPUT的刷新次數(即，當 CLK_EN有效時，在時鐘 CK_PDM的一個上升沿出現時的刷新次數)，其中T是PDM刷新速率的倒數。這樣，若用表示PDM_0UTPUT在時刻的輸出電壓，用Κ )表示在時刻ζ /的模擬輸出電壓， 則不難得到V(n) = VaJn-I) (l~eT/RC) + V(n~l) eT/RC 如圖7所示。
通過建立一個圖5所示累加器的SPW (signal processing workstation，信號處 理工作站)模型，以及建立一個圖7所示電路的SPW模型，就可以在各種不同的PDM寄存器 值PDM_VALUE、各種不同的刷新速率、各種不同RC常數條件下，採用SPW仿真來計算PDM的 模擬輸出電壓波形。
利用這個方法，對於給定的PDM值寄存器，我們測算了經過濾波的PDM輸出到達穩 定狀態時的峰-峰紋波電壓。到達穩定狀態所需要的時間由RC時間常數決定，正如同一階 濾波器的單步響應時間的情形(即信號在經歷一個時間常數後到達最終均值的63%)。到達 穩定狀態之後，該紋波電壓的值取決於PDM寄存器的值。我們發現當PDM值為最小和最大 時，紋波電壓的值最大。當設定PDM的值小於0x008，穩定狀態時輸出紋波電壓的增加值可 以忽略(在較高的PDM值時情況類似)。
最大的峰-峰紋波電壓Ipp7e、基於19. 68 MHz時鐘(即最大刷新速率為19.68 MHz)的可選刷新速率的濾波器時間常數如表12所示。
時間常數RC的選擇要保證可以提供給濾波器所要求的全部響應時間，在選擇RC 後，為了避免不必要的電源消耗，在得到滿足的前提下，應儘可能選擇較慢的刷新速度。
圖1是脈衝密度調製系統組成框圖。
圖2是脈衝密度調製器PDM的組成框圖。
圖3是脈衝密度調製器PDM輸入輸出信號描述圖。
圖4是脈衝密度調製器PDM寄存器的存儲比特結構描述圖。
圖5是脈衝密度調製器PDM內部累加器框圖。
圖6是脈衝密度調製器PDM片外RC低通濾波器示意圖。
圖7是計算離散時刻的模擬輸出電壓示意圖。
具體實施方式
實施例1 圖1是本設計提出的用於TD-SCDMA、Beyond 3G、4G終端的脈衝密度調 制系統組成框圖。該脈衝密度調製系統由以下部件構成(1)以DSP為核心的控制器(編號101)(2)脈衝密度調製器PDM(102)(3)時鐘生成器(103)(4)脈衝密度調製器片外RC低通濾波器(104)其中，DSPlOl為脈衝密度調製器PDM 102提供控制信號，控制脈衝密度調製器PDM 102輸出信號的電平幅度以及輸出信號的刷新速率。時鐘生成器103為脈衝密度調製器PDM 102提供工作時鐘信號。片外RC低通濾波器104則用於將脈衝密度調製器PDM 102的輸出 轉換成模擬信號。
在上述脈衝密度調製系統中，脈衝密度調製器PDM 102由以下部件構成(如圖2 所示)(1)DSP接口 201 ；(2)時鐘門控單元203；(3)時鐘分頻器202；(4)累加器204；(5)或門205 ；(6)輸出寄存器206；(7)復位電路208；(8)輸出控制電路207。
如圖2所示。
在上述組成中，DSP接口 201，作為脈衝密度調製器PDM 102與外部的DSPlOl之間 的輸入輸出接口，對外與DSPlOl之間具有連接接口，對內則與PDM 102內部的時鐘分頻器 202、累加器204、或門205、復位電路208之間具有信號連接關係。
時鐘門控單元203從外部時鐘生成器103接收時鐘信號，同時從外部時鐘生成器 103接收PDM時鐘使能控制信號，在PDM時鐘使能控制信號的作用下，對外部時鐘生成器 103輸入的時鐘信號進行門控，產生脈衝密度調製器PDM 102內部的工作時鐘信號，並將 PDM102內部的工作時鐘信號輸出到時鐘分頻器202、累加器204、輸出寄存器206、復位電路 208。
時鐘分頻器202從時鐘門控單元203接收工作時鐘信號，從DSP接口 201接收時 鍾分頻控制信號，在時鐘分頻控制信號的作用下，利用其內部計數器完成分頻，將分頻輸出 信號提供給累加器204使用。
累加器204從DSP接口 201接收控制信號，從時鐘分頻器202接收時鐘分頻信號， 從復位電路208接收復位信號，以及從時鐘門控單元203接收工作時鐘信號。累加器204 輸出結果到或門205。
或門205對來自累加器204的累加結果以及來自DSP接口 201的信號做或運算， 運算結果輸出到輸出寄存器206進行寄存。
輸出寄存器206寄存來自或門205的運算結果，按內部工作時鐘同步輸出到輸出 控制電路207。
輸出控制電路207接收來自輸出寄存器206的輸出，以及來自DSP接口 201的控 制信號。在來自DSP接口 201的控制信號作用下，將來自輸出寄存器206的輸出發送到外 部的RC低通濾波器104。由RC低通濾波器104完成數字量到模擬量的轉換。
復位電路208根據通過DSP接口 201接收到的來自外部DSP 101的復位信號，並 按照PDM 102內部工作時鐘節拍，同步產生PDM 102內部復位信號，將PDM 102內部復位信 號發送到PDM 102內部的累加器204、時鐘分頻器202。
實施例2 :PDM102與外部及其內部的詳細輸入輸出信號關係，如圖3所示。
DSP接口 201的輸入輸出信號如表1所示。
時鐘門控單元203的輸入輸出信號如表2所示。
累加器204的輸入輸出信號如表3所示。
時鐘分頻器202的輸入輸出信號如表4所示。
或門205的輸入輸出信號如表5所示。
輸出控制電路207的輸入輸出信號如表7所示。
復位電路208的輸入輸出信號如表8所示。
實施例3 =PDM 102輸出邏輯1和邏輯0。它的輸出是通過一個模擬低通片外濾波 器產生一個模擬值。當它輸出高電平信號時，電壓非常接近電源電壓Vcc (在本設計中為 3. 3V)，而當它輸出低電平信號時，電壓非常接近於地GND電壓。
PDM 102應具備有足夠的解析度來執行上述任務。目前，我們期望獲得12比特的 解析度。並且，PDM 102可以輸出從\到Vh (其中\是邏輯低電平對應的電壓，Vh是 邏輯高電平對應的電壓)範圍內的所有電壓值。同時，PDM 102的輸出還可以被設置成高阻 態Hi-Z (即，PDM輸出被設置成輸出禁止。輸出禁止僅在輸出腳執行)。
PDM 102的刷新速率可以由DSPlOl用DSP軟體/固件來設置，更快的刷新速率對 應於更短的刷新周期。
在目前的TD-SCDMA、Bey0nd 3G、4G終端中，通常會同時使用多個PDM。在多數情況 下，所有的PDM可以被分成若干組。每一組可以包含若干個PDM。每組PDM可以單獨使能。 這些組均由PDM時鐘使能信號PDM_CLK_EN信號控制。每一組PDM均有自己的復位電路。
PDM 102 運行時使用的 VCTCXO 的頻率為 19. 6608 MHz 或者 19.68 MHz。
每次PDM 102收到DSP的復位信號時進行復位，此時PDM 102被初始化為高阻態。
當PDM102被設置成高軌電平輸出(Rail-Hi)或者是高阻態，PDM102的內部時鐘分 頻器202停止工作。
實施例4 每一個PDM內部的DSP接口 201主要由DSP地址總線(DSP_PDM_A)的地 址解碼器和數據寄存器構成。DSP接口 201完成對地址總線(DSP_PDM_A)的地址解碼。當 解碼出的地址落入對應於PDM的內存映射時，DSP數據總線發送到DSP接口 201中的數據 被寄存到相應的寄存器中。
每一個PDM都由其DSP接口中的一個16比特的寄存器所控制，後者被稱為PDM寄 存器。該PDM寄存器中的存儲比特結構如圖4所示。
如圖4所示，標為「PDM Value」的比特位中的值表示在一個212周期內高電平脈衝 的數目(處於正常模式時)。DSP 101通過其與脈衝密度調製器PDM 102之間的地址總線、 數據總線寫PDM寄存器，在八到((212-1)/212) * (Vh-Vl)的範圍內設置PDM Value值。
如圖4所示，PDM寄存器中的比特位0Ε_Β和RAIL_HI被用作模式比特，0Ε_Β和 RAIL_HI的值來自DSP的內存映射寄存器。DSP接口 201寄存這些信號並提供給PDM內部 相關模塊使用。
如圖4所示，要將PDM102設置成輸出VH，需要將模式比特設置成「01 」，如表9和 表11所示。(若要輸出低電平，可以將PDM模式比特設置為成「00」。)若要禁止PDM 102輸出，需要0Ε_Β比特置成「1」，如表9和表11所示。
時鐘分頻比率比特位用來對輸入時鐘進行分頻，將輸入時鐘降低到PDM刷新速率，如表10所示。較長的刷新周期可以節省電源功率，但要求在PDM輸出電路使用較大的 RC值。
該PDM寄存器對於DSP也是可讀的。模式比特說明如表9。時鐘分頻比特說明如 表10。PDM寄存器用法舉例如表11。
實施例5 如圖5所示，累加器模塊204由一個加法器和一個相同比特寬度的寄存 器構成。目前該加法器是一個脈動進位加法器，累加器模塊204是PDM的「心臟」(即核心)。
在復位時，累加器模塊204內部寄存器的所有比特位被置成0。否則，在獲得時鐘 使能信號(CK_EN)條件下，在每一個時鐘(CK_PDM)脈衝，累加器模塊204內部寄存器將保持 其值等於該寄存器當前值與PDM_VALUE相加的結果。加法器輸出的最高有效位比特即是 PDM值(該過程需要在採用輸出使能、高軌電平控制、寄存等信號等發送消息之前完成)。
如圖2和圖3所示，圖2和圖3中的時鐘分頻器202產生用於累加器模塊204的 時鐘使能信號(CLK_EN)。該模塊的用途是對通過分頻降低時鐘頻率來降低累加器模塊的 耗電。
為進一步省電，當輸出禁止或當PDM輸出被設置成RAIL_HI模式時，時鐘分頻單元 也被禁止輸出。
時鐘分頻器202還被用於實現對PDM工作時鐘分頻。利用PDM寄存器的時鐘分頻 比率比特CLK_SELECT比特設定分頻比率(請參見表10:時鐘分頻比特說明)。在復位時 (收到ARST_B信號)，時鐘分頻器202的值被置成0。
如圖2和圖3所示，圖2和圖3中的PDM 102內部的時鐘門控單元203還使用來 自外部時鐘生成器CLK_GEN模塊103產生的PDM時鐘使能信號PDM_CLK_EN信號。它使用 該信號門控時鐘CK_VCTCX0，從而獲得供給各PDM的內部時鐘CK_PDM。
實施例6 如圖6所示，利用一個一階RC濾波器實現對PDM輸出的片外低通濾波。
用/ Γ表示PDM輸出PDM_0UTPUT的刷新次數(即，當 CLK_EN有效時，在時鐘 CK_PDM的一個上升沿出現時的刷新次數)，其中T是PDM刷新速率的倒數。這樣，若用表示PDM_0UTPUT在時刻的輸出電壓，用Κ )表示在時刻ζ /的模擬輸出電壓， 則不難得到
權利要求
1. 一種用於TD-SCDMA、Beyond 3G、4G終端的脈衝密度調製器PDM，其特徵是(1)該脈衝密度調製器PDM輸出邏輯1和邏輯0，它的輸出是通過一個模擬低通片外濾 波器產生一個模擬值，當它輸出高電平信號時，電壓非常接近電源電壓Vcc，Vcc為3. 3V， 而當它輸出低電平信號時，電壓非常接近於地GND電壓；(2)該脈衝密度調製器PDM具備多比特表示的高解析度，可以輸出從\到Vh範圍內 的所有電壓值，其中\是邏輯低電平對應的電壓，Vh是邏輯高電平對應的電壓，同時，該脈 衝密度調製器PDM的輸出還可以被設置成高阻態Hi-Z，S卩，PDM輸出被設置成輸出禁止，輸 出禁止僅在輸出腳執行；(3)該脈衝密度調製器PDM的刷新速率由DSP用DSP軟體/固件來設置，更快的刷新速 率對應於更短的刷新周期；(4)在同時使用多個脈衝密度調製器PDM時，所有的PDM可以被分成若干組，每一組包 含若干個PDM，每組PDM單獨使能，這些組均由PDM時鐘使能信號控制，每一組PDM均有自己 的復位電路；(5)每次脈衝密度調製器PDM收到DSP的復位信號時進行復位，此時PDM被初始化為高 阻態；(6)當脈衝密度調製器PDM被設置成高軌電平輸出或者是高阻態，脈衝密度調製器PDM 的內部時鐘分頻器停止工作。
全文摘要
本發明提出一種用於TD-SCDMA和4G終端的脈衝密度調製器。當它輸出高電平信號時，電壓非常接近電源電壓Vcc，而當它輸出低電平信號時，電壓非常接近於地GND電壓。該脈衝密度調製器PDM可以具備多比特表示的高解析度，可以輸出從邏輯低電平到邏輯高電平範圍內的所有電壓值。該脈衝密度調製器PDM的輸出還可以被設置成高阻態。該脈衝密度調製器PDM的刷新速率可以由DSP用DSP軟體/固件來設置。在同時使用多個脈衝密度調製器PDM時，所有的PDM可以被分成若干組。每組PDM可以單獨使能，這些組均由PDM時鐘使能信號控制。每次脈衝密度調製器PDM收到DSP的復位信號時進行復位，被初始化為高阻態。
文檔編號H03M1/82GK102035515SQ20101055151
公開日2011年4月27日 申請日期2007年6月15日 優先權日2007年6月15日
發明者許曉斌, 許雪琦 申請人:浙江華立通信集團有限公司