具有存儲層的背柵半導體器件的製作方法
2023-04-25 12:59:31 1
專利名稱：具有存儲層的背柵半導體器件的製作方法
技術領域：
本發明一般涉及半導體器件，更具體地涉及一種具有存儲層的背 柵半導體器件及其形成方法。
背景技術：
傳統的單柵極和雙柵極完全耗盡型絕緣半導體電晶體(FDSOI) 有與減輕短溝道效應和減小無用寄生電容相關的優點。然而，當被用 作非易失性存儲器時，這些電晶體需要編程，例如熱載流子注射(HCI) 編程。由於碰撞電離，HCI編程導致空穴的產生。然而，由於在這些 FDSOI器件中的本體(body)的浮動本質，碰撞電離產生的空穴會在 這些FDSOI器件的本體中蓄積。蓄積的空穴又會產生足夠的電位進 而產生問題，例如FDSOI器件的突發擊穿(snap-back)。
因此，需要改進的完全耗盡型半導體器件及其形成方法。
通過參照附圖，可以更好地理解本發明，並且使得本發明的許多 目的、特徵、及優點對本領域技術人員來說顯而易見。
圖1是鍵合在一起形成合成晶片(resultant wafer )的兩個晶片 的一個實施方式的側^f見圖。
圖2表示鍵合晶片的一個實施方式的側視圖。
圖3表示晶片製造過程中的一個階段的一個實施方式的部分剖 面側^L圖。
圖4表示晶片製造過程中的另一階段的一個實施方式的部分剖 面側視圖。
圖5表示晶片製造過程中的另一階段的一個實施方式的部分剖面側視圖。
圖6表示晶片製造過程中的另一階段的一個實施方式的部分剖 面側視圖。
圖7表示晶片製造過程中的另一階段的一個實施方式的部分剖 面側視圖。
圖8表示晶片製造過程中的另一階段的一個實施方式的部分剖 面側視圖。
圖9表示晶片製造過程中的另一階段的一個實施方式的部分剖 面側^L圖。
圖IO表示晶片製造過程中的另一階段的一個實施方式的部分剖 面側視圖。
圖11表示晶片製造過程中的另一階段的一個實施方式的部分剖 面側視圖。
圖12表示晶片製造過程中的另一階段的一個實施方式的部分剖 面側視圖。
圖13表示晶片製造過程中的另一階段的一個實施方式的部分剖 面側視圖。
圖14表示晶片製造過程中的另一階段的一個實施方式的部分剖 面側視圖。
圖15表示晶片製造過程中的另一階段的一個實施方式的部分剖 面側3見圖。
熟練技術人員理解附圖中的元件是為了簡單和清楚而被例示的， 未必是按比例畫出的。例如，附圖中的某些元件的尺寸相對於其他元 件被誇大，以有助於更好地理解本發明的實施方式。
具體實施例方式
以下詳細描述用來實施本發明的實施方式。該描述意在示例性地 說明本發明，不應理解為是限制性的。
提供一背柵非易失性存儲器(NVM)，其溝道能夠用於接觸以克服與SOI (絕緣體上半導體)襯底中的與VNM有關的電荷蓄積的 典型問題。有一襯底支撐該柵極。在所述柵極上形成存儲層，該存儲 層可以是包封在絕緣層裡的納米晶體，也可以是另一種類型，例如氮 化物。在所述存儲層上形成溝道。在所述溝道上形成可以很方便地接 觸的傳導區。這為在編程時產生的少數載流子提供了逃逸通道，由此 可以避免在溝道裡或其附近產生電荷蓄積。這可以通過下述方法來實 現，該方法包括鍵合兩個晶片，切除一個晶片的大部分，在切除後 形成傳導區，並且從所述溝道側向外延生長源極/漏極，同時用側壁 隔離部分把傳導區與這種生長相分離。
圖l展示了晶片101和103的側視圖，所述晶片101和103鍵合 在一起以形成結合晶片(圖2中的201)，例如，從它可以形成非易 失性存儲器。晶片101包括柵極材料層109、存儲層107和半導體襯 底105。例如，襯底105由單晶矽形成，但在其他實施方式中，也可 以由其他類型的半導體材料例如碳化矽、矽鍺、鍺、III-V族半導體 材料、II-VI族半導體材料以及包含多層不同半導體材料的它們的組 合形成。在一些實施方式中，襯底105的半導體材料可以被應變處理。 存儲層107可以是薄膜存儲層，也可以是堆疊層，可以由任何合適的
材料例如氮化物或納米晶體形成。可以使用納米晶體，例如金屬納米 晶體、半導體(例如，矽、鍺、砷化鎵)納米晶體、或其組合。存儲
層107可以通過化學汽相沉積法、濺射法或其他合適的沉積法形成。
仍參照圖1，例如，層109包括摻雜多晶矽，但也可以由其他材 料例如，非晶態矽、鵠、矽化鴒、鍺、非晶態鍺、鈦、氮化鈦、矽化 鈦、氮化矽鈦、鉭、矽化鉭、氮化矽鉭、其他矽化物材料、其他金屬 或包含多層不同半導體材料的它們的組合形成。在層109上可以形成 (例如，生長或沉積)絕緣體111。 一個實施方式中，絕緣體lll包 括氧化矽，但也可以包括其他材料例如，PSG、 FSG、氮化矽、和/ 或包括高熱導電介質材料的其他類型的電介質。
晶片103可以包括襯底105 (例如，珪)，在該襯底105上形成 有絕緣體113。 一個實施方式中，絕緣體113的材料與絕緣體111的材料相同。例如，晶片103包括位於絕緣體113中間的金屬層(未示 出)。該金屬層可以在由結合晶片201形成的模擬器件中被用於降低 噪音。
晶片101被反轉以便沿圖l所示的方向被鍵合到晶片103上。一 個實施方式中，用鍵合材料把絕緣體111鍵合到絕緣體113上。其他 實施方式中，可以用其他鍵合技術把晶片101鍵合到晶片103上。例 如， 一個實施方式中，可以通過靜電鍵合然後經過熱鍵合或壓力鍵合 把晶片101鍵合到晶片103上。
一些實施方式中，晶片101不包括絕緣體111，其中層109鍵合 到絕緣體113上。其他實施方式中，晶片103不包括絕緣體113，其 中絕緣體111鍵合到襯底115上。
晶片101可以包括應力層106,該應力層106通過向村底105注 入摻雜劑(例如H+)形成。 一些實施方式中，在存儲層107形成之 前注入摻雜劑，而其他實施方式中，可在其他時間包括層109形成之 前存儲層107形成之後，或絕緣體101形成之前層109形成之後，或 絕緣體lll形成之後，注入摻雜劑。其他實施方式中，用於形成應力 層106的摻雜劑可以在晶片103鍵合到晶片101上後注入。
圖2示出了晶片103和101鍵合在一起後的結合晶片201的側視 圖。圖2中的側視圖還示出了除去例如切除襯底105的頂部後的晶片 201。例如，在應力層106處通過分開襯底105來執行切除。層203 是襯底105切除後留下的部分。通過切除形成所述層的優點是允許從 相對純淨的晶體結構形成溝道區，該晶體結構面向在電介質上生長或 沉積的半導體層。
圖3示出了晶片201的部分剖面側視圖。絕緣體113和襯底115 未在圖3 (或隨後的附圖)中示出。在切除襯底105以形成層203之 後，在層203上方形成氧化層303。層303可以比層203厚。接著， 如圖4所示，在氧化層303的中部被構圖並被蝕刻掉後，可以在氧化 層303的上方沉積用來形成傳導區401的多晶砝層。因此，多晶矽層 直接沉積在電晶體溝道上。該多晶矽層可以被原位摻雜或注入摻雜。可以根據被製造的器件的類型使用合適的摻雜材料。傳導區401可以 用作阱接觸區。如果需要，可以執行合適的預清潔以除去任何界面氧 化層。傳導區401可以除去少數載流子，例如來自從晶片201形成的 電晶體的溝道區203的空穴。
接著，如圖5所示，形成傳導區401的多晶矽層可以通過例如化 學機械拋光被平整化。而且，形成傳導區401的多晶矽層的頂部的一 部分可以被蝕刻，在傳導區401的頂部形成氮化物覆蓋層(nitride cap ) 501。 一個實施方式中，氮化物覆蓋層501應該至少和層203 —樣厚， 使得氮化物覆蓋層501在參照圖7描述的注入過程中可以用作注入掩 模。這將保證層401的摻雜在注入過程中不會改變。現在參照圖6， 在切除氧化層303後可以形成襯裡601，例如氧化物襯裡。
接著，如圖7所示，執行兩次注入701。首先，在部分707/709 中執行無定形化注入。例如，鍺被用於執行無定形化注入。其次，在 部分703/705執行源極/漏極注入以形成源極/漏極擴展區。合適的 n型或p型摻雜劑可以用作這一步驟的一部分。傳導區401下面的區 域(203)可以用作溝道區。現在參照圖8 ,可以在傳導區401 (由襯 裡601打底的)的側壁部分上形成間隔部分801。間隔部分801可以 由多層介電材料形成。在隨後的處理中，間隔部分801可以保護部分 703/705的特定部分。接著，部分703/705的暴露部分可以被蝕刻掉。
接著，如圖9所示，可以形成第二間隔部分卯l以保護部分 703/705的側壁。而且，由無定形化部分注入形成的部分707/709可以 被蝕刻掉。現在參照圖10，可以在晶片201上沉積氧化物層1001。 接著，如圖11所示，氧化物層1001的被選擇部分被蝕刻掉。氧化物 層1001的被選擇部分的蝕刻也可能導致襯裡601的部分蝕刻。圖12 示出了在溝道區(包括部分203)的暴露的側壁上外延生長結構1201 和1203後的晶片201的部分剖面側視圖。
現在參照圖13,可以沉積非晶態矽層1301/1303。非晶態矽層 1301/1303可以被化學機械拋光和背蝕刻。接著，如圖14所示，可 以在晶片201的被選擇部分的頂部形成光刻膠層1401,可以進行源極/漏極注入1403而形成摻雜的源極區/漏極區1405和1411。接著， 如圖15所示，可以在剝去氮化物覆蓋層501後形成珪化物1501、 1503 和1505。可以在傳導區401的上方形成柵極矽化物1503。例如，可 以用矽化物注入(例如，鈷或鎳)然後經過熱處理形成矽化物。作為 替代方式，可以通過在晶片的上方沉積金屬層並使該金屬與下面的材 料反應來形成矽化物。
例如，在晶片201上形成的半導體器件可以用作非易失性存儲 器。該非易失性存儲器可以包括由半導體器件形成的單元，其可以採 用熱栽流子注射等技術被編程。例如，採用HCI，通過向柵極109施 加正偏壓，向漏極區1411施加正電壓，把源極區1405接地，向傳導 區401施加負電壓或把傳導區401接地，可以在存儲層107中每單元 存儲1比特。由於碰撞電離，HCI編程可能導致少數熱載流子例如 空穴的產生。傳導區401可為空穴提供逃逸通道，從而避免空穴在溝 道區203蓄積。
在前面的說明書中，通過參照具體實施方式
描述了本發明，但本 領域技術人員會明白可以在不偏離所附權利要求限定的本發明範圍 的情況下作出各種修改和變化。因此，說明書和附圖被視為示例性的 而不是限制性的，並且所有的這些修改都應包括在本發明的範圍內。
以上對於具體實施例，描述了其好處、其他優點以及解決問題的 方案，但是可能會使任何好處、優點或方案發生或變得更顯著的這些 好處、優點、解決問題的方案以及任何元件都不能理解成某個或所有 權利要求的關鍵的、需要的或必要的技術特徵或要素。如在此使用的 術語"包含"、"含有"或其任何其他變型意在覆蓋非排除性的包含，所 以包含一系列要素的工藝、方法、製品或裝置不僅包括這些要素而且 還可以包括其他雖未明確列出但對於所述工藝、方法、製品或裝置是 固有的要素。
權利要求
1、一種製造半導體器件的方法，包括以下步驟提供第一晶片；提供具有第一側面和第二側面的第二晶片，該第二晶片包括半導體結構、存儲層、和柵極材料層，所述存儲層位於所述半導體結構和所述柵極材料層之間，所述存儲層比半導體結構更接近第二晶片的第一側面把所述第二晶片的第一側面和所述第一晶片鍵合；鍵合後，除去所述半導體結構的第一部分，留下一層半導體結構；以及形成具有溝道區的電晶體，其中至少該溝道區的一部分從所述一層半導體結構形成。
2、 權利要求l的方法，其特徵在於形成所述電晶體的步驟還 包括形成鄰接所述溝道區的傳導區以用作阱接觸區。
3、 權利要求2的方法，其中形成所述傳導區的步驟包括 在所述溝道區上形成犧牲層； 對所述犧牲層構圖以形成到所述溝道區的開口； 沉積摻雜半導體材料以填充所述開口； 除去所述開口四周的所述摻雜半導體材料；以及除去所述犧牲層以留下所述傳導區。
4、 權利要求3的方法，其中，形成所述電晶體的步驟還包括外 延生長鄰接所述溝道區的半導體區，以用作所述電晶體的源極/漏 極。
5、 權利要求4的方法，其中，形成所述電晶體的步驟還包括把 所述柵極材料的鄰接所述溝道區的區域轉變成非晶態區域，並蝕刻該 非晶態區域以留下所述電晶體的柵極。
6、 權利要求5的方法，其中所述使柵極材料區域轉變的步驟還 包括向所述柵極材料的鄰接所述溝道區的區域注入。
7、 一種半導體器件結構，包含 襯底；所述襯底上方的柵極； 所述柵極上方的存儲層； 所述存儲層上方的溝道區； 側向鄰接所述溝道區的源極區/漏極區；以及 所述溝道區上方且與所述溝道區直接接觸並覆蓋所述溝道區的 傳導區。
8、 權利要求7的半導體器件，其中所述存儲層包含納米晶體。
9、 權利要求7的半導體體器件，還包括側向鄰接所述傳導區的 側壁間隔部分。
10、 權利要求7的半導體器件，其中所述傳導區包含用於阱接觸 區的裝置。
11、 權利要求7的半導體器件，其中所述傳導區包含多晶矽且所 述溝道區包含單晶矽。
12、 權利要求7的半導體器件，還包括所述柵極以及所述源極/ 漏極上的矽化物層。
13、 權利要求7的半導體器件，其中源極區/漏極區包含鄰接所 述溝道的單晶區和鄰接該單晶區的多晶矽區。
14、 一種非易失性存儲器，包含 襯底；所述襯底上的控制柵極； 所述控制柵極上的存儲層； 所述存儲層上的單晶溝道區；以及從所述溝道區向上延伸的傳導區，用於從所述溝道除去少數載流子。
15、 權利要求14的非易失性存儲器，其特徵在於所述傳導區是 多晶的。
16、 權利要求14的非易失性存儲器，其中所述控制柵極包含多晶矽。
17、 權利要求14的非易失性存儲器，其中所述存儲層包含納米晶體。
18、 權利要求14的非易失性存儲器，還包括 所述溝道的第一側面上的漏極；以及所述溝道的第二側面上的源極，其中所述源極和漏極是單晶態的 且鄰接所述溝道。
19、 權利要求14的非易失性存儲器，還包括 源極的一部分上的第一矽化物層，漏極的一部分上的第二矽化物層，以及傳導區的一部分上的第三矽化物層。
20、 權利要求14的非易失性存儲器，還包括鄰接所述傳導區的 側面的側壁間隔部分。
全文摘要
提供第一晶片(103)和提供具有第一側面和第二側面的第二晶片(101)，其中第二晶片包括半導體襯底(105)、存儲層(107)和柵極材料層(105)；存儲層(107)位於半導體結構(105)和柵極材料層(105)之間；存儲層(107)比半導體結構(105)更接近第二晶片(101)的第一側面。所述方法還包括把第二晶片(101)的第一側面和第一晶片(103)鍵合。所述方法還包括鍵合後，除去所述半導體結構(105)的第一部分，留下一層半導體結構(105)。所述方法還包括形成具有溝道區(203)的電晶體，其中至少該溝道區(203)的一部分從所述一層半導體結構形成。
文檔編號H01L21/30GK101416281SQ200680046879
公開日2009年4月22日 申請日期2006年11月8日 優先權日2005年12月14日
發明者C·T·斯威夫特, G·L·辛達洛裡, M·A·薩德, T·B·道 申請人:飛思卡爾半導體公司