低成本高可靠性的高速網絡通訊晶片測試方法與電路的製作方法

2023-05-11 07:59:16 2

低成本高可靠性的高速網絡通訊晶片測試方法與電路的製作方法
【專利摘要】本發明涉及一種低成本高可靠性的高速網絡通訊晶片測試方法與電路，本發明由數據包有效載荷生成電路生成所需的發送有效載荷數據，數據包檢測電路對接收數據包進行數據包包頭及數據包包尾檢測，第二循環冗餘校驗碼生成電路生成第二CRC校驗碼，比較電路對第二CRC校驗碼與預設CRC碼比較，通過接收數據包CRC錯誤計數器對比較的結果進行計數，通過讀取發送數據計數器、發送數據包字節數計數器、接收數據包計數器、接收數據包字節數計數器及接收數據包CRC錯誤計數器內的計數值判斷測試結果，操作方便，提高測試效率及精度，可以不依賴於專業儀器和其他任何測試裝置而對高速網絡通訊晶片進行測試，降低測試成本，提高測試效率，安全可靠。
【專利說明】低成本高可靠性的高速網絡通訊晶片測試方法與電路
【技術領域】
[0001]本發明涉及一種測試方法與測試電路，尤其是一種低成本高可靠性的高速網絡通訊晶片測試方法與電路，屬於高速網絡通訊晶片測試的【技術領域】。
【背景技術】
[0002]高速網絡通訊晶片檢測的最重要部分就是檢測數據包在晶片內傳遞的正確性，例如有無數據包的丟失，有無數據內容的變化。傳統的測試方法是在晶片外部，在PCB板上製作產生和接收數據包的測試電路，將產生的數據送入待測晶片中，並檢測從待測晶片中環回出來的數據。或者依賴於專業測試儀器廠商提供的測試設備向晶片內部發送數據，接收並檢測由晶片環回出來數據。這種方法的風險就在於，一旦晶片在I/O或者其他某些邏輯上出現問題，而導致外部的測試數據根本無法進入晶片內部，或者晶片內部發送出的數據無法送到晶片外部。這樣也就無法得知晶片內部邏輯的實際工作情況，造成晶片無法測試而浪費資源。
[0003]而且隨著網絡通訊類晶片的數據傳輸速率向IOGbps及至IOOGbps不斷提高，專業的高速晶片測試設備變得極為昂貴而難以負擔。如果沒有測試設備，而需要在晶片外部單獨設計測試裝置，對如此高速(大於IOGbps)的裝置而言，設計難度極大。
[0004]目前常見的CRC (Cyclic Redundancy Check)檢測方法只對接收到的數據包的有效載荷進行CRC計算，將計算得出的CRC值與接收到的，跟在數據包有效載荷後的CRC值進行比較，從而判斷所接收數據包的對錯，但這種檢測方法無法檢測出數據包有效載荷後有無多『0』或者少『0』的情況發生，從而影響數據包檢測的正確性。為了避免這種情況，有些CRC檢測方法會在數據包的有效載荷中再附加一些特定的信息，除了檢查數據包末尾的CRC外，還檢測數據包有效載荷中的附加信息來確定數據包的正確性。但此種方法提高了檢測的複雜度，也增加了額外的計算開銷，影響檢測效率。

【發明內容】

[0005]本發明的目的是克服現有技術中存在的不足，提供一種低成本高可靠性的高速網絡通訊晶片測試方法與電路，其結構緊湊，操作方便，提高測試效率及精度，成本低，適應範圍廣，安全可靠。
[0006]按照本發明提供的技術方案，一種低成本高可靠性的高速網絡通訊晶片測試方法，所述高速網絡通訊晶片測試方法包括如下步驟:
[0007]a、對發送數據包計數器、發送數據包字節計數器、接收數據包計數器、接收數據包字節數計數器及接收數據包CRC錯誤計數器進行清零，並通過控制電路設置數據包有效載荷生成電路所需的有效載荷初始值；
[0008]b、控制電路控制數據包有效載荷生成電路根據有效載荷初始值生成所需的發送有效載荷數據，數據包有效載荷生成電路將生成的發送有效載荷數據傳輸到數據包生成電路內；[0009]C、數據包生成電路將發送有效載荷數據傳輸到第一循環冗餘校驗碼生成電路內，以使得第一循環冗餘校驗碼生成電路根據有效載荷數據生成所需的第一 CRC校驗碼；數據包生成電路將第一 CRC校驗碼及發送有效載荷數據封裝成符合高速網絡通訊晶片通信規範的測試數據包，並將測試數據包發送到高速網絡通訊晶片內，且數據包生成電路將測試數據包內包含的數據包數量以及字節數量分別存儲至發送數據包計數器及發送數據包字節計數器內；
[0010]d、數據包檢測電路接收經過高速網絡通訊晶片環回的接收數據包，控制電路控制數據包檢測電路對接收數據包的檢測，數據包檢測電路將接收數據包內包含的接收有效載荷數據包數量及接收有效載荷字節數量分別存儲至接收數據包計數器及接收數據包字節數計數器內；
[0011]e、控制電路控制第二循環冗餘校驗碼生成電路根據數據包檢測電路檢測接收數據包內的接收有效載荷數據生成第二 CRC校驗碼，第二循環冗餘校驗碼生成電路將生成的第二 CRC校驗碼傳輸至比較電路內；
[0012]f、比較電路將第二 CRC校驗碼與所述比較電路內的預設CRC冗餘校驗碼進行比較，當第二 CRC校驗碼與預設CRC冗餘校驗碼不匹配時，比較電路驅動接收數據包CRC錯誤計數器對錯誤碼的個數進行計數；
[0013]g、通過對發送數據包計數器內的計數值與接收數據包計數器內的計數值、發送數據包字節計數器內的計數值與接收數據包字節數計數器內的計數值分別進行比較，並根據接收數據包CRC錯誤計數器的計數值判斷並輸出測試結果。
[0014]所述第二循環冗餘校驗碼生成電路內CRC生成多項式與第一循環冗餘校驗碼生成電路內CRC生成多項式相同。
[0015]所述第一循環冗餘校驗碼生成電路及第二循環冗餘校驗碼生成電路內的CRC生成多項式通過控制電路進行設定。
[0016]所述步驟g中，當發送數據包計數器內的計數值與接收數據包計數器內的計數值對應一致、發送數據包字節計數器內的計數值與接收數據包字節數計數器內的計數值對應一致，且接收數據包CRC錯誤計數器內的計數值為零時，判斷並輸出數據傳輸一致信息，否則，判斷並輸出數據傳輸錯誤信息。
[0017]所述控制電路控制數據包有效載荷生成電路根據有效載荷初始值進行邏輯運算生成所需的發送有效載荷數據，所述數據包有效載荷生成電路對有效載荷初始值進行的邏輯運算包括所有字節相同、每字節累加、每字節累減、每字節取反、左移一個比特、右移一個比特或並行PRBS-31序列。
[0018]所述第一循環冗餘校驗碼生成電路根據發送有效載荷數據計算得到初始CRC校驗碼，第一循環冗餘校驗碼生成電路對初始CRC校驗碼進行按位逆序並再逆序後全部取反，以得到所需的第一 CRC校驗碼。
[0019]所述數據包生成電路對第一 CRC校驗碼及發送有效載荷數據的封裝包括添加所需的數據包包頭及數據包包尾，將第一 CRC校驗碼附在發送有效載荷數據內，數據包包頭插在發送有效載荷數據包之前，數據包包尾添加在第一 CRC校驗碼後以形成測試數據包。
[0020]所述數據包檢測電路對接收數據包的檢測包括對接收數據包內的數據包包頭及數據包包尾的檢測，數據包檢測電路將檢測的數據包包頭及數據包包尾去除，以得到接收數據包內的接收有效載荷數據。
[0021]一種低成本高可靠性的高速網絡通信晶片測試電路，包括
[0022]數據包有效載荷生成電路，與控制電路及數據包生成電路連接，接收控制電路設置的有效載荷初始值，並根據控制電路的數據類型信息及有效載荷初始值向數據包生成電路內傳輸發送有效載荷數據；
[0023]數據包生成電路，與控制電路、發送數據包計數器、發送數據包字節計數器、第一循環冗餘校驗碼生成電路及數據包有效載荷生成電路連接；接收數據包有效載荷生成電路傳輸的發送有效載荷數據，並將所述發送有效載荷數據傳輸至第一循環冗餘校驗碼生成電路內，以使得第一循環冗餘校驗碼生成電路生成第一 CRC校驗碼，控制電路控制數據包生成電路將第一 CRC校驗碼及發送有效載荷數據封裝成所需的測試數據包，數據包生成電路將測試數據包內包含的數據包數量以及字節數量分別存儲至發送數據包計數器及發送數據包字節計數器內；
[0024]數據包檢測電路，與控制電路、第二循環冗餘校驗碼生成電路、接收數據包計數器及接收數據包字節計數器連接；根據控制電路的接收數據檢測信號對接收數據包進行檢測，將檢測後接收數據包內的接收有效載荷數據傳輸至第二循環冗餘校驗碼生成電路內，並將接收數據包內包含的接收有效載荷數據包數量及有效載荷字節數量分別存儲至接收數據包計數器及接收數據包字節數計數器內；
[0025]第二循環冗餘校驗碼生成電路，與數據包檢測電路及比較電路連接，根據控制電路內設置的CRC生成多項式對接收數據包內的有效載荷數據包生成第二 CRC校驗碼，並將所述第二 CRC校驗碼傳輸至比較電路內；
[0026]比較電路，與第二循環冗餘校驗碼生成電路及接收數據包CRC錯誤計數器連接，將第二循環冗餘校驗碼生成電路傳輸的第二 CRC校驗碼與比較電路內預設CRC冗餘校驗碼比較，當第二 CRC校驗碼與預設CRC冗餘校驗碼不匹配時，比較電路驅動接收數據包CRC錯誤計數器對錯誤碼的個數進行計數。
[0027]當發送數據包計數器內的計數值與接收數據包計數器內的計數值對應一致、發送數據包字節計數器內的計數值與接收數據包字節數計數器內的計數值對應一致，且接收數據包CRC錯誤計數器內的計數值為零時，判斷並輸出數據傳輸一致信息，否則，判斷並輸出數據傳輸錯誤信息。
[0028]所述數據包有效載荷生成電路包括用於接收有效載荷初始值並對所述有效載荷初始值進行邏輯運行的載荷生成寄存器，所述載荷生成寄存器的輸出端與第一選擇器的輸入端連接，第一選擇器根據控制電路輸出的數據類型信息選擇載荷生成寄存器的輸出，以得到發送有效載荷數據。
[0029]所述載荷生成寄存器對有效載荷初始值進行的邏輯運算包括所有字節相同、每字節累加、每字節累減、每字節取反、左移一個比特、右移一個比特或並行PRBS-31序列。
[0030]所述數據包生成電路包括用於接收並統計發送有效載荷數據的有效載荷字節數寄存器及數據包數量寄存器；有效載荷字節數寄存器及數據包數量寄存器對發送有效載荷數據統計後將發送有效載荷數據傳輸至第一循環冗餘校驗碼生成電路；數據包生成電路內的插入數據包包頭運算電路將數據包包頭插在發送有效載荷數據之前，數據包生成電路內的插入數據包包尾運算電路將數據包包尾插在第一 CRC校驗碼之後，以將發送有效載荷數據及第一 CRC校驗碼封裝得到符合高速網絡通訊晶片通信規範的測試數據包。
[0031]所述控制電路內包括第一初始值寄存器、第二初始值寄存器、數據產生類型寄存器、隨機數量數據包及字節數寄存器、空閒字節數寄存器、固定數量產生寄存器、插入數據包包頭寄存器、插入數據包包尾寄存器、第一生成多項式寄存器、檢測並去除數據包包頭寄存器、檢測並去除數據包包尾寄存器及第二生成多項式寄存器；
[0032]第一初始值寄存器、第二初始值寄存器及數據產生類型寄存器與數據包有效載荷生成電路連接，通過第一初始值寄存器及第二初始值寄存器設置有效載荷初始值，通過數據產生類型寄存器確定根據有效載荷初始值生成的發送有效載荷數據；
[0033]隨機數量數據包及字節數寄存器、空閒字節數寄存器、固定數量產生寄存器、插入數據包包頭寄存器及插入數據包包尾寄存器與數據包生成電路連接；
[0034]第一生成多項式寄存器與第一循環冗餘校驗碼生成電路連接，第二生成多項式寄存器與第二循環冗餘校驗碼生成電路連接，第一生成多項式寄存器及第二生成多項式寄存器內設置相同的CRC生成多項式；
[0035]檢測並去除數據包包頭寄存器及檢測並去除數據包包尾寄存器與數據包檢測電路連接。
[0036]本發明的優點:由數據包有效載荷生成電路生成所需的發送有效載荷數據，數據包生成電路對有效載荷數據及第一 CRC校驗碼封裝得到測試數據包，數據包檢測電路對接收數據包進行數據包包頭及數據包包尾檢測，第二循環冗餘校驗碼生成電路根據去除數據包包頭及數據包包尾的接收有效載荷數據生成第二 CRC校驗碼，比較電路對第二 CRC校驗碼與預設CRC碼比較，通過接收數據包CRC錯誤計數器對比較的結果進行計數，通過讀取發送數據計數器、發送數據包字節數計數器、接收數據包計數器、接收數據包字節數計數器及接收數據包CRC錯誤計數器內的計數值判斷測試結果，操作方便，提高測試效率及精度，可以不依賴於專業儀器和其他任何測試裝置而對高速網絡通訊晶片進行測試，降低測試成本，提高測試效率，適應範圍廣，安全可靠。
【專利附圖】

【附圖說明】
[0037]圖1為本發明的結構框圖。
[0038]圖2為本發明數據包有效載荷生成電路的結構框圖。
[0039]圖3為本發明數據包生成電路的連接圖。
[0040]圖4為本發明控制電路的結構框圖。
[0041]圖5為本發明測試數據包的格式示意圖。
[0042]圖6為本發明第一循環冗餘校驗碼生成電路及第二循環冗餘校驗碼生成電路的示意圖。
[0043]圖7為本發明的測試電路在高速網絡通訊晶片內的布局及位置示意圖。
[0044]圖8為本發明進行測試時的一種實施示意圖。
[0045]圖9為本發明進行測試時的另一種實施示意圖。
[0046]附圖標記說明:100-控制電路、101-數據包生成電路、102-發送數據包計數器、103-發送數據包字節計數器、104-數據包有效載荷生成電路、105-第一循環冗餘校驗碼生成電路、106-數據包檢測電路、107-第二循環冗餘校驗碼生成電路、108-接收數據包字節數計數器、109-比較電路、110-接收數據包CRC錯誤計數器、111-載荷生成寄存器、112-選擇器、113-有效載荷字節數寄存器、114-數據包數量寄存器、115-插入數據包包頭運算電路、116-插入數據包包尾運算電路、117-第一初始值寄存器、118-第二初始值寄存器、119-數據產生類型寄存器、120-隨機數量數據包及字節數寄存器、121-空閒字節數寄存器、122-固定數量產生寄存器、123-插入數據包包頭寄存器、124-插入數據包包尾寄存器、125-第一生成多項式寄存器、126-檢測並去除數據包包頭寄存器、127-檢測並去除數據包包尾寄存器、128-第二生成多項式寄存器、129-CRC生成器、130-第一 CRC計算電路、131-第二 CRC計算電路、132-第三CRC計算電路及132-第四CRC計算電路與134-接收數據包計數器。
【具體實施方式】
[0047]下面結合具體附圖和實施例對本發明作進一步說明。
[0048]為了能夠實現對高速網絡通訊晶片進行低成本高可靠性的測試，本發明所述高速網絡通訊晶片測試方法包括如下步驟:
[0049]a、對發送數據包計數器102、發送數據包字節計數器103、接收數據包計數器134、接收數據包字節數計數器108及接收數據包CRC錯誤計數器110進行清零，並通過控制電路100設置數據包有效載荷生成電路104所需的有效載荷初始值；
[0050]本發明實施例中，控制電路100產生清零信號，以對發送數據包計數器102、發送數據包字節計數器103、接收數據包計數器134、接收數據包字節數計數器108及接收數據包CRC錯誤計數器110進行清零，對上述計數器進行清零後便於後續的計數。
[0051]b、控制電路100控制數據包有效載荷生成電路104根據有效載荷初始值生成所需的發送有效載荷數據，數據包有效載荷生成電路104將生成的發送有效載荷數據傳輸到數據包生成電路101內；
[0052]所述控制電路100控制數據包有效載荷生成電路104根據有效載荷初始值進行邏輯運算生成所需的發送有效載荷數據，所述數據包有效載荷生成電路104對有效載荷初始值進行的邏輯運算包括所有字節相同、每字節累加、每字節累減、每字節取反、左移一個比特、右移一個比特或並行PRBS-31序列。
[0053]C、數據包生成電路101將發送有效載荷數據傳輸到第一循環冗餘校驗碼生成電路105內，以使得第一循環冗餘校驗碼生成電路105根據有效載荷數據生成所需的第一 CRC校驗碼；數據包生成電路101將第一 CRC校驗碼及發送有效載荷數據封裝成符合高速網絡通訊晶片通信規範的測試數據包，並將測試數據包發送到高速網絡通訊晶片內，且數據包生成電路101將測試數據包內包含的數據包數量以及字節數量分別存儲至發送數據包計數器102及發送數據包字節計數器103內；
[0054]所述第一循環冗餘校驗碼生成電路105根據發送有效載荷數據計算得到初始CRC校驗碼，第一循環冗餘校驗碼生成電路105對初始CRC校驗碼進行按位逆序並再逆序後全部取反，以得到所需的第一 CRC校驗碼。本發明實施例中，第一循環冗餘校驗碼生成電路105根據發送有效載荷數據生成初始CRC校驗碼為本【技術領域】常規的技術手段，此處不再贅述。將初始CRC校驗碼進行按位逆序並將逆序後的碼值全部取反得到第一 CRC校驗碼，是為了確保下述第二 CRC校驗碼與預設CRC間對比可靠性。[0055]所述數據包生成電路101對第一 CRC校驗碼及發送有效載荷數據的封裝包括添加所需的數據包包頭及數據包包尾，將第一 CRC校驗碼附在發送有效載荷數據內，數據包包頭插在發送有效載荷數據包之前，數據包包尾添加在第一 CRC校驗碼後以形成測試數據包。數據包生成電路101添加的數據包包頭及數據包包尾可以通過控制電路100進行設置。
[0056]d、數據包檢測電路106接收經過高速網絡通訊晶片環回的接收數據包，控制電路100控制數據包檢測電路106對接收數據包的檢測，數據包檢測電路106將接收數據包內包含的接收有效載荷數據包數量及接收有效載荷字節數量分別存儲至接收數據包計數器134及接收數據包字節數計數器108內；
[0057]所述數據包檢測電路106對接收數據包的檢測包括對接收數據包內的數據包包頭及數據包包尾的檢測，數據包檢測電路106將檢測的數據包包頭及數據包包尾去除，以得到接收數據包內的接收有效載荷數據。數據包檢測電路106檢測數據包包頭及數據包包尾，以及去除上述數據包包頭及數據包包尾的設置可以在控制電路100內設置。
[0058]e、控制電路100控制第二循環冗餘校驗碼生成電路107根據數據包檢測電路106檢測接收數據包內的接收有效載荷數據生成第二 CRC校驗碼，第二循環冗餘校驗碼生成電路107將生成的第二 CRC校驗碼傳輸至比較電路109內；
[0059]所述第二循環冗餘校驗碼生成電路107內CRC生成多項式與第一循環冗餘校驗碼生成電路105內CRC生成多項式相同，所述CRC生成多項式可以根據需要任意設定。所述第一循環冗餘校驗碼生成電路105及第二循環冗餘校驗碼生成電路107內的CRC生成多項式通過控制電路100進行設定。
[0060]f、比較電路109將第二 CRC校驗碼與所述比較電路109內的預設CRC冗餘校驗碼進行比較，當第二 CRC校驗碼與預設CRC冗餘校驗碼不匹配時，比較電路109驅動接收數據包CRC錯誤計數器110對錯誤碼的個數進行計數；
[0061]本發明實施例中，比較電路109採用本【技術領域】常用的電路結構，比較電路109內的預設CRC冗餘校驗碼可以根據對第一循環冗餘校驗碼生成電路105、第二循環冗餘校驗碼生成電路107內的CRC多項式進行確定。第二 CRC校驗碼與預設CRC冗餘校驗碼間的匹配是指第二 CRC校驗碼與預設CRC冗餘校驗碼完全相同。
[0062]g、通過對發送數據包計數器102內的計數值與接收數據包計數器134內的計數值、發送數據包字節計數器103內的計數值與接收數據包字節數計數器108內的計數值分別進行比較，並根據接收數據包CRC錯誤計數器110的計數值判斷並輸出測試結果。
[0063]具體地，測試結束後，當發送數據包計數器102內的計數值與接收數據包計數器134內的計數值對應一致、發送數據包字節計數器103內的計數值與接收數據包字節數計數器108內的計數值對應一致，且接收數據包CRC錯誤計數器110內的計數值為零時，判斷並輸出數據傳輸一致信息，否則，判斷並輸出數據傳輸錯誤信息。
[0064]如圖1所示:為了能實現上述測試方法，一種低成本高可靠性的高速網絡通信晶片測試電路，包括
[0065]數據包有效載荷生成電路104，與控制電路100及數據包生成電路101連接，接收控制電路100設置的有效載荷初始值，並根據控制電路100的數據類型信息及有效載荷初始值向數據包生成電路101內傳輸發送有效載荷數據；
[0066]數據包生成電路101，與控制電路100、發送數據包計數器102、發送數據包字節計數器103、第一循環冗餘校驗碼生成電路105及數據包有效載荷生成電路104連接；接收數據包有效載荷生成電路104傳輸的發送有效載荷數據，並將所述發送有效載荷數據傳輸至第一循環冗餘校驗碼生成電路105內，以使得第一循環冗餘校驗碼生成電路105生成第一CRC校驗碼，控制電路100控制數據包生成電路101將第一 CRC校驗碼及發送有效載荷數據封裝成所需的測試數據包，數據包生成電路101將測試數據包內包含的數據包數量以及字節數量分別存儲至發送數據包計數器102及發送數據包字節計數器103內；
[0067]數據包檢測電路106，與控制電路100、第二循環冗餘校驗碼生成電路107、接收數據包計數器134及接收數據包字節計數器108連接；根據控制電路100的接收數據檢測信號對接收數據包進行檢測，將檢測後接收數據包內的接收有效載荷數據傳輸至第二循環冗餘校驗碼生成電路107內，並將接收數據包內包含的接收有效載荷數據包數量及有效載荷字節數量分別存儲至接收數據包計數器134及接收數據包字節數計數器108內；
[0068]第二循環冗餘校驗碼生成電路107，與數據包檢測電路106及比較電路109連接，根據控制電路100內設置的CRC生成多項式對接收數據包內的有效載荷數據包生成第二CRC校驗碼，並將所述第二 CRC校驗碼傳輸至比較電路109內；
[0069]比較電路109，與第二循環冗餘校驗碼生成電路107及接收數據包CRC錯誤計數器110連接，將第二循環冗餘校驗碼生成電路107傳輸的第二 CRC校驗碼與比較電路109內預設CRC冗餘校驗碼比較，當第二 CRC校驗碼與預設CRC冗餘校驗碼不匹配時，比較電路109驅動接收數據包CRC錯誤計數器110對錯誤碼的個數進行計數。
[0070]具體地，為了獲得測試的結構，需要對發送數據包計數器102內的計算值與接收數據包計數器134內的計數值是否一致進行判斷，並對發送數據包字節計數器103內的計數值與接收數據包字節數計數器108內的計數值是否一致進行判斷，同時，還要判斷接收數據包CRC錯誤計數器110內的計數值是否為零進行判斷。當發送數據包計數器102內的計數值與接收數據包計數器134內的計數值對應一致、發送數據包字節計數器103內的計數值與接收數據包字節數計數器108內的計數值對應一致，且接收數據包CRC錯誤計數器110內的計數值為零時，判斷並輸出數據傳輸一致信息，否則，判斷並輸出數據傳輸錯誤信息。即當接收數據包CRC錯誤計數器110內的計數值不為零，或發送數據包計數器102內的計數值與接收數據包計數器134內的計數值不一致，或發送數據包字節計數器103內的計數值與接收數據包字節數計數器108內的計數值不一致時，就可以判斷高速網絡通訊晶片對測試數據包的傳輸存在錯誤的結論。
[0071]如圖2所示，所述數據包有效載荷生成電路104包括用於接收有效載荷初始值並對所述有效載荷初始值進行邏輯運行的載荷生成寄存器111，所述載荷生成寄存器111的輸出端與第一選擇器112的輸入端連接，第一選擇器112根據控制電路100輸出的數據類型信息選擇載荷生成寄存器111的輸出，以得到發送有效載荷數據。
[0072]所述載荷生成寄存器111對有效載荷初始值進行的邏輯運算包括所有字節相同、每字節累加、每字節累減、每字節取反、左移一個比特、右移一個比特或並行PRBS(Pseudo-RandomBinarySequence) -31序列。載荷生成寄存器111對有效載荷的初始值進行上述邏輯運算為本【技術領域】常規的技術手段，當控制電路100向載荷生成寄存器111產生使能信號時，載荷生成寄存器111進行上述邏輯運算，通過輸入選擇器112選擇控制端的數據類型信息能夠選擇經過上述邏輯運算的運算結果，所述運算結果即為發送有效載荷數據。
[0073]如圖3所示，所述數據包生成電路101包括用於接收並統計發送有效載荷數據的有效載荷字節數寄存器113及數據包數量寄存器114 ;有效載荷字節數寄存器113及數據包數量寄存器114對發送有效載荷數據統計後將發送有效載荷數據傳輸至第一循環冗餘校驗碼生成電路105 ;數據包生成電路101內的插入數據包包頭運算電路115將數據包包頭插在發送有效載荷數據之前，數據包生成電路101內的插入數據包包尾運算電路116將數據包包尾插在第一 CRC校驗碼之後，以將發送有效載荷數據及第一 CRC校驗碼封裝得到符合高速網絡通訊晶片通信規範的測試數據包。
[0074]如圖4所述，所述控制電路100內包括第一初始值寄存器117、第二初始值寄存器118、數據產生類型寄存器119、隨機數量數據包及字節數寄存器120、空閒字節數寄存器121、固定數量產生寄存器122、插入數據包包頭寄存器123、插入數據包包尾寄存器124、第一生成多項式寄存器125、檢測並去除數據包包頭寄存器126、檢測並去除數據包包尾寄存器127及第二生成多項式寄存器128 ；
[0075]第一初始值寄存器117、第二初始值寄存器118及數據產生類型寄存器119與數據包有效載荷生成電路104連接，通過第一初始值寄存器117及第二初始值寄存器118設置有效載荷初始值，通過數據產生類型寄存器119確定根據有效載荷初始值生成的發送有效載荷數據；在上述第一初始值寄存器117及第二初始值寄存器118內設置任意初始值，以滿足測試過程中對連續多個「O」或連續多個「I」的極端測試要求。進一步地，控制電路100內還可以設置有數據包有效載荷長度寄存器及數據包有效載荷隨機長度寄存器，通過數據包有效載荷長度寄存器可以設置產生固定長度的發送有效載荷數據字節數，通過數據包有效載荷隨機長度寄存器可以設置產生隨機長度的發送有效載荷數據字節數。
[0076]隨機數量數據包及字節數寄存器120、空閒字節數寄存器121、固定數量產生寄存器122、插入數據包包頭寄存器123及插入數據包包尾寄存器124與數據包生成電路105連接；本發明實施例中，通過隨機數量數據包及字節數寄存器120能使得數據包生成電路101產生隨機數量的測試數據包，通過固定數量產生寄存器122能使得數據包生成電路101產生固定數量的測試數據包，通過空閒字節數寄存器121可以設置每個測試數據包之間的空閒字節數。通過插入數據包包頭寄存器123可以設置插入數據包包頭的具體內容，通過插入數據包包尾寄存器124可以設置插入數據包包尾的具體內容。發送有效載荷數據及第一CRC校驗碼添加數據包包頭及數據包包尾後封裝成測試數據包，如圖5所示，為對IOGbps乙太網物理層晶片進行測試為例，測試數據包必須符合IOGbps獨立於媒體的接口 XGMII(IOGigabit Media Independent Interface)的格式要求。
[0077]第一生成多項式寄存器125與第一循環冗餘校驗碼生成電路105連接，第二生成多項式寄存器128與第二循環冗餘校驗碼生成電路107連接，第一生成多項式寄存器125及第二生成多項式寄存器128內設置相同的CRC生成多項式；
[0078]檢測並去除數據包包頭寄存器126及檢測並去除數據包包尾寄存器127與數據包檢測電路106連接。通過檢測並去除數據包包頭寄存器126設置數據包檢測電路106檢測接收數據包內數據包包頭的標誌位，並在檢測後去除所述數據包包頭，通過檢測並去除數據包包尾寄存器127設置數據包檢測電路106檢測接收數據包包尾的標誌位，並在檢測後去除所述數據包包尾。[0079]本發明實施例中，第一循環冗餘校驗碼生成電路105生成的CRC多項式與第二循環冗餘校驗碼生成第二循環冗餘校驗碼生成電路107生成的第二 CRC校驗碼與比較電路109內的預設CRC冗餘校驗碼比較以作為測試比較的依據，具體地，循環冗餘檢驗將要發送的數據比特序列當作一個信息多項式U(X)的係數，發送時去除以約定的生成多項式g(x)，得到一個餘數多項式V(X)，餘數多項式經過處理加到信息多項式之後發送到接收端，接收端同樣用g(x)去除接收到的接收多項式，然後把計算結果與由生成多項式g(X)決定的固定序列比較，來檢測傳輸是否出現錯誤。設定g(X)是r階生成多項式。
[0080]發送端無差錯傳輸為:(U(X)X1^v(X))Iiiodg(X)=Otj接收端接收的餘數多項式F(T)是經過V(X)對I取反處理，則接收端接收到完整的多項式為:(《(X)只+?7(Χ));用多項式gO)對(《Ο? +巧>))取模得到，(w(x).v' +v(x))xrmodg(x),則接收端無差錯傳輸的檢驗和為(O^+xn+A+DdmodgOO。對於給定的生成多項式g(x)，上式是一個常數，以CRC-32為例，餘數多項式為:
[0081] χ31+χ30+χ26+χ25+χ24+χ18+χ15+χ14+χ12+χ11+χ10+χ8+χ6+χ5+χ4+χ3+χ+1，該多項式用十六進
制表示為0xC704DD7B。
[0082]本發明實施例中，以插入8位元組的數據包包頭和I字節的數據包包尾為例，設定數據包檢測電路106中要檢測的數據包包頭和數據包包尾的具體內容，要檢測的數據包包頭和數據包包尾同樣設為8位元組和I字節。
[0083]設定第一循環冗餘校驗碼電路105和第二循環冗餘校驗碼電路106的CRC-32生成多項式。本發明實施例中，CRC-32的生成多項式為g(x)=x32+x26+x23+x22+x16+x12+xn+x1Q+x8+x7+x5+x4+x2+x+1，十六進位白勺值為 0x04Cl 1DB7。
[0084]控制電路100產生數據包有效載荷生成電路104的使能信號，控制數據包有效載荷生成電路104何時開始產生有效載荷數據。控制電路100產生數據包檢測電路106的使能信號，控制數據包檢測電路106何時開始檢測接收數據包內數據包包頭。數據包有效載荷生成電路104根據第一初始值寄存器117及第二初始值寄存器118確定32-bit的初始值，根據數據產生類型寄存器119的值確定產生有效載荷數據的類型。
[0085]數據包有效載荷生成電路104產生的發送有效載荷數據分為四個通道輸出，至數據包生成電路101。第一循環冗餘校驗碼生成電路105產生四字節的第一 CRC校驗碼。
[0086]向第一循環冗餘校驗碼生成電路105內輸入的發送有效載荷數據的數量可能不是4的整數倍，存在4n(n為時鐘周期)，4n+l，4n+2，4n+3這4種情況，分布到4個通道以後，每個通道的數據數量可能不同，在計算其的CRC校驗碼時也要分為4種情況如圖6所示；其中，第一 CRC計算電路130、第二 CRC計算電路131、第三CRC計算電路132及第四CRC計算電路133分別與CRC生成器129的輸入端，CRC生成器129可以採用多路選擇器，上述CRC計算電路可以採用現有的電路結構，即第一循環冗餘校驗碼生成電路105及第二循環冗餘校驗碼生成電路107生成CRC校驗碼採用本【技術領域】常規的技術手段，具體過程及原理此處不再贅述。
[0087]發送有效載荷數據的數量為4n時，每個通道上的數據數量相等。第一循環冗餘校驗碼生成電路105根據輸入的4位元組有效載荷數據和上個時鐘周期計算得到的4位元組的CRC冗餘校驗碼重新計算出一個新的4位元組CRC冗餘校驗碼,等到下一個周期和新輸入的4位元組有效載荷數據再經過第一循環冗餘校驗碼生成電路105計算，如此循環，當所有的發送有效載荷數據都經過計算以後，得到最終的4位元組的CRC校驗碼。
[0088]發送有效載荷數據的數量為4n+l時，每個通道上的數據數量不相等，通道O會多一個字節的數據，前面4n的有效載荷數據的CRC冗餘校驗碼的計算參考上述過程，得到的4位元組的CRC冗餘校驗碼。此時，第一循環冗餘校驗碼生成電路105的數據輸入變成最後的I個字節和4n數據計算得到的CRC冗餘校驗碼，重新計算後得到最終的4位元組的CRC校驗碼。
[0089]發送有效載荷數據的數量為4n+2時，每個通道上的數據數量不相等，通道O和通道I上分別多一個字節的數據，前面4n的有效載荷數據的CRC冗餘校驗碼的計算參考上述情況，得到的4位元組的CRC冗餘校驗碼。此時，第一循環冗餘校驗碼生成電路105的數據輸入變成最後的2個字節和4n數據計算得到的CRC冗餘校驗碼，重新計算後得到最終的4位元組的CRC校驗碼。
[0090]發送有效載荷數據的數量為4n+3時，每個通道上的數據數量不相等，通道O、通道I和通道2上分別多一個字節的數據，前面4n的有效載荷數據的CRC冗餘校驗碼的計算參考上述整4n字節的情況，得到的4位元組的CRC冗餘校驗碼。此時，第一循環冗餘校驗碼生成電路105的數據輸入變成最後的3個字節和4n數據計算得到的CRC冗餘校驗碼，重新計算後得到最終的4位元組的CRC校驗碼。
[0091]第一循環冗餘校驗碼生成電路105產生的4位元組長度的冗餘校驗碼經過反轉和取反後得到第一 CRC校驗碼，將第一 CRC校驗碼加載到發送有效載荷數據之後，作為數據包的一部分參與數據包的傳輸。
[0092]4位元組的第一 CRC校驗碼加載到發送有效載荷數據後面，因此，根據發送有效載荷數據的數量也分為4種情況:4n，4n+l，4n+2，4n+3。
[0093]發送有效載荷數據的數量為4n時，4位元組的第一 CRC校驗碼從通道O到通道3依次加載一個字節。
[0094]發送有效載荷數據的數量為4n+l時，4位元組的第一 CRC校驗碼按照通道1、通道2、通道3和通道O的順序依次加載一個字節。
[0095]發送有效載荷數據的數量為4n+2時，4位元組的第一 CRC校驗碼按照通道2、通道3、通道O和通道I的順序依次加載一個字節。
[0096]發送有效載荷數據的數量為4n+3時，4位元組的第一 CRC校驗碼按照通道3、通道O、通道I和通道2的順序依次加載一個字節。
[0097]數據包生成電路101在添加數據包包尾時，存在4種情況:
[0098]發送有效載荷數據的數量為4n時，I字節的數據包包尾加載到通道O。
[0099]發送有效載荷數據的數量為4n+l時，I字節的數據包包尾加載到通道I。
[0100]發送有效載荷數據的數量為4n+2時，I字節的數據包包尾加載到通道2。
[0101]發送有效載荷數據的數量為4n+3時，I字節的數據包包尾加載到通道3。
[0102]數據包生成電路101的最終輸出通過32-bit的數據發送通道TXD[31:0]和4-bit的發送通道控制信號TXC[3:0]。TXC=O時，表示TXD上傳輸的是數據；TXC=1時，表示TXD上傳輸的是控制字符。TXC[3:0]分別對應通道3數據的TXD[31:24]、通道2的數據TXD [23:16]、通道I的數據TXD [15:8]和通道O的數據TXD [7:0]。[0103]當TXD上傳輸的是發送有效載荷數據和第一 CRC校驗碼時，對應的TXC為零；當TXD上傳輸的是加載的數據包包頭時，通道O對應的TXC [O]為I ;當TXD上傳輸的是加載的數據包包尾時，根據數據包包尾加載的位置，對應通道的TXC置I。數據包生成電路101生成的測試數據包直接輸出到線路以進入高速網絡通訊晶片內，輸出後由外部的電路環回到輸入信道，檢測接收到的數據包是否正確。
[0104]數據包生成電路101中插入的數據包包頭的值，依次分布在通道O到通道3中，在接收端，數據包檢測電路106對接收的接收數據包進行數據包包頭的檢測:在通道O到通道3中依次找到包頭的值，並且與通道O相對應的控制信號TXC [O]的值為I，此時產生數據包開始標誌位，說明數據包第一個數據開始接收。
[0105]數據包檢測電路106去除數據包包尾，由於發送端裝載的有效載荷數據數量的不同，存在4種情況。
[0106]接收數據包的接收有效載荷數據的數量為4η時，在通道O中檢測I字節數據包包尾的值，並且與通道O對應的TXC[0]的值為1，產生在通道O數據包結束標誌位。
[0107]接收有效載荷數據的數量為4n+l時，在通道I中檢測I字節數據包包尾的值，並且與通道I對應的TXC[1]的值為1，產生在通道I數據包結束標誌位。
[0108]接收有效載荷數據的數量為4n+2時，在通道2中檢測I字節數據包包尾的值，並且與通道2對應的TXC[2]的值為I，產生在通道2數據包結束標誌位。
[0109]接收有效載荷數據的數量為4n+3時，在通道3中檢測I字節數據包包尾的值，並且與通道3對應的TXC[3]的值為I，產生在通道3數據包結束標誌位。
[0110]數據包檢測電路106檢測到數據包包頭和數據包包尾時，產生一個脈衝信號，此時接收數據包計數器134內的計數值累加I。數據包檢測電路106檢測到數據包包頭和數據包包尾的具體位置時，確定接收數據包字節數計數器108的值。
[0111]接收數據包經過數據包檢測電路106去除數據包包頭和數據包包尾後的接收有效載荷數據作為第二循環冗餘校驗碼生成電路107的數據包輸入。第二循環冗餘校驗碼生成電路107輸入的接收有效載荷數據和第一循環冗餘校驗碼生成電路105產生4位元組的第一 CRC校驗碼的數量可能不是4的整數倍，存在4n，4n+l,4n+2,4n+3這4種情況，分布到4個通道以後，每個通道的數據數量可能不同，在計算其的CRC冗餘校驗碼時也要分為4種情況。
[0112]第二循環冗餘校驗碼生成電路107輸入接收有效載荷數據的數量為4n時，每個通道上的數據包數量相等。第二循環冗餘校驗碼生成電路107根據輸入的4位元組數據包和上個時鐘周期計算得到的4位元組的CRC冗餘校驗碼重新計算出一個新的4位元組CRC冗餘校驗碼，等到下一個周期和新輸入的4位元組有效載荷數據再經過第二循環冗餘校驗碼生成電路107計算，如此循環，當所有數據包都經過計算以後，得到最終的4位元組的第二 CRC校驗碼。
[0113]第二循環冗餘校驗碼生成電路107輸入接收有效載荷數據的數量為4n+l時，每個通道上的數據數量不相等，通道O會多一個字節的數據，前面4n的接收有效載荷數據的CRC冗餘校驗碼的計算參考上述情況，得到的4位元組的CRC冗餘校驗碼。此時，第二循環冗餘校驗碼生成電路107的數據輸入變成最後的I個字節和4n數據計算得到的CRC冗餘校驗碼，重新計算後得到最終的4位元組的第二 CRC校驗碼。
[0114]第二循環冗餘校驗碼生成電路107輸入接收有效載荷數據的數量為4n+2時，每個通道上的數據數量不相等，通道O和通道I會分別多一個字節的數據，前面4η的有效載荷數據的CRC冗餘校驗碼的計算參考上述情況，得到的4位元組的CRC冗餘校驗碼。此時，第二循環冗餘校驗碼生成電路107的數據輸入變成最後的2個字節和4η數據計算得到的CRC冗餘校驗碼，重新計算後得到最終的4位元組的第二 CRC校驗碼。
[0115]第二循環冗餘校驗碼生成電路107輸入接收有效載荷數據的數量為4η+3時，每個通道上的數據數量不相等，通道O、通道I和通道2會分別多一個字節的數據，前面4η的有效載荷數據的CRC冗餘校驗碼的計算參考上述情況，得到的4位元組的CRC冗餘校驗碼。此時，第二循環冗餘校驗碼生成電路107的數據輸入變成最後的3個字節和4η數據計算得到的CRC冗餘校驗碼，重新計算後得到最終的4位元組的第二 CRC校驗碼。
[0116]第二循環冗餘校驗碼生成電路107每一個數據包計算的最終4位元組長度的第二CRC校驗碼和十六進位的固定值0xC704DD7B比較，如果相等，說明數據包在傳送過程中沒有丟失或損壞，否則比較電路109使得接收數據包CRC錯誤計數器110內的計數值累加一。
[0117]本發明檢測電路在乙太網物理層晶片內部的布局及位置如圖7所示，測試電路發送數據包經過數據發送端後，可以迴環到數據接收端，然後進去到測試電路檢測。在乙太網物理層晶片外部，按如下方式連接測試電路和線路:
[0118]如圖8所示，測試電路產生的數據包通過功能邏輯輸出後由外部電路環回到輸入信道，測試電路數據包接收和檢測裝置再對環回的輸入數據進行是否丟失或損壞的判斷，進行CRC冗餘校驗碼的生成和比較。
[0119]如圖9所示，測試電路產生的數據包輸出到遠端接收設備，由遠端設備的測試電路再對輸入的數據包進行是否丟失或損壞的判斷，進行CRC冗餘校驗碼的生成和比較。
[0120]本發明由數據包有效載荷生成電路104生成所需的發送有效載荷數據，數據包生成電路101對有效載荷數據及第一 CRC校驗碼封裝得到測試數據包，數據包檢測電路106對接收數據包進行數據包包頭及數據包包尾檢測，第二循環冗餘校驗碼生成電路107根據去除數據包包頭及數據包包尾的接收有效載荷數據生成第二 CRC校驗碼，比較電路109對第二 CRC校驗碼與預設CRC碼比較，通過接收數據包CRC錯誤計數器110對比較的結果進行計數，通過讀取發送數據計數器102、發送數據包字節數計數器103、接收數據包計數器134、接收數據包字節數計數器108及接收數據包CRC錯誤計數器110內的計數值判斷測試結果，操作方便，提高測試效率及精度，可以不依賴於專業儀器和其他任何測試裝置而對高速網絡通訊晶片進行測試，降低測試成本，提高測試效率，適應範圍廣，安全可靠。
[0121]必要時，本文所述的不同功能可以按照不同順序執行。此外，必要時，上述功能中的一個或者多個功能可以是可選的，或者可以進行組合
[0122]雖然在權利要求書中闡明了本發明的各個方面，但本發明的其它方面包括來自所述實施方式或具有獨立權利要求特徵的從屬權利要求的其它組合，而不僅僅包括權利要求中明確闡明的組合。
[0123]還應注意的是，儘管上面描述了本發明的示例性實施方式，但在本發明技術方案範圍內進行的變化，修改和替換，以及在不同於本發明所述的應用環境中使用，都應包含於本發明的保護範圍內。
【權利要求】
1.一種低成本高可靠性的高速網絡通訊晶片測試方法，其特徵是，所述高速網絡通訊晶片測試方法包括如下步驟: (a)、對發送數據包計數器(102)、發送數據包字節計數器(103)、接收數據包計數器(134)、接收數據包字節數計數器(108)及接收數據包CRC錯誤計數器(110)進行清零，並通過控制電路(100)設置數據包有效載荷生成電路(104)所需的有效載荷初始值； (b)、控制電路(100)控制數據包有效載荷生成電路(104)根據有效載荷初始值生成所需的發送有效載荷數據，數據包有效載荷生成電路(104)將生成的發送有效載荷數據傳輸到數據包生成電路(101)內； (C )、數據包生成電路(101)將發送有效載荷數據傳輸到第一循環冗餘校驗碼生成電路(105)內，以使得第一循環冗餘校驗碼生成電路(105)根據有效載荷數據生成所需的第一CRC校驗碼；數據包生成電路(101)將第一 CRC校驗碼及發送有效載荷數據封裝成符合高速網絡通訊晶片通信規範的測試數據包，並將測試數據包發送到高速網絡通訊晶片內，且數據包生成電路(101)將測試數據包內包含的數據包數量以及字節數量分別存儲至發送數據包計數器(102)及發送數據包字節計數器(103)內； (d)、數據包檢測電 路(106)接收經過高速網絡通訊晶片環回的接收數據包，控制電路(100)控制數據包檢測電路(106)對接收數據包的檢測，數據包檢測電路(106)將接收數據包內包含的接收有效載荷數據包數量及接收有效載荷字節數量分別存儲至接收數據包計數器(134)及接收數據包字節數計數器(108)內； (e)、控制電路(100)控制第二循環冗餘校驗碼生成電路(107)根據數據包檢測電路(106)檢測接收數據包內的接收有效載荷數據生成第二CRC校驗碼，第二循環冗餘校驗碼生成電路(107)將生成的第二 CRC校驗碼傳輸至比較電路(109)內； (f)、比較電路(109)將第二CRC校驗碼與所述比較電路(109)內的預設CRC冗餘校驗碼進行比較，當第二 CRC校驗碼與預設CRC冗餘校驗碼不匹配時，比較電路(109)驅動接收數據包CRC錯誤計數器(110)對錯誤碼的個數進行計數； (g)、通過對發送數據包計數器(102)內的計數值與接收數據包計數器(134)內的計數值、發送數據包字節計數器(103)內的計數值與接收數據包字節數計數器(108)內的計數值分別進行比較，並根據接收數據包CRC錯誤計數器(110)的計數值判斷並輸出測試結果。
2.根據權利要求1所述的低成本高可靠性的高速網絡通訊晶片測試方法，其特徵是:所述第二循環冗餘校驗碼生成電路(107)內CRC生成多項式與第一循環冗餘校驗碼生成電路(105)內CRC生成多項式相同。
3.根據權利要求2所述的低成本高可靠性的高速網絡通訊晶片測試方法，其特徵是:所述第一循環冗餘校驗碼生成電路(105)及第二循環冗餘校驗碼生成電路(107)內的CRC生成多項式通過控制電路(100)進行設定。
4.根據權利要求1所述的低成本高可靠性的高速網絡通訊晶片測試方法，其特徵是:所述步驟(g)中，當發送數據包計數器(102)內的計數值與接收數據包計數器(134)內的計數值對應一致、發送數據包字節計數器(103)內的計數值與接收數據包字節數計數器(108)內的計數值對應一致，且接收數據包CRC錯誤計數器(110)內的計數值為零時，判斷並輸出數據傳輸一致信息，否則，判斷並輸出數據傳輸錯誤信息。
5.根據權利要求1所述的低成本高可靠性的高速網絡通訊晶片測試方法，其特徵是:所述控制電路(100)控制數據包有效載荷生成電路(104)根據有效載荷初始值進行邏輯運算生成所需的發送有效載荷數據，所述數據包有效載荷生成電路(104)對有效載荷初始值進行的邏輯運算包括所有字節相同、每字節累加、每字節累減、每字節取反、左移一個比特、右移一個比特或並行PRBS-31序列。
6.根據權利要求1所述的低成本高可靠性的高速網絡通訊晶片測試方法，其特徵是:所述第一循環冗餘校驗碼生成電路(105)根據發送有效載荷數據計算得到初始CRC校驗碼，第一循環冗餘校驗碼生成電路(105)對初始CRC校驗碼進行按位逆序並再逆序後全部取反，以得到所需的第一 CRC校驗碼。
7.根據權利要求1所述的低成本高可靠性的高速網絡通訊晶片測試方法，其特徵是:所述數據包生成電路(101)對第一 CRC校驗碼及發送有效載荷數據的封裝包括添加所需的數據包包頭及數據包包尾，將第一 CRC校驗碼附在發送有效載荷數據內，數據包包頭插在發送有效載荷數據包之前，數據包包尾添加在第一 CRC校驗碼後以形成測試數據包。
8.根據權利要求7所述的低成本高可靠性的高速網絡通訊晶片測試方法，其特徵是:所述數據包檢測電路(106 )對接收數據包的檢測包括對接收數據包內的數據包包頭及數據包包尾的檢測，數據包檢測電路(106)將檢測的數據包包頭及數據包包尾去除，以得到接收數據包內的接收有效載荷數據。
9.一種低成本高可靠性的高速網絡通信晶片測試電路，其特徵是，包括 數據包有效載荷生成電路(104)，與控制電路(100)及數據包生成電路(101)連接，接收控制電路(100)設置的有效載荷初始值，並根據控制電路(100)的數據類型信息及有效載荷初始值向數據包生成電路(101)內傳輸發送有效載荷數據； 數據包生成電路(101)，與控制電路(100)、發送數據包計數器(102)、發送數據包字節計數器(103)、第一循環冗餘校驗碼生成電路(105)及數據包有效載荷生成電路(104)連接；接收數據包有效載荷生成電路(104)傳輸的發送有效載荷數據，並將所述發送有效載荷數據傳輸至第一循環冗餘校驗碼生成電路(105)內，以使得第一循環冗餘校驗碼生成電路(105)生成第一 CRC校驗碼，控制電路(100)控制數據包生成電路(101)將第一 CRC校驗碼及發送有效載荷數據封裝成所需的測試數據包，數據包生成電路(101)將測試數據包內包含的數據包數量以及字節數量分別存儲至發送數據包計數器(102)及發送數據包字節計數器(103)內； 數據包檢測電路(106)，與控制電路(100)、第二循環冗餘校驗碼生成電路(107)、接收數據包計數器(134)及接收數據包字節計數器(108)連接；根據控制電路(100)的接收數據檢測信號對接收數據包進行檢測，將檢測後接收數據包內的接收有效載荷數據傳輸至第二循環冗餘校驗碼生成電路(107)內，並將接收數據包內包含的接收有效載荷數據包數量及有效載荷字節數量分別存儲至接收數據包計數器(134)及接收數據包字節數計數器(108)內； 第二循環冗餘校驗碼生成電路(107)，與數據包檢測電路(106)及比較電路(109)連接，根據控制電路(100)內設置的CRC生成多項式對接收數據包內的有效載荷數據包生成第二 CRC校驗碼，並將所述第二 CRC校驗碼傳輸至比較電路(109)內； 比較電路(109)，與第二循環冗餘校驗碼生成電路(107)及接收數據包CRC錯誤計數器(110)連接，將第二循環冗餘校驗碼生成電路(107)傳輸的第二 CRC校驗碼與比較電路(109)內預設CRC冗餘校驗碼比較，當第二 CRC校驗碼與預設CRC冗餘校驗碼不匹配時，比較電路(109)驅動接收數據包CRC錯誤計數器(110)對錯誤碼的個數進行計數。
10.根據權利要求9所述低成本高可靠性的高速網絡通信晶片測試電路，其特徵是:當發送數據包計數器(102)內的計數值與接收數據包計數器(134)內的計數值對應一致、發送數據包字節計數器(103)內的計數值與接收數據包字節數計數器(108)內的計數值對應一致，且接收數據包CRC錯誤計數器(110)內的計數值為零時，判斷並輸出數據傳輸一致信息，否則，判斷並輸出數據傳輸錯誤信息。
11.根據權利要求9所述低成本高可靠性的高速網絡通信晶片測試電路，其特徵是:所述數據包有效載荷生成電路(104)包括用於接收有效載荷初始值並對所述有效載荷初始值進行邏輯運行的載荷生成寄存器(111)，所述載荷生成寄存器(111)的輸出端與第一選擇器(112)的輸入端連接，第一選擇器(112)根據控制電路(100)輸出的數據類型信息選擇載荷生成寄存器(111)的輸出，以得到發送有效載荷數據。
12.根據權利要求11所述低成本高可靠性的高速網絡通信晶片測試電路，其特徵是:所述載荷生成寄存器(111)對有效載荷初始值進行的邏輯運算包括所有字節相同、每字節累加、每字節累減、每字節取反、左移一個比特、右移一個比特或並行PRBS-31序列。
13.根據權利要求9所述低成本高可靠性的高速網絡通信晶片測試電路，其特徵是:所述數據包生成電路(101)包括用於接收並統計發送有效載荷數據的有效載荷字節數寄存器(113)及數據包數量寄存器(114);有效載荷字節數寄存器(113)及數據包數量寄存器(114)對發送有效載荷數據統計後將發送有效載荷數據傳輸至第一循環冗餘校驗碼生成電路(105 );數據包生成電路(101)內的插入數據包包頭運算電路(115 )將數據包包頭插在發送有效載荷數據之前，數據 包生成電路(101)內的插入數據包包尾運算電路(116)將數據包包尾插在第一 CRC校驗碼之後，以將發送有效載荷數據及第一 CRC校驗碼封裝得到符合高速網絡通訊晶片通信規範的測試數據包。
14.根據權利要求9所述低成本高可靠性的高速網絡通信晶片測試電路，其特徵是:所述控制電路(100)內包括第一初始值寄存器(117)、第二初始值寄存器(118)、數據產生類型寄存器(119)、隨機數量數據包及字節數寄存器(120)、空閒字節數寄存器(121)、固定數量產生寄存器(122)、插入數據包包頭寄存器(123)、插入數據包包尾寄存器(124)、第一生成多項式寄存器(125)、檢測並去除數據包包頭寄存器(126)、檢測並去除數據包包尾寄存器(127)及第二生成多項式寄存器(128)； 第一初始值寄存器(117)、第二初始值寄存器(118)及數據產生類型寄存器(119)與數據包有效載荷生成電路(104)連接，通過第一初始值寄存器(117)及第二初始值寄存器(118)設置有效載荷初始值，通過數據產生類型寄存器(119)確定根據有效載荷初始值生成的發送有效載荷數據； 隨機數量數據包及字節數寄存器(120)、空閒字節數寄存器(121)、固定數量產生寄存器(122)、插入數據包包頭寄存器(123)及插入數據包包尾寄存器(124)與數據包生成電路(105)連接； 第一生成多項式寄存器(125)與第一循環冗餘校驗碼生成電路(105)連接，第二生成多項式寄存器(128)與第二循環冗餘校驗碼生成電路(107)連接，第一生成多項式寄存器(125)及第二生成多項式寄存器(128)內設置相同的CRC生成多項式；檢測並去除數據包包頭寄存器(126)及檢測並去除數據包包尾寄存器(127)與數據包檢測電 路(106)連接。
【文檔編號】H04B17/00GK103780322SQ201410038737
【公開日】2014年5月7日 申請日期:2014年1月26日 優先權日:2014年1月26日
【發明者】周昱, 魏敬和, 雷淑嵐, 於宗光 申請人:中國電子科技集團公司第五十八研究所