在半導體基底之中形成淺溝槽隔離物的方法

2023-05-11 11:47:56

專利名稱：在半導體基底之中形成淺溝槽隔離物的方法
技術領域：
本發明涉及集成電路(Integrated circuits；ICs)的製作技術，特別是有關於一種在半導體基底之中形成淺溝槽隔離物(shallow trenchisolation；STI)的方法，並藉此降低因蝕刻淺溝槽而產生的應力。
背景技術：
在集成電路產業，淺溝槽隔離物已漸漸取代傳統的局部矽氧化物(localsilicon oxidation；LOCOS)以當作改良的場隔離結構。通常淺溝槽隔離物製程技術，包括蝕刻半導體基底以形成淺溝槽，然後將絕緣物質填入上述淺溝槽之中，接下來利用化學機械研磨法(chemical mechanical polishing；CMP)以平坦化上述絕緣物質並形成淺溝槽隔離物。上述形成淺溝槽隔離物的步驟會在半導體基底的主動區域引起機械應力(mechanical stress)或熱應力(thermal stress)，進而導致半導體基底的主動區域的差排或是缺陷位置。因此，將引起後續形成於半導體基底的電晶體等元件的源極/漏極區域產生高漏電路徑(high leakage current path)，而降低半導體產品良率。
Thei等人的美國專利第6,350,662號揭露一種淺溝槽隔離物的形成方法，用來降低淺溝槽附近的缺陷，該方法是在蝕刻半導體基底以形成淺溝槽之後採用氮氣回火方式進行大約30分至150分鐘。藉此降低半導體基底內的缺陷、差排、半導體與氧化層之間界面補捉電荷的能力(Interface trap)、與應力。
然而，在上述對半導體基底進行氮氣回火的步驟中很容易在半導體基底產生一層薄薄的氮化物，致使後續井區和源極/漏極區的離子植入的進行受到阻擋。
因此，需要提供一種在半導體基底之中形成淺溝槽隔離物的改良方法，藉以消除或降低在通過反應離子蝕刻的轟擊而形成淺溝槽隔物的製程時所產生的應力。

發明內容
有鑑於此，本發明的目的在於提供一種在半導體基底之中形成淺溝槽隔離物的方法，此方法能夠消除或降低在形成淺溝槽隔物的製程所產生的應力。
此外，本發明的另一目的在於改善半導體元件的效能。
再者，本發明又一目的在於避免由上述的氮回火所導致的半導體基底上的氮化矽的形成。
根據上述目的，本發明提供一種在半導體基底之中形成淺溝槽隔離物的方法，其方法如下所述首先，在上述半導體基底表面形成一具有開口的硬罩幕，並經由上述開口蝕刻上述半導體基底以形成一淺溝槽；然後，在含氬氣的環境在溫度約1150至1200℃下對半導體基底回火1至2小時；接著，在上述硬罩幕表面形成一絕緣物質，以填入上述淺溝槽；其次，利用上述硬罩幕當作停止層，並且平坦化上述絕緣物質後，去除上述硬罩幕，以露出上述半導體基底的上表面。
較佳的是，在依序利用標準清洗液和去離子水進行預清洗上述的半導體基底後，再進行回火程序，所使用的標準清洗液例如為稀釋的NH4OH/H2O2溶液(即SC1)或稀釋的NH4OH/HCl溶液(即SC2)。
再者，較佳的是將上述的半導體基底在溫度約1150至的1200℃下在含氬氣的環境中回火約1至2小時。
再者，上述硬罩幕較佳的是包括形成於半導體基底上表面的墊氧化層以及形成於上述墊氧化層表面的墊氮化層。
再者，上述淺溝槽的形成較佳的是利用非等向性蝕刻法，並且以含有HBr、Cl、CF4為反應氣體而完成。
再者，上述絕緣物質較佳的是利用高密度等離子化學氣相沉積法(HDPCVD)沉積氧化矽以完成。若需要，可在通過高密度等離子化學氣相沉積法形成絕緣物質前，在淺溝槽的內側表面順應性地形成一層襯氧化層和/或襯氮化層。
再者，上述絕緣物質是採用化學機械研磨法或回蝕刻直至半導體基底的上表面和硬罩幕層大致共平面，以完成平坦化。
根據本發明的方法，淺溝槽附近的半導體基底沒有氮化矽的形成，因而得以改善半導體元件的效能。


圖1至圖5是根據本發明實施例在半導體基底之中形成淺溝槽隔離物的製程剖面圖。
具體實施例方式
請參照圖1，提供一由單晶矽構成的半導體基底100。接著，在含氧的高溫(800℃至1000℃)環境下，於上述半導體基底100表面成長厚度大約200埃至400埃的墊氧化層102。此墊氧化層102是用來加強後續形成的墊氮化層104與半導體基底100之間的黏著能力。接著，利用低壓化學氣相沉積法(lowpressure chemical vapor deposition；LPCVD)，並且導入SiH2Cl2與NH3等混合氣體當作沉積反應源，以在上述墊氧化層102表面形成厚度大約1000埃至2 000埃的墊氮化層104，上述沉積壓力大約為0.1託爾(Torr)至1.0託爾，而沉積溫度大約為700℃至800℃。
然後，利用傳統的微影技術(lihthography)在上述墊氮化層104表面形成具有開口的光阻圖案(photoresist pattern)(圖中未繪示)，其次，利用反應性離子蝕刻法(reactive ion etching；RIE)經由上述光阻圖案的開口，非等向性地(anisotropically)蝕刻上述墊氮化層104與上述墊氧化層102，以露出上述半導體基底100的上表面，並且形成具有開口108的硬罩幕106(hard mask)，此硬罩幕106如圖1所示，由殘留的墊氧化層102與墊氮化層104構成。接下來，去除上述光阻圖案。
接著，請參照圖2，利用含有HBr、Cl、CF4的蝕刻氣體，並且採用適當的蝕刻機臺經由上述硬罩幕108的開口106對上述半導體基底100進行蝕刻。在此步驟，可形成深度大約為3000埃至5000埃的淺溝槽110，卻也因此在上述淺溝槽110的側壁附近造成了因蝕刻步驟的等離子轟擊所造成的機械應力。接著利用標準清洗液(standard clearn solutions)，例如稀釋的NH4OH/H2O2溶液(即SC1)或稀釋的NH4OH/HCl溶液(即SC2)與去離子水結合，對半導體基底100進行清洗。
接著，在含氬氣的環境中在溫度約115℃至120℃下，對半導體基底100回火約1至2小時。此回火製程可用以降低或移除因蝕刻淺溝槽110而於半導體基底100引起的應力。氬氣不會與半導體基底100反應，是故傳統技術中的氮化矽的問題得以解決。
之後，請參照圖3，利用高密度等離子化學氣相沉積法(high densityplasma pressure chemical vapor deposition；HDPCVD)，並且採用四乙基矽酸鹽(tetra-ethyl-ortho-silicate)與臭氧(ozone)為反應氣體以在上述淺溝槽110形成由二氧化矽材料構成的絕緣物質112。另一方面，也可以採用矽烷與氧氣的混合氣體取代上述四乙基矽酸鹽與臭氧的混合氣體。為了降低高密度等離子而於半導體基底100引起的應力，較佳的是在形成絕緣物質112之前，於淺溝槽110形成襯氧化層111和/或襯氮化層。
然後，請參照圖4，利用上述硬罩幕106當作研磨停止層(polishing stoplayer)，並且利用化學機械研磨法平坦化上述絕緣物質112，以留下上表面與上述硬罩幕106略為等高的絕緣物質112a。
接著，請參照圖5，利用氫氟酸溶液(hydrofluoric acid solution)以去除墊氧化層102，再以熱磷酸溶液去除墊氮化層104，直到露出上述半導體基底100的上表面為止。在此溼蝕刻步驟，上述絕緣物質112a亦會有所損耗而留下絕緣物質112b。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟悉此項技藝者，在不脫離本發明之精神和範圍內，當可做些許更動與潤飾，因此本發明之保護範圍當視權利要求書範圍所界定者為準。
權利要求
1.一種在半導體基底之中形成淺溝棹隔離物的方法，其特徵是至少包括下列步驟在上述半導體基底表面形成一具有開口的硬罩幕；經由上述開口蝕刻上述半導體基底以形成一淺溝槽；在含有氬氣的環境下對上述半導體基底進行回火；在上述硬罩幕表面形成一絕緣物質，以填入上述淺溝槽；利用上述硬罩幕當作研磨停止層，並且平坦化上述絕緣物質；以及去除上述硬罩幕，以露出上述半導體基底的上表面並留下一淺溝槽隔離物。
2.如權利要求1所述的方法，其特徵是上述淺溝槽的形成是利用非等向性蝕刻法，並且以含有HBr、Cl、CF4為反應氣體而完成。
3.如權利要求1所述的方法，其特徵是上述絕緣物質的形成方法包括於上述淺溝槽的表面形成一襯氧化層；以及利用高密度等離子化學氣相沉積法(HDPCVD)在上述淺溝槽中沉積一氮化矽層。
4.如權利要求1所述的方法，其特徵是上述絕緣物質採用化學機械研磨法完成。
5.如權利要求1所述的方法，其特徵是上述硬罩幕的去除步驟採用磷酸溶液完成。
6.如權利要求1所述的方法，其特徵是上述半導體基底在含氬氣的環境下回火1至2小時。
7.如權利要求1所述的方法，其特徵是對上述半導體基底進行回火以移除上述淺溝槽附近的應力。
8.如權利要求1所述的方法，其特徵是上述半導體基底是在含氬氣的環境下在溫度約1150至1200℃下進行回火。
9.如權利要求1所述的方法，其特徵是包括在蝕刻上述半導體基底以形成上述淺溝槽後，進行清洗具有上述淺溝槽的上述半導體基底的步驟。
10.如權利要求11所述的方法，其特徵是上述半導體基底是通過一標準清洗液進行清洗。
全文摘要
一種在半導體基底之中形成淺溝槽隔離物的方法；首先，在上述半導體基底表面形成一具有開口的硬罩幕，並經由上述開口蝕刻上述半導體基底以形成一淺溝槽；然後，在含氬氣的環境在溫度約1150至1200℃下對半導體基底回火1至2小時；接著，在上述硬罩幕表面形成一絕緣物質，以填入上述淺溝槽；其次，利用上述硬罩幕當作停止層，並且平坦化上述絕緣物質後，去除上述硬罩幕，以露出上述半導體基底的上表面；根據本發明的方法，淺溝槽附近的半導體基底沒有氮化矽的形成，因而得以改善半導體元件的效能。
文檔編號H01L21/70GK1501469SQ02148739
公開日2004年6月2日 申請日期2002年11月15日 優先權日2002年11月15日
發明者顧子琨, 黃建愷 申請人:矽統科技股份有限公司