一種單片集成的心電信號讀取電路的製作方法
2023-05-11 04:36:26
專利名稱：一種單片集成的心電信號讀取電路的製作方法
技術領域：
本發明屬於集成電路技術領域，具體涉及一種單片集成的心電信號讀取電路。
背景技術：
隨著生活水平日益提高，人們對自身的健康也越發關注。在未來數十年內，中國將 進入老齡化社會。心臟病在老年人中屬於高發疾病，而心臟病治療中的重要一環便是對病 人的心電圖進行實時的監控，進而對病人進行及時的、有針對性的治療。然而，傳統的心電 圖機體積大、價格昂貴、操作複雜，所以病人不得不在醫院接收檢查。因此，人們對可攜式的 心電圖儀的需求日益強烈。在心電圖儀中，心電信號讀取電路是一個非常重要的模塊。該電路主要由放大 器、濾波器、模數轉換器和振蕩器這幾個部分組成，主要負責將傳感器輸出的十分微弱的電 壓信號(幾毫伏)放大、濾波並數位化，以便於進行數據壓縮和發送。然而，由於要在低頻段 (<150Hz)實現帶通濾波，尤其是要有效地濾除直流分量，傳統的心電信號讀取電路都採用 分立元器件來實現，以避免片上大電阻、大電容的使用。但是，大量分立元器件的使用使得 電路體積大幅增大，電路功耗大幅提高，從而使得心電圖儀難以實現「微型化」和「便攜化」。 將整個心電信號讀取電路全部集成在一個晶片上可以大幅壓縮電路體積，降低電路功耗， 降低設計成本。從而使得心電圖機的「微型化」和「便攜化」成為可能。
發明內容
本發明的目的在於提出一種全單片集成的心電信號讀取電路，以壓縮電路體積， 降低電路功耗，降低設計成本。本發明提出的全單片集成的心電信號讀取電路，由帶通放大器(Band-Pass Amplifier)、可變增益放大器(VGA)、模數轉換器(ADC)和振蕩器(0SC)四個模塊組成，四個 模塊集成於同一塊晶片上；其中帶通放大器用於對輸入信號進行濾波和第一次放大。可 變增益放大器用於對信號進行再放大。模數轉換器用於將放大後的信號數位化以便進行數 據壓縮和發送。振蕩器用於為模數轉換器提供時鐘源。本發明中，帶通放大器的上、下截止頻率分別為150Hz，50mHz。可變增益放大器的 增益為6、10、12、16四檔可調。模數轉換器採用12位IkS/s的逐次逼近型模數轉換器。振 蕩器為輸出頻率為100kHz的張弛振蕩器。本發明中，所述帶通放大器的頻率特性呈帶通特性，具有上、下兩個截止頻率。低 於下截止頻率或是高於上截止頻率的信號都將被衰減掉。該帶通放大器採用基於運放的負 反饋放大器結構，其閉環增益由輸入電容和反饋電容的比率決定，下截止頻率由反饋電阻 和反饋電容決定，上截止頻率由運放的單位增益帶寬和閉環增益決定。在所述帶通放大器中，反饋電阻採用6個偽電阻單元串聯而成，以避免電阻阻值 隨著輸出幅度變化而變化，從而減小信號失真。所述偽電阻單元由兩個二極體連接的PM0S 電晶體構成，且這兩個電晶體的漏極相連。
3
在所述帶通放大器中，採用的運放結構為兩級運放，以獲得較好的噪聲性能。本發明中，所述的可變增益放大器的增益可以選擇。該可變增益放大器採用基於 運放的負反饋放大器結構，其閉環增益由輸入電容和反饋電容的比率決定。所述輸入電容 可以通過T型開關來調整大小，從而調整放大器的閉環增益。該T型開關具有較大的關斷 電阻。在所述可變增益放大器中，採用的運放為AB類運放，以獲得較強的容性驅動能 力。本發明的整個心電信號讀取電路可以實現全單片集成，無需外部分立元器件，從 而使電路體積得以大幅壓縮，功耗得以大幅減小，成本得以大幅降低。非常適用於可攜式醫
療廣品。
圖1為本發明提出的全單片集成的心電信號讀取電路的系統結構圖。圖2為圖1結構中的帶通放大器的電路圖。圖3為圖2中反饋電阻所包含的偽電阻單元的電路圖。圖4為圖1結構中的可變增益放大器的電路圖。圖5為圖4中的開關的電路圖。圖6為圖1結構中的模數轉換器的電路圖。圖7為圖1結構中的振蕩器的電路圖。
具體實施例方式下面結合附圖對本發明進行進一步的說明。圖1為本發明提出的全單片集成的心電信號讀取電路的系統結構圖。如圖所示， 其由帶通放大器(Band-Pass Amplifier)、可變增益放大器(VGA)、模數轉換器(ADC)和振 蕩器(0SC)四個模塊組成。其中帶通放大器用於對輸入信號進行濾波和第一次放大。可 變增益放大器用於對信號進行再放大。模數轉換器用於將放大後的信號數位化以便進行數 據壓縮和發送。振蕩器用於為模數轉換器提供時鐘源。圖2為圖1所示結構中的帶通放大器(Band-Pass Amplifier)的電路圖。其採用 的是基於運放的負反饋放大器結構，運放採用兩級運放結構，以獲得較好的噪聲性能和較 低的功耗。反饋元件由反饋電阻慫與反饋電容G組成，輸入信號通過輸入電容G交流耦 合輸入，從而避免了心電電極所引入的直流失調電壓的影響。該放大器的閉環增益由輸入 電容和反饋電容的比率決定，下截止頻率由反饋電阻和反饋電容決定，上截止頻率由運放 的單位增益帶寬和閉環增益決定。亦即其中，(為帶通放大器的閉環增益，為下截止頻率，為上截止頻率，你為 運放的單位增益帶寬。圖3為圖2中反饋電阻慫包含的偽電阻單元的電路圖。如圖所示，每個偽電阻單元 由兩個二極體連接的PM0S電晶體軋和叢構成，且這兩個電晶體的漏極相連。無論是Vi>V2 還是V2>V」 PM0S電晶體軋與尾中總有一個管子處於截止區，從而該偽電阻單元可以作為 一個阻值極大(1012歐姆量級)的小信號電阻使用。然而，該偽電阻單元的阻值隨著|Vi-V2 值的變化，會有較大變化。所以，反饋電阻慫由6個偽電阻單元串聯而成，這樣，即便放大 器輸出擺幅較大時，通過6個偽電阻單元均分以後，每個偽電阻單元的兩端電壓IVrV」較 小，從而保證了反饋電阻Rf阻值的穩定，減小了信號的失真。圖4為圖1結構中的可變增益放大器(VGA)的電路圖。如圖所示，其採用的是基於 運放的負反饋放大器結構。為了對後級有足夠的驅動能力，所採用的運放為AB類放大器。 反饋元件由反饋電阻慫與反饋電容組成，輸入信號通過輸入電容仏C) G交流耦合輸 入，從而避免了前級共模電平對後級的影響。該放大器的閉環增益由輸入電容和反饋電容 的比率決定。所以，為了改變放大器的閉環增益，可以通過利用開關改變輸入電容的大小來 實現。亦即
其中，(為可變增益放大器的閉環增益，開關&和Si在閉合時為1，斷開時為0。
VGA的下截止頻率由反饋電阻和反饋電容決定，上截止頻率由運放的單位增益帶 寬和閉環增益決定，亦即
其中，f-mL為下截止頻率，為上截止頻率，你為運放的單位增益帶寬。圖5為圖4結構中的開關&和Si的電路圖。如圖所示，該開關在為高電平、 #為低電平時導通，在「_為低電平、#為高電平時斷開。在開關斷開時，由於電晶體
M3導通，從而電晶體i/；和叢的柵源電壓為0，從而開關具有極大的關斷電阻。圖6為圖1結構中的模數轉換器(ADC)的電路圖。該ADC為一 12位，IkS/s逐次 逼近型ADC，其主要包括採樣開關、比較器、SAR邏輯單元、DAC電容陣列這幾部份。輸入信 號通過採樣開關採樣後進入DAC電容陣列，然後比較器將DAC的輸出電壓與參考電壓相比 較。SAR邏輯單元根據比較結果控制DAC電容陣列以改變DAC輸出電壓，進行下一次比較。比較器的失調電壓通過調整latch輸出端的負載電容大小來補償掉。
圖7為圖1結構中的振蕩器(0SC)的電路圖。該振蕩器為一輸出頻率為100kHz 的張弛振蕩器。其主要包括比較器、RS觸發器、開關、電容等部分。在振蕩器復位時，復位 信號Mr為高電平，從而振蕩器輸出(仍一直為低電平。當復位信號變低時，電晶體 關斷，電晶體導通，從而保持為低電平，以至於VM為低電平。而電晶體処導通，晶體 管Mn關斷，所以不斷升高，當VM大於VKEF時，變為高電平，從而Q變高，Q_N變低。此 後，電晶體馬關斷，電晶體導通，從而VM開始降低；電晶體導通，電晶體關斷，所 以升高。當低於VKEF而高於VKEF時，Q變低而Q_N變高。如此往復振蕩，產生出 時鐘信號。其振蕩頻率可以表示為
權利要求
一種單片集成的心電信號讀取電路，其特徵在於由帶通放大器、可變增益放大器、模數轉換器和振蕩器四個模塊組成，這四個模塊集成於同一個矽片上；其中所述帶通放大器用於對輸入信號進行濾波和第一次放大，可變增益放大器用於對信號進行再放大，模數轉換器用於將放大後的信號數位化以便進行數據壓縮和發送，振蕩器用於為模數轉換器提供時鐘源。
2.根據權利要求1所述的單片集成的心電信號讀取電路，其特徵在於所述模數轉換 器採用12位IkS/s的逐次逼近型模數轉換器，所述振蕩器為輸出頻率為100kHz的張弛振蕩器。
3.根據權利要求1所述的單片集成的心電信號讀取電路，其特徵在於所述的帶通放 大器採用基於運放的負反饋放大器結構，具有上、下兩個截止頻率；其閉環增益由輸入電容 和反饋電容的比率決定，下截止頻率由反饋電阻和反饋電容決定，上截止頻率由運放的單 位增益帶寬和閉環增益決定。
4.根據權利要求3所述的單片集成的心電信號讀取電路，其特徵在於所述的帶通 放大器中，反饋電阻採用6個偽電阻單元串聯而成；所述偽電阻單元由兩個二極體連接的 PM0S電晶體構成，且這兩個電晶體的漏極相連。
5.根據權利要求1或4所述的單片集成的心電信號讀取電路，其特徵在於所述的帶 通放大器中，採用的運放結構為兩級運放。
6.根據權利要求1所述的單片集成的心電信號讀取電路，其特徵在於所述的可變增 益放大器採用基於運放的負反饋放大器結構，其閉環增益由輸入電容和反饋電容的比率決 定。
7.根據權利要求6所述的單片集成的心電信號讀取電路，其特徵在於所述的可變增 益放大器中，輸入電容通過T型開關來調整大小。
8.根據權利要求6或7所述的單片集成的心電信號讀取電路，其特徵在於所述的可 變增益放大器中，採用的運放為AB類運放。
全文摘要
本發明屬於集成電路技術領域，具體為一種單片集成的心電信號讀取電路。該電路在同一個矽片上集成了帶通放大器、可變增益放大器、模數轉換器和振蕩器四個模塊。其中，帶通放大器用於對輸入信號進行濾波和第一次放大，可變增益放大器用於對信號進行再放大，模數轉換器用於將放大後的信號數位化以便進行數據壓縮和發送，振蕩器用於為模數轉換器提供時鐘源。與基於分立元器件而設計的心電信號讀取電路相比，本發明大大縮小了系統體積，降低了系統功耗與設計成本，非常適用於可攜式醫療產品。
文檔編號A61B5/0428GK101919693SQ20101027954
公開日2010年12月22日 申請日期2010年9月13日 優先權日2010年9月13日
發明者張輝, 楊思宇, 洪志良, 秦亞傑 申請人:復旦大學