一種數據傳輸快速跳頻電臺的製作方法

2023-05-10 20:50:01 1

專利名稱：一種數據傳輸快速跳頻電臺的製作方法
技術領域：
本發明為一種數據傳輸快速跳頻電臺的實現方法，屬於無線通信領域，涉及跳頻擴展頻譜通信技術。可用於無線數字傳輸，並且易於擴展為語音通信和圖像傳輸。
背景技術：
傳統的無線電臺，特點是只在單一頻點上通信，當該頻點受到幹擾時就很容易發生通信中斷的現象。隨著通信事業的發展，各類通信網的建立使得有限的頻率資源更加擁擠，相互之間的幹擾尤為嚴重。因此，現代通信面臨的一個重要問題是抗幹擾問題。跳頻技術是在電子對抗中興起的一種有效抗幹擾技術，最早應用於軍事領域，其特點是信息在傳輸過程中空間頻率不斷跳變，可有效地「躲避」其他信號的幹擾。此外，跳頻系統還具有抗衰落性，與窄帶系統兼容和碼分多址性等優點，使得它不僅可以用於軍事領域，在民用領域也有較大的應用前景。

發明內容
本發明提供了一種數據傳輸快速跳頻電臺，該跳頻電臺的特點是跳頻速率快，(可達每秒1000跳以上)、體積小、抗幹擾性強。除此之外，通信頻率可以根據用戶實際需要而改變，變化範圍是175MHZ 230MHz ；跳頻帶寬支持10MHz、20MHz等多種範圍可選；頻率步進值最小可達0. 12Hz。本發明所述的數據傳輸快速跳頻電臺，各模塊之間的連接關係及其功能如下一種數據傳輸快速跳頻電臺，由下層板跳頻電臺基帶模塊和上層板兩塊跳頻電臺射頻模塊組成，二者通過插針式接插件連接，下層板的功能包括電平轉換、晶片的寄存器配置、用戶數位訊號的FSK調製和解調、數模轉換、模數轉換以及信號幅值變換，上層板進行模擬信號處理，通過模擬集成晶片實現，跳頻、解跳頻、信號功率放大、濾波以及收發切換，其特徵在於下層板跳頻電臺基帶模塊包括現場可編程門陣列FPGA電路模塊3，上層板跳頻電臺射頻模塊包括直接數字頻率合成器模塊8，模擬上變頻電路模塊9和模擬下變頻電路模塊17，其中直接數字頻率合成器模塊8是構成跳頻電臺的核心部件，同時連接到模擬上變頻電路模塊9和模擬下變頻電路模塊17，進行中頻信號跳頻和射頻信號解跳頻，其頻率解析度最高可達0. 12Hz。進一步的，該數據傳輸快速跳頻電臺的跳頻帶寬可調，根據實際需要可分別配置為5MHz、IOMHz或者20MHz，實現如下改變發射信號帶通濾波器模塊10和接收信號帶通濾波器模塊15的中心頻率和帶寬，帶寬根據實際需要分別設定為5MHz、IOMHz和20MHz ；通過FPGA電路模塊3配置直接數字頻率合成器模塊8的變化頻率範圍。該數據傳輸快速跳頻電臺的射頻頻率在175MHz 230MHz範圍內可調，實現方法如下
通過FPGA電路模塊3設置FSK調製信號中心頻率是50MHz，通過FPGA電路模塊3 改變寫入直接數字頻率合成器模塊8的頻率字，輸出頻率在125MHz 180MHz範圍內跳變；改變發射信號帶通濾波器模塊10和接收信號帶通濾波器模塊15中心頻率和帶
覓ο改變跳頻電臺的處理增益的方法如下通過FPGA電路模塊3修改FSK調製中兩個調製頻率的差值；通過FPGA電路模塊3修改直接數字頻率合成器模塊8的頻率範圍；改變發射信號帶通濾波器模塊10和接收信號帶通濾波器模塊15的帶寬。該跳頻電臺根據自定協議配置為定頻通信模式和快速跳頻通信模式，兩種模式下的配置方法如下跳頻電臺處於定頻發射狀態時，通過發射電臺的FPGA電路模塊3對直接數字頻率合成器模塊8的寄存器寫入配置數據和頻率值；跳頻電臺處於定頻接收狀態時，通過接收電臺的FPGA電路模塊3對直接數字頻率合成器模塊8的寄存器寫入配置數據和頻率值，接收電臺和發射電臺寫入各自直接數字頻率合成器模塊8寄存器的配置數據和頻率值保持相同；跳頻電臺處於快速跳頻發射狀態時，通過發射電臺的FPGA電路模塊3按照通信電臺事先約定好的頻率變化規律快速改變寫入直接數字頻率合成器模塊8的頻率值；跳頻電臺處於快速跳頻接收狀態時，接收電臺的FPGA電路模塊3寫入直接數字頻率合成器模塊8的頻率值與發射電臺FPGA電路模塊3寫入直接數字頻率合成器模塊8的頻率值快速變化的時候保持相同。本發明具有以下優點1.系統中發射鏈路和接收鏈路採用同一個跳頻本振源提供跳頻本振信號，不僅節省了硬體成本，而且減少了因為本振源的時鐘誤差而帶來的系統同步誤差。在電路板的實現上，採用模塊化設計便於獨立進行調試，按照各個模塊完成功能的緊密程度和數字模擬電路的隔離，整個系統可分為兩塊電路板實現，通過插針連接，減小了系統的面積。2.跳頻電臺的跳頻帶寬可變。通過修改發射信號帶通濾波器模塊10和接收信號帶通濾波器模塊15的帶寬，同時通過FPGA電路模塊3改變直接數字頻率合成器模塊8的頻率變化範圍即可改變跳頻帶寬。3.跳頻電臺的處理增益可調。處理增益是跳頻系統的跳頻帶寬與頻道帶寬之比， 它是綜合跳頻電臺抗幹擾能力的一個指標。頻道帶寬是跳頻電臺在一個頻點時佔用的頻譜寬度。對於FSK調製來說，其頻道帶寬Af約為Af= I f2-f\ I +2fs其中，f\、f2分別為信源傳輸「0」符號和「1」符號時所對應的調製頻率，fs為信源信號的傳輸速率。在信源速率fs固定的情況下，通過FPGA電路模塊3改變FSK調製的兩個頻率值4和4，即可對頻道帶寬Δ ·進行調整。由於跳頻帶寬和頻道帶寬均可變，因此可以將處理增益調整到用戶需要的值。4.跳頻電臺的頻率解析度高。直接數字頻率合成器模塊8的頻率解析度最高可達 0. 12Hz,因此跳頻電臺的頻率解析度最高可達到0. 12Hz。


圖1跳頻通信系統原理框圖；圖2跳頻電臺總體結構框圖；圖3跳頻電臺基帶模塊結構框圖；圖4跳頻電臺射頻模塊結構框圖；圖5FPGA電路模塊組成框圖；圖6直接數字頻率合成器模塊結構框圖。
具體實施例方式跳頻電臺可以分下層板和上層板兩塊電路板實現。下面參照附圖具體說明跳頻帶寬是10MHz，跳頻範圍是210MHz 220MHz，跳頻速率是1000跳每秒以上的數據傳輸快速跳頻電臺的實現方法。圖1所示為跳頻通信系統原理框圖，系統工作模式為半雙工模式，通過雙工器將接收鏈路和發送鏈路連接起來，實現了收發切換。跳頻電臺總體結構框圖如圖2所示，基帶模塊主要功能是進行收發控制和寄存器配置，射頻模塊主要功能是完成射頻信號處理，提供電源等。圖3所示是本發明下層板跳頻電臺基帶模塊的結構框圖，圖4所示是上層板跳頻電臺射頻模塊的結構框圖。兩個電路板通過插針連接。下層板完成的功能包括電平轉換、 晶片的寄存器配置、用戶數位訊號的FSK調製和解調、數模轉換、模數轉換以及信號幅值變換等功能。上層板主要是模擬信號處理，通過模擬集成晶片以及定製濾波器模塊實現，主要功能包括跳頻、解跳頻、信號功率放大、濾波以及收發切換等功能。上層板包括電平轉換模塊1、串行數據埠 2、現場可編程門陣列FPGA電路模塊3、數模轉換電路模塊4、時鐘分配電路模塊5、模數轉換電路模塊6、可控增益放大電路模塊7 ；下層板包括直接數字頻率合成器模塊8、模擬上變頻電路模塊9、發射信號帶通濾波器模塊10、功率放大器模塊11、低通濾波器模塊12、天線13、電子切換開關模塊14、接收信號帶通濾波器模塊15、低噪聲放大器模塊16、模擬下變頻電路模塊17、基帶信號帶通濾波器模塊18。上層板和下層板通過插針接插件和SMA數據線連接。其中，上層板和下層板的信號連接線信號1和信號2，通過SMA數據線連接；控制線1和控制線2通過插針接插件連接。各個電路模塊的連接關係如圖3和圖4所示。參照圖3，通過一個串行數據埠 2與計算機終端進行數據傳輸。二進位數位訊號通過串行數據埠 2送入FPGA電路模塊3後，在FPGA內部進行FSK調製，調製後的數位訊號經過一個高速的數模轉換晶片進行數模轉換，轉換為可以進行模擬上變頻的信號1，其中心頻率為40MHz。信號1通過插針送往上層板進行上變頻和濾波等處理。直接數字頻率合成器模塊8通過控制線1與FPGA電路模塊3連接，電子切換開關模塊14通過控制線2與FPGA連接。FPGA向直接數字頻率合成器模塊8寫入數據可以控制直接數字頻率合成器模塊8輸出相應頻率的正弦信號，如果電臺需要設置為跳頻通信狀態，則FPGA按照一組頻率集(即跳頻圖案)依次改變送入直接數字頻率合成器模塊8的值， 此時直接數字頻率合成器模塊8輸出的正弦信號頻率就會快速地跳變。為了實現射頻頻率在210MHz 220MHz範圍內變化，通過FPGA電路模塊3控制直接數字頻率合成器模塊8的輸出信號頻率，其變化範圍是170MHz 180MHz。FPGA向電子切換開關模塊14寫入數據可以改變電子切換開關模塊14與低通濾波器模塊12和接收信號帶通濾波器模塊15的連接狀態，其功能是實現收發狀態的切換。參照圖4，來自下層板的信號1與直接數字頻率合成器模塊8產生的載波信號在模擬上變頻電路模塊9進行模擬混頻，模擬上變頻電路模塊9輸出端會產生信號1與載波信號的和頻與差頻，經過發射信號帶通濾波器模塊10將差頻信號濾掉，只保留需要的跳頻頻率，然後通過功率放大器模塊11進行信號功率放大，再經過低通濾波器模塊12濾除雜波。 本電臺中發射信號帶通濾波器模塊10中心頻率是215MHz，帶寬10MHz。電臺處於發送狀態時，電子切換開關模塊14與低通濾波器模塊12連通，信號即可通過天線13發射出去。電臺處於接收狀態時，電子切換開關模塊14與接收信號帶通濾波器15連通。接收帶通濾波器模塊15的性能指標參數與發射帶通濾波器模塊10相同，因此只保留頻率在 210MHz 220MHz範圍內的信號，帶外信號功率均受到衰減。接收到的信號經過低噪聲放大器模塊16進行功率放大，然後與直接數字頻率合成器模塊8產生的載波信號在模擬下變頻電路模塊17進行模擬混頻。直接數字頻率合成器模塊8兩個通道可以獨立進行控制，此時需要根據相應的跳頻同步方案使接收電臺直接數字頻率合成器模塊8送往接收鏈路的載波信號頻率值與發送電臺直接數字頻率合成器模塊8送往發射鏈路的載波信號頻率值同步變化，即可完成解跳頻。模擬下變頻後的信號送往基帶帶通濾波器模塊18進行濾波處理。基帶帶通濾波器模塊18中心頻率是40MHz，帶寬2MHz。濾波後的信號即信號2通過插針送往下層板進行進一步處理。參照圖3，來自上層板的信號2，首先在可控增益放大電路模塊7處進行幅值放大或縮小，以便於模數轉換電路模塊6對信號進行處理。模數轉換電路模塊6可將模擬信號轉換為12位的數位訊號，然後送往FPGA電路模塊2進行FSK解調，恢復出原始的數據信息。 恢復出的二進位數據信息最後通過串行數據埠 2送往計算機終端。至此完成整個工作的過程。跳頻電臺的跳頻頻率在175MHz 230MHz範圍內可調，且帶寬可根據實際需要配置為5MHz、10MHz以及20MHz等。上述過程中，通過FPGA電路模塊3與數模轉換電路模塊 4產生頻率為40MHz的信號1，通過FPGA電路模塊3修改直接數字頻率合成器模塊8的寄存器值，產生的載波信號頻率值為170MHz 180MHz快速跳變，同時發射信號帶通濾波器模塊10和接收信號帶通濾波器模塊15的帶寬定製為10MHz，即實現了跳頻帶寬是IOMHzJfe 頻範圍是210MHz 220MHz的跳頻通信。通過與此類似的過程，即可將跳頻電臺的跳頻帶寬配置為其他所需的頻率範圍。跳頻電臺的處理增益可調通過FPGA電路模塊3修改FSK調製中兩個調製頻率的差值，同時通過FPGA電路模塊3修改直接數字頻率合成器模塊8的頻率範圍，改變發射信號帶通濾波器模塊10和接收信號帶通濾波器模塊15的帶寬。跳頻電臺採用FPGA作為系統的控制核心，完成的功能較多，而且FSK調製頻率較高，因此，FPGA在選型上要在性能上滿足系統指標的要求並留有一定量。圖5為FPGA電路模塊組成框圖，主要包括配置電路、時鐘電路、RS232接口電路、復位開關和控制開關、濾波(去耦)電路、鎖相環電路以及射頻模塊及外設接口電路等。配置電路用來向FPGA寫入程序，RS232接口電路用來與計算機進行數據通信，復位開關和控制開關用來對系統進行復位和其他控制操作，濾波(去耦)電路作用是濾除電源紋波，鎖相環電路作用是實現系統時鐘的分頻和倍頻。FPGA電路模塊3、數模轉換電路模塊4以及模數轉換電路模塊6的工作時鐘由時鐘分配電路模塊5提供，這種設計的優點是這三者的工作時鐘能夠精確地保持同步，很好地完成FSK調製、FSK解調，同時為跳頻電臺其他軟體功能的實現提供了很大的方便，避免了使用FPGA系統時鐘的分頻或倍頻為數模轉換電路模塊4和模數轉換電路模塊6 提供工作時鐘所帶來的時鐘不同步。圖6為直接數字頻率合成器模塊結構框圖。模塊的核心器件為直接數字頻率合成器晶片，外接高精度晶振為其提供精準的時鐘源。為了給直接數字頻率合成器晶片提供穩定的工作電壓，來自電平轉換模塊1的3. 3V和1. 8V電源信號經過電源濾波電路後與晶片連接。該模塊中寄存器配置接口用於對直接數字頻率合成器晶片寄存器進行配置，生成具有特定頻率、幅值和相位的信號。在整個電臺中，通過控制線1來實現對該模塊的配置。直接數字頻率合成器晶片雙通道輸出外接200MHz低通濾波電路，以便濾除高頻雜散信號，提供比較純淨的本振信號供給跳頻電臺的其他電路模塊。由於直接數字頻率合成器晶片頻率切換時間小於1 μ s，所以可以實現每秒1000次以上的頻率變化。整個電臺需要外部5V直流供電，通過下層板的電源轉換模塊，將5V電平轉換為 5V、3. 3V、1. 8V、2. 5V、1. 2V供給各個模塊正常工作。本發明特點是體積小，可編程靈活性大。最後應當說明的是以上實施例僅用以說明本發明的技術方案而非對其限制；儘管參照較佳實施例對本發明進行了詳細的說明，所屬領域的普通技術人員應當理解依然可以對本發明的具體實施方式
進行修改或者對部分技術特徵進行等同替換；而不脫離本發明技術方案的精神，其均應涵蓋在本發明請求保護的技術方案範圍當中。
權利要求
1.一種數據傳輸快速跳頻電臺，由下層板跳頻電臺基帶模塊和上層板兩塊跳頻電臺射頻模塊組成，二者通過插針式接插件連接，下層板的功能包括電平轉換、晶片的寄存器配置、用戶數位訊號的FSK調製和解調、數模轉換、模數轉換以及信號幅值變換，上層板進行模擬信號處理，通過模擬集成晶片實現，跳頻、解跳頻、信號功率放大、濾波以及收發切換， 其特徵在於下層板跳頻電臺基帶模塊包括現場可編程門陣列FPGA電路模塊(3)，上層板跳頻電臺射頻模塊包括直接數字頻率合成器模塊(8)，模擬上變頻電路模塊(9)和模擬下變頻電路模塊(17)，直接數字頻率合成器模塊(8)是構成跳頻電臺的核心部件，同時連接到模擬上變頻電路模塊(9)和模擬下變頻電路模塊(17)，進行中頻信號跳頻和射頻信號解跳頻，其頻率解析度最高可達0. 12Hz。
2.根據權利要求1所述的數據傳輸快速跳頻電臺，其特徵在於該數據傳輸快速跳頻電臺還包括發射信號帶通濾波器模塊(10)和接收信號帶通濾波器模塊(15)，這兩個濾波器模塊的帶寬可以根據發射信號帶寬不同而定製改變發射信號帶通濾波器模塊(10)和接收信號帶通濾波器模塊(15)的中心頻率和帶寬，帶寬根據實際需要分別設定為5MHz、IOMHz和20MHz ；通過FPGA電路模塊(3)配置直接數字頻率合成器模塊(8)的變化頻率範圍。
3.根據權利要求1所述的數據傳輸快速跳頻電臺，其特徵在於射頻頻率在 175MHz 230MHz範圍內，實現如下通過FPGA電路模塊(3 )設置FSK調製信號中心頻率是50MHz，通過FPGA電路模塊(3 ) 改變寫入直接數字頻率合成器模塊(8)的頻率字，輸出頻率在125MHfl80MHz範圍內跳變； 改變發射信號帶通濾波器模塊(10)和接收信號帶通濾波器模塊(15)中心頻率和帶寬。
4.根據權利要求1所述的數據傳輸快速跳頻電臺，其特徵在於跳頻電臺的處理增益可變，實現如下通過FPGA電路模塊(3)修改ΚΚ調製中兩個調製頻率的差值；通過FPGA電路模塊(3)修改直接數字頻率合成器模塊(8)的頻率範圍；改變發射信號帶通濾波器模塊(10)和接收信號帶通濾波器模塊(15)的帶寬。
5.根據權利要求書1所述的數據傳輸快速跳頻電臺，其特徵在於該跳頻電臺根據自定協議配置為定頻通信模式和快速跳頻通信模式跳頻電臺處於定頻發射狀態時，通過發射電臺的FPGA電路模塊(3)對直接數字頻率合成器模塊(8)的寄存器寫入配置數據和頻率值；跳頻電臺處於定頻接收狀態時，通過接收電臺的FPGA電路模塊(3 )對直接數字頻率合成器模塊(8)的寄存器寫入配置數據和頻率值，接收電臺和發射電臺寫入各自直接數字頻率合成器模塊(8)寄存器的配置數據和頻率值保持相同；跳頻電臺處於快速跳頻發射狀態時，通過發射電臺的FPGA電路模塊(3)按照通信電臺事先約定好的頻率變化規律快速改變寫入直接數字頻率合成器模塊(8)的頻率值；跳頻電臺處於快速跳頻接收狀態時，接收電臺的FPGA電路模塊(3)寫入直接數字頻率合成器模塊(8)的頻率值與發射電臺FPGA電路模塊(3)寫入直接數字頻率合成器模塊(8) 的頻率值快速變化的時候保持相同。
全文摘要
一種數據傳輸快速跳頻電臺，可以根據用戶實際要求，對濾波器等電路作相應修改，即可實現175MHz到240MHz寬頻段範圍內的無線跳頻通信。電臺跳頻帶寬可調，支持5MHz、10MHz和20MHz等帶寬，跳頻速率可達1000跳每秒以上，頻率步進值最小可達0.12Hz。本發明在結構上可分為基帶模塊和射頻模塊兩部分，基帶模塊位於射頻模塊下方，二者通過插針連接。其中，射頻模塊採用雙通道的直接數字頻率合成器及其相應的信號調理電路作為跳頻本振，具有跳頻速率快和精度高的優點。本電臺可以根據自定協議實現定頻通信和快速跳頻通信，具有體積小、跳頻速率快、抗幹擾性強的優點。
文檔編號H04B1/7136GK102386946SQ20111032487
公開日2012年3月21日 申請日期2011年10月24日 優先權日2011年10月24日
發明者樂磊, 劉學, 呂鹹亮, 呂英明, 李曜良, 熊俊, 王小慶 申請人:北京正唐科技有限責任公司