電路互聯測試裝置及其方法
2023-05-03 00:58:46
專利名稱：電路互聯測試裝置及其方法
技術領域：
本發明一般涉及電路測試，尤其涉及與集成電路中的互聯測試相關的電路測試裝置和方法。
背景技術：
諸如集成電路之類電子電路的複雜度和密度快速增加，要求此類電子電路的實現在用戶可承擔的價格內增加可靠性。鑑於此，為了各種目的進行電子電路的測試和分析就顯得更加重要，同時由於電子電路的本質和定位，它也變得越來越複雜。例如，許多集成電路組件隨著尺寸的越來越小使得直接(例如物理地)訪問這些組件變得更加困難。另外，這些組件間的距離也變的越來越小，進一步使得訪問這些組件變得困難。
用於測試和分析電路的一種方法是邊界掃描測試，其中訪問集成電路的邊界單元以測試集成電路的其它部分。通過軟體控制，邊界掃描分析方便了對聯合測試接入群(JTAG)兼容器件的邊界引腳的控制和觀察。邊界掃描分析典型地按照IEEE1149.1標準，即周知的IEEE標準測試訪問埠按邊界掃描架構，來實施。為了邊界掃描分析所安排的電路典型地採用內建結構，即電路的引腳位於電路的『邊界』處並能被訪問，以將測試信號傳入電路和將測試信號從電路傳出。通過引腳提供的輸入根據輸入的類型被連接到電路的不同部分。電路的輸出通過引腳被傳送到外部測試電路系統。
邊界掃描單元典型地被作為為了輸入和/或輸出目的來訪問的多用途元件來實施。當測試電路將輸入提供給特定邊界掃描單元的引腳，這些單元通過將輸入(或者相關的信號)傳遞給電路的其他部分(例如基本強制測試數據)來作出響應。從電路輸出的響應(或相關信號)從同一個或其它的邊界掃描單元傳送到測試電路。使用邊界掃描單元，這些輸入和輸出被串行地移入和移出電路，而不需要直接的或間接的訪問電路中難以訪問的電路元件。另外，相對簡單的測試輸入(例如矢量)可以通過邊界掃描單元來執行測試，這就減低了測試對初始順序邏輯的要求(這種要求在不採用邊界掃描單元的情況下是需要的)。
許多集成電路對與電路元件之間的互聯相關的缺陷十分敏感。這些互聯經常表現出開路(斷路)或短路(互連之間短路)的缺陷。對於很多高速互聯，由於這些或者其他的缺陷，使得信號波形不能簡單的被看作「0」或者「1」。用於傳遞信號波形的互連的質量影響了信號波形。比如與其他信號的串擾、阻抗匹配和傳送延時之類的特性都影響著互聯的質量。在質量較差的互聯的情況下，信號波形就會劣化。邊界掃描分析對於檢測電路中代表較差互連質量的斷路和短路的缺陷十分有用。但是，邊界掃描分析僅僅局限於應用在開路和短路的檢測中，而無法應用於對與開路，短路和其他缺陷相關的其他條件和特性的檢測。
這些和其他限制對於實現具有多種通信方式的集成電路來說是一種挑戰。
發明內容
本發明的各個方面涉及各種電路，例如那些邊界掃描單元型結構或者其他結構。本發明用多個實施方式和應用來說明，這些實施方式和應用的一部分歸納如下。
根據本發明的一個示例性實施例，通過運用邊界掃描方法，將集成電路特性作為一個觸發器復位條件的函數來檢測。用特定電路表示的邏輯電平的期望值和真實值被用來控制觸發器復位。復位條件不是被監控就是被用來檢測期望值和真實值之間的關係(即，檢測真實值和期望值是否匹配)。
在本發明的一個更加特定的示例性實施例中，邊界掃描單元包括用於實現以上所述的檢測方法的電路。
在本發明的另一個示例性實施例中，利用邊界掃描單元及其方法被用來檢測集成電路(IC)的邏輯電平交叉(logic level crossing)。這樣的邊界掃描單元包括觸發器，此觸發器具有被連接到邏輯電路的輸出上的異步復位裝置。邏輯電路被配置成當期望邏輯值與真實邏輯值不匹配時，為觸發器提供復位信號。將觸發器預加載為值「1」，一旦復位就變換到「0」，從而通過觸發器復位狀態的變化來檢測邏輯電平交叉。
在本發明的另一個示例性實施例中，如上述的邊界掃描單元及其方法採用了兩個觸發器，每個觸發器都有一個異步復位裝置。將每個觸發器分別連接到邏輯電路上，此邏輯電路把復位信號作為期望邏輯值和顯示邏輯值的函數提供給各個觸發器，使得對於每一個期望邏輯值，一個觸發器被復位而另一個觸發器不被復位。當邏輯電壓交叉發生時，邏輯電路就會給兩個觸發器分別提供復位信號，其中被復位兩個觸發器的條件表示邏輯電平交叉。然後通過比較這兩個觸發器的值來檢測電路的邏輯電平交叉。在一些應用中，通過實現一個比較電路來比較觸發器的值以及提供一個指示邏輯電平交叉的信號。
本發明的上述概要不是為了描述本發明的每一個實施例或每一種實現方式。本發明的上述概要也不是為了描述所圖解說明的實施例和實現方式。下面的附圖和詳細說明特別地用於解釋和說明這些實施例。
通過下面參照附圖對本發明各種實施例的詳細說明可以更加全面的了解本發明，在附圖中圖1示出了根據本發明的示例性實施例的邊界掃描裝置和方法；圖2示出了根據本發明的另一示例性實施例的包含有兩個分別裝有邊界掃描實現的集成電路的電路板上的邊界掃描裝置和方法；圖3示出了根據本發明的另一個示例性實施例的實現用來檢測電平交叉的邊界掃描單元；圖4示出了根據本發明的另一個示例性實施例的採用兩個可復位觸發器來檢測電平交叉的邊界掃描單元；以及圖5是根據本發明的另一個示例性實施例的通過採用從兩個觸發器的輸出得到的XOR(異或)功能來檢測電平交叉的邊界掃描單元。
具體實施例方式
雖然本發明可以進行多種修改並能以不同的方式來實現，但是其具體形式已通過示例的方式在圖中示出，並且將會給出詳細說明。但是，應該清楚，這樣做的目的不是為了將本發明限定在某種特定的實施例，而是想覆蓋落入所附的權利要求限定的範圍內的各種修改，等同物和替換物。
本發明可以被應用到與電子通信，特別是多通道間通信相關的各種電路及方法中。雖然本發明不是僅限制於這些應用，但通過對處在這樣一種環境下的實例(應用)進行討論就可以全面地體會到本發明的各個方面。
根據本發明的一個示例性實施例，邊界掃描單元方法方便了對集成電路中邏輯電平交叉的檢測。邊界掃描單元方法包括採用邊界掃描單元來功能地實現對邏輯電平交叉的檢測，一般產生了對與特定的電路條件相關的特定邏輯電平的斷言(assertion)。
邏輯電平交叉是以一種或者多種形式產生的，對所連接的電路產生影響。例如，在很多實現中，邏輯電平交叉導致在節點或者電路元件上對特定邏輯電平(即，「0」或「1」)進行斷言。短路或斷路可以引起這樣的斷言。這樣的交叉典型地導致特定邏輯電平從「1」轉換到「0」或從「0」轉換到「1」。在一些應用中，如果已經處在邏輯電平「1」的電路元件被斷言為「1」，邏輯電平交叉並不一定使特定邏輯電平發生轉換。
在一些應用中，邏輯電平交叉通常影響用來斷言特定邏輯電平的電壓電平，而並不必然導致特定電路元件中的邏輯電平的改變。例如，在邏輯電平「1」被斷言為在一個電路元件中的一個特定電壓電平時，電平交叉一般會引起電壓電平的改變而不需要將邏輯電平由「1」轉變到「0」。更顯著的是，邏輯電平交叉對電路元件中電壓電平有寄生影響，這種影響有可能會有也可能不會引起電壓電平的顯著變化而導致邏輯電平在「1」和「0」之間擺動。鑑於此，通過採用這種方法(或者下面描述的其他方法)檢測的邏輯電平交叉效應並不必然導致邏輯電平的擺動。
在本發明的另一示例性實施例中，通過將邏輯加入到傳統的邊界掃描單元中去，而不用其他的(即，常規的)邊界掃描方法來實現便於檢測邏輯電平交叉的邊界掃描單元特性。在這個實施例中，邏輯電平交叉作為邊界掃描單元可用的信號的期望電平和實際電平的函數來進行檢測。在一些應用中，通過比較邏輯電平的期望值和真實值來檢測交叉，例如通過電氣地(邏輯地或者其他)比較兩個信號一樣。
上述的一種或多種互聯檢測方法可以通過結合圖1和圖2所示的裝置和方法來實現。
圖1示出了根據本發明的一個示例性實施例在晶片100上實現的邊界掃描裝置和方法。在晶片100上實現多個邊界掃描單元120-130，用於使用JTAG型分析法來測試核心邏輯電路110。邊界掃描單元連接到埠150-170和各種電路140-147，用於實現輸入和輸出，並且連接到其它的邊界掃描單元。測試接入埠(TAP)控制器115控制邊界掃描單元的操作，部分116，117和118是為了訪問TAP控制器而實現的。測試數據輸入(TDI)埠102的測試數據輸出(TDO)埠102和104分別用於測試數據的輸入和輸出，如同在此已討論過的指示邏輯電平交叉。
電平交叉檢測電路160同邊界掃描單元124一起來檢測電路中的邏輯電平交叉。在不同的實施方式中，該電平交叉檢測電路同邊界掃描單元中的不同或者其他邊界掃描單元一起來檢測核心邏輯110或檢測通過埠150-155連接的其它電路接收到的信號。
圖2示出了根據本發明的另一示例性實施例的邊界掃描裝置和方法，涉及連接到公共電路板205上的晶片210和230上的兩個邊界掃描實現的集成電路。晶片210和230的每一個以及每個晶片上的相應電路以與參照附圖1所描述的方式相類似的方式來實現。在此，晶片230有一個用邊界掃描單元124實現的電平交叉檢測電路160，而晶片210不是以這樣的電平交叉檢測器來實現的。
在一些電路中，晶片210包括具有一個或多個邊界掃描單元的電平交叉檢測器。為了簡明的目的，沒有標出或者沒有進一步描述晶片210和230中各個特定電路組件。
在圖2所示的實施方式中，邊界掃描單元124中的電平交叉檢測器160可以用來檢測晶片230或210上的電平交叉。例如，通過邊界掃描單元123從晶片230上的核心邏輯輸出的電平交叉可以通過電路142和143被饋送到邊界掃描單元124中的電平交叉檢測器160。類似地，通過邊界掃描單元226從晶片210上的核心邏輯輸出的電平交叉可以通過電路245，埠253和152以及電路143饋入到邊界掃描單元124中的電平交叉檢測器160。
圖3示出了根據本發明的另一個示例性實施例為了檢測與邊界掃描單元連接的集成電路(IC)中的電平交叉而實現的邊界掃描單元300。單元300包括用於移位輸入「SI」，真值輸入「PI」322(表示正被測試的IC的實際邏輯電平)，和時鐘輸入「TCK」324以及移位輸出「SO」326的輸入引腳320。單元300還包括邏輯電路，在這個實例中用2到1多路復用器310和312來表示。多路復用器310的輸入是分別與「1」和「0」輸入連接的移位輸入「SI」320和移位輸出「SO」326。多路復用器312的「1」輸入是多路復用器310的輸出，「0」輸入是真實值輸入322。
多路復用器310和312分別使得「1」和「0」輸入中的一個通過，作為控制輸入「c0」和「c1」的函數。例如，參照多路復用器310，當「c0」為「0」時，「SO」326被傳遞給多路復用器312；當「c0」為「1」時，「SI」320被傳遞給多路復用器312。同樣地，當「c1」為「1」時，多路復用器310傳遞給多路復用器312的輸出；當「c1」為「0」時，傳遞「PI」322。多路復用器312的輸出則因此傳遞給捕獲觸發器(SFF)314。
輸入「PI」322同樣的被連接到一個兩輸入XOR門16的一個輸入上，XOR(異或)門的另一個輸入為一個期望值輸入「lxd_expect」330。XOR門316的輸出被連接到一個兩輸NAND(與非)門318的一個輸入上，NAND(與非)門的另一個輸入為使能輸入信號「lxd_enable」332。NAND門318的輸出則被連接到捕獲觸發器314的異步復位端。捕獲觸發器314因此輸出一個移位輸出「SO」326，作為多路復用器312的輸出，「TCK」信號324和NAND門318的輸出的函數(在觸發器的異步復位端)。
在一個實施方式中，一個JTAG測試訪問埠(TAP)控制器被編程以便提供控制輸入「c0」和「c1」，以及「lxd_expect」和「lxd_enable」信號，它們可以從指令寄存器中獲得。在一些實例中，利用在其上實現了單元300的集成電路所實現的驅動邊界掃描(BS)單元驅動「lxd_expect」信號。而在另外的實例中，寄存器用於提供「lxd_expect」值或按照需要提供其它的值。
當進入測試電平交叉的模式中時，「SI」320輸入和控制輸入「c0」和「c1」都被斷言為「1」。「SI」320的「1」從多路復用器310的「1」輸入傳遞給多路復用器312的「1」輸入，用「1」預加載SFF314。該預加載例如是使用EXTEST或者預加載指令來進行的，例如在單元300所實現的那個IC的JTAG TAP控制器的Shift-DR狀態/模式期間。一旦SFF314被預加載為「1」，「c0」被置為「0」而「c1」則仍為「1」來保持SFF處的值。在這個預加載期間中(直到準備檢測邏輯電平交叉)，將「lxd_enable」保持為低來消除SFF314的非期望復位。
當準備檢測電平交叉時，則進入到捕獲模式(例如，JTAG TAP控制器的Capture-DR狀態/模式起作用)。在此捕獲模式中，當適當的指令被載入(例如，當載入指令「LXD」)時，在驅動邊界掃描單元的更新信號之後的「TCK」324信號的上升沿處使能「lxd_enable」信號被置「1」。在具有邊界掃描單元300的IC中的第二邊界掃描單元可以提供期望值信號「lxd_expect」330。當在使能信號的轉換期間之後(即，從「0」變到「1」)後，與期望值「lxd_expect」330相反的值出現在輸入IC引腳「PI」322上，則觸發器314被復位。特別的是，參考XOR門316，比較「PI」322和「lxd_expect」330的值，如果「PI」與「lxd_expect」不同，則XOR門316將「1」傳遞給NAND門318。當XOR門316的輸出和「lxd_enable」322都為「1」時，NAND門318傳遞「0」。
在一些實施方式中，檢查「PI」322的真實值來驗證被指示為從SFF314移位輸出的「0」邏輯電平交叉。在這樣的實施方式中，檢測到「SO」326為「0」時，TAP控制器斷言「c1」為「0」，以便傳遞「PI」322的值給SFF314。通過「SO」326來將該值移位輸出並驗證此值。
採用上述方法，單元300因此可以在信號的實際更新之後「TCK」周期(「TCK」信號324的周期)的前一半檢測非期望電平交叉。另外，單元300支持觀測模式(即，正常模式)，也就是「c1」被斷言為「0」，多路復用器312因此將「PI」322傳遞給SFF314。而SFF314的值則可以因此通過「SO」326被移位輸出(如果希望，則通過設置「c0」為「0」且「c1」為「1」來保持在SFF)。
在另一個實施例中，調整「TCK」信號的頻率和工作周期(duty cycle)來查明當非期望電平交叉發生時的相關信息。調整「TCK」324，使得實現單元300的電路的周期被調整得較早或者較晚，從而「SO」326較早或者較晚地表示電路的條件。相對於邏輯電平交叉，電路的條件可以在不同的時刻來檢測。這種方法可以通過多種方式來實現。例如，在採用「TCK」324的第一頻率或者工作周期來檢測電平交叉時，電路的時鐘會針對迭代邊界掃描而被重複地調整為較早，直到檢測不到邏輯電平交叉。檢測不到邏輯電平交叉的時間表示邏輯電平交叉尚未發生就是邏輯電平交叉沒有發生而持續的時間(例如，較近的前一次迭代表示邏輯電平交叉)。可以利用這個時間將特定的電路和/或電路的操作條件同邏輯電平交叉相關聯。也可以使用在此討論的其它一些實施例來實施這個方法，例如下面參考圖4和圖5所討論的實施例。
在更特定的實施方式中，一旦邏輯電平交叉如上所述已經被準確測量(pinpoint)，則通過相對較小幅度調整「TCK」來進行邊界掃描迭代。這樣的迭代可以更準確的準確測量出邏輯電平交叉發生的時間，和與此邏輯電平交叉相對應的電路和電路操作條件。
這裡的各個附圖共享了類似的或者在不同的附圖中以類似的方式實施的特徵。鑑於此，為了簡明，不再對後續附圖中電路(和它們的功能)的細節做特別詳細的說明。
圖4示出了根據本發明的另一示例性實施例通過採用2個可復位觸發器SFF414和SFF418來檢測邏輯電平交叉的邊界掃描單元400。邊界掃描單元400的各個部分與圖3中的邊界掃描單元300相似。這裡，在圖4中，兩個多路復用器410彼此連接，並且連接到輸入和輸出信號「SI」420輸出信號「PI」422和SFF414的輸出上。用多路復用器410和412來實現控制「c0」和「c1」。
多路復用器412的輸出被連接到SFF414上，而SFF414的異步輸出被連接到NAND門440上，並且由「TCK」424驅動。NAND門440具有作為其輸入的「PI」422(反相)和「lxd_enable」信號432。SFF414的輸出被傳遞給多路復用器410的「0」輸入和兩輸入多路復用器416的「1」輸入。兩輸入多路復用器416的「0」輸入被連接到信號「SO」426上。多路復用器410的輸出被傳遞給SFF418，作為被連接到多路復用器410和416上的控制「c0」的函數，SFF418的異步復位端被連接到NAND門442上，NAND門422具有作為其輸入的「PI」422和「lxd_enable」432。
在使能信號「lxd_enable」432從「0」轉變到「1」後，如果檢測到「PI」422為「0」，則SFF414被復位。特別的，當「lxd_enable」為高(「1」)時，並且「PI」422處的「0」經反相後在NAND門440處為「1」，則SFF414的異步復位上就為「0」。如果「PI」422為「1」，則SFF418被復位，因為NAND門442的兩個輸入「lxd_enable」432和「PI」422均為「1」時，傳給SFF418的值為「0」。利用輸入引腳處的無錯轉換(從「0」到「1」或從「1」到「0」的轉換)，SFF414和SFF418中的一個會被復位並且包含「0」。觸發器418和414均被預加載為「1」也屬於掃描鏈的一部分。在Shift-DR期間來自觸發器SFF414和SFF418每一個的輸出被移位輸出，其中SFF414和SFF418二者的復位條件(SFF414和SFF418均包含「0」)指示邏輯電平交叉。
有效地，由於SFF414和418的值依次通過「SO」426被移位輸出，所以在不同實例中，「PI」422的值會產生不同的值分別傳到在不同時間下NAND門440和442的輸入，從而使得一對值通過「SO」426而進行順序地移位輸出。例如，當「lxd_enable」432從「0」轉換到「1」時，「PI」422為「1」，則SFF418被復位而SFF414不被復位。但是，如果「PI」422的值從「0」轉換到「1」(邏輯電平交叉)。而「lxd_enable」432為高(「1」)，SFF414也被復位。同樣地，當「lxd_enable」432從「0」轉變到「1」，「PI」422為「0」時，但「PI」與「1」交叉而「lxd_enable」432仍保持高(「1」)，則SFF414和SFF418相繼被復位。在「PI」422從「0」變到「1」或從「1」變到「0」而檢測出邏輯電平交叉發生的情況下，SFF414和SFF418的值都作為「0」而被移位輸出並且因此檢測出邏輯電平交叉。此方法如同在圖5中將描述的方法一樣，不需要通過知道期望邏輯電平來檢測邏輯電平交叉。
圖5示出了根據本發明的另一示例性實施例通過採用包含有從兩個觸發器(SFF414和SFF418)得到輸出的異或(XOR)功能的方法來檢測邏輯電平交叉的邊界掃描單元500。圖5所示的標號為410到442的各個電路可以以與圖4所示的邊界掃描單元400大致一致的方式來實現。
相對於圖4所示的電路，圖5中增加的電路包括將SFF418的輸出和「SO」426作為其輸入的兩輸入異或門55。異或(XOR)門550的輸出被連接到多路復用器552的「1」輸入上，多路復用器552的「0」輸入被連接到「PI」422上，多路復用器552的輸出被連接到多路復用器412的「0」輸入上。「lxd_capture」信號534用來控制多路復用器552。
相對於圖4的電路，圖5與圖4中共有的電路之間的差異如下多路復用器412的「0」輸入被連接到多路復用器552的輸出上，而不是連接到「422」上。SFF410的輸出是「SO」426，而非SFF416的「1」輸入(在此為「SI」420)。SFF418的輸出不是「SO」，而是被連接到異或(XOR)門550的兩輸入之一上。
在圖5中，兩個觸發器414和418的輸出的XOR功能(在XOR門550處)用於檢測在「lxd_enable」432(處於「1」)的斷言期間是否觀測到電平交叉。特別地，SFF414和418分別由與非門(NAND)440和442按照圖4中所示的類似方法來實現。在SFF414和418被預加載為「1」後，並在「lxd_enable」432為「1」的斷言期間內，「PI」422的邏輯電平交叉導致兩個觸發器都被復位。
在捕獲模式(例如TAP控制器的Capture-DR模式)中當合適的指令(例如「LXD」)被激活(「1」)並且「c1」保持為低(「0」)時，在SFF414中捕獲到XOR門550的值，它是通過多路復用器552和412而傳遞的。當該指令「LXD」被激活時，SFF414的輸入由多路復用器552所選擇的XOR門550的XOR輸出來驅動。在這個應用中，SFF414可以選擇為作為掃描鏈的一部分的觸發器(即，單元500所應用的IC所實現的)。利用此方法，由如圖4所示的外側單元所執行的對SFF414和SFF418的值的比較，被XOR門550自動實現。也就是，當XOR門550的輸出是「0」時，指示了邏輯電平交叉。
在一些實施方式中，參照圖3和圖5所示的示例性實施例，當「lxd_enable」和「lxd_capture」信號都保持低時，邊界掃描單元表現為正常觀測的BS單元。僅當選擇「LXD」指令時，通過使得「lxd_enable」和「lxd_capture」信號激活來實現此方法。相似的方法前面已經描述過，其中依照多路復用器上斷言的信號而被傳遞並且移位輸出的「PI」信號饋送給提供移位輸出信號的觸發器。
上面描述的和圖中所示的各種實施例，僅僅是對本發明的說明，而不應該解釋為對本發明的限制。基於上述討論和圖示，本領域的普通技術人員很容易認識到可以對本發明進行各種修改和變化，而不用嚴格遵循這裡所示的和所描述的示例性實施例和應用。例如，可以用各種電路，邊界掃描單元裝置和其他的方法來實現上述的示例性實施例和實施方式中的一個或者多個。圖中所示或者所描述的表現為單個的或者集成的電路的其他電路功能可以使用其他的電路來實現類似的功能。例如，如參照附圖所描述的利用觸發器進行復位以及相關的NAND門控制復位端的方法，NAND門可以由AND門來替代，從而實現觸發器復位方法(例如，「高」激活)。另外，觸發器的復位功能可以用置位功能來實現，也就是「0」(而不是「1」)預加載在觸發器中。這些修改和變化並沒有超出後面所附的權利要求所限定的本發明的真實精神和範圍。
權利要求
1.一種邊界掃描電路裝置，用於檢測集成電路中的邏輯電平交叉，所述邊界掃描電路裝置包括邏輯電平交叉檢測電路(160)，它包括具有與復位信號相連的復位輸入的觸發器(314)，所述復位信號具有根據所述集成電路的實際邏輯電平而變化的值，所述觸發器根據所述復位信號而從「1」被復位至「0」值；以及邏輯電平交叉電路，適於根據所述觸發器的復位條件而指示所述集成電路的邏輯電平交叉條件。
2.根據權利要求1所述的裝置，其中所述邏輯電平交叉檢測電路包括復位電路，所述復位電路被配置和布置用於根據實際邏輯電平和期望的邏輯電平而提供復位信號。
3.根據權利要求2所述的裝置，其中所述復位電路被配置和布置用於在實際邏輯電平與期望的邏輯電平匹配時提供具有第一值的復位信號，而在實際邏輯電平與期望的邏輯電平不同時提供具有第二值的復位信號，當所述復位信號具有第二值時，配置所述觸發器使其復位。
4.根據權利要求1所述的裝置，其中所述邏輯電平交叉檢測電路還包括具有與另一個復位信號相連的復位輸入的另一個觸發器，所述另一個復位信號根據所述集成電路的實際邏輯電平而變化；把提供給每一個觸發器復位輸入的復位信號分別設置為具體的邏輯電平，從而對一個觸發器進行復位而不對另一個觸發器進行復位；所述邏輯電平交叉檢測電路適於根據兩個觸發器的復位條件而指示所述集成電路的邏輯電平交叉條件。
5.根據權利要求4所述的裝置，其中所述邏輯電平交叉電路適於在兩個觸發器都被復位時指示所述集成電路的邏輯電平交叉條件。
6.根據權利要求4所述的裝置，其中提供給每一個觸發器的復位信號對於響應所述集成電路的實際邏輯電平的變化而改變是敏感的，而且當所述集成電路的實際邏輯電平發生改變時，兩個觸發器都被復位。
7.根據權利要求1所述的裝置，還包括加載電路，被配置和布置為在多個模式下操作，可選擇地用於把信號值的移位加載到觸發器、保持觸發器的值以及把實際邏輯電平值加載到觸發器；比較電路，適於把實際邏輯電平與期望的邏輯電平進行比較；使能電路，適於使對觸發器進行復位的復位信號能夠傳遞到觸發器；其中所述裝置適用於在加載模式期間把「1」加載到觸發器，而且當加載「1」之後在保持模式下保持觸發器的值；其中所述裝置適用於通過所述使能電路而進入使能模式，而且在使能模式期間響應實際邏輯電平與期望的邏輯電平的不匹配而把復位信號從所述比較電路提供到觸發器；其中所述裝置還適用於根據觸發器中的值而把觸發器的值移出，以檢測邏輯電平交叉。
8.根據權利要求7所述的裝置，其中所述比較電路包括XOR電路，所述XOR電路適用於當實際邏輯電平未能與期望的邏輯電平匹配時傳遞「1」，而且所述使能電路包括NAND門，所述NAND門適用於響應接收到具有值為「1」的使能信號而把「1」從所述XOR電路傳遞到觸發器。
9.根據權利要求7所述的裝置，其中所述加載電路包括受控制輸入控制的多路復用器，對所述控制輸入進行編程以便可選擇地用於把信號值的移位加載到觸發器；保持觸發器的值；以及把實際邏輯電平值加載到觸發器。
10.一種邊界掃描電路裝置，用於檢測集成電路中的邏輯電平交叉，所述邊界掃描電路裝置包括第一和第二觸發器；加載電路，被配置和布置為可選擇地用於把值加載到第一和第二觸發器電路、保持第一和第二觸發器的值以及把所述集成電路的實際邏輯電平值傳遞到觸發器；第一復位電路，被配置和布置用於響應所述集成電路的第一實際邏輯電平而對第一觸發器進行復位；第二復位電路，被配置和布置用於響應所述集成電路的第二實際邏輯電平而對第二觸發器進行復位，其中第二實際邏輯電平與第一實際邏輯電平相反；以及與第一和第二復位電路相連的使能電路，被配置和布置用於提供這樣一種信號，即該信號用於使第一和第二復位電路能夠把復位信號傳遞到觸發器。
11.根據權利要求10所述的裝置，其中第一和第二復位電路分別適於在所述使能電路向所述復位電路提供使能信號的時間周期中，響應實際邏輯電平在第一和第二邏輯電平之間的切換而對第一和第二觸發器進行復位。
12.根據權利要求10所述的裝置，還包括時鐘電路，所述時鐘電路被配置和布置用於向觸發器提供時鐘信號以便移出觸發器中的值。
13.根據權利要求10所述的裝置，還包括比較電路，所述比較電路被配置和布置用於把觸發器中的值進行比較以輸出指示所述比較的信號。
14.根據權利要求13所述的裝置，其中所述比較電路被配置和布置用於在所述使能電路已經提供了使能信號後，響應兩個觸發器中的值而輸出指示邏輯電平交叉的信號。
15.根據權利要求10所述的裝置，其中對第一和第二復位電路和觸發器進行配置和布置，從而在提供使能信號的時段中，當所述集成電路的實際邏輯電平不變時僅對一個觸發器進行復位；在提供使能信號的時段中，當所述集成電路的實際邏輯電平在邏輯電平之間產生交叉時對兩個觸發器進行復位。
16.一種用於檢測集成電路中的邏輯電平交叉的方法，所述方法包括向觸發器提供復位信號，所述復位信號具有根據所述集成電路的實際邏輯電平而變化的值，所述觸發器根據復位信號而從「1」被復位至「0」值；以及根據所述觸發器的復位條件而指示所述集成電路的邏輯電平交叉條件。
17.根據權利要求16所述的方法，其中提供復位信號包括根據實際邏輯電平和期望的邏輯電平而提供復位信號。
18.根據權利要求17所述的方法，其中提供復位信號包括當實際邏輯電平與期望的邏輯電平匹配時提供具有第一值的復位信號，而當實際邏輯電平與期望的邏輯電平不同時提供具有第二值的復位信號，當所述復位信號具有第二值時，所述觸發器復位。
19.根據權利要求16所述的方法，還包括根據所述集成電路的實際邏輯電平向另一個觸發器提供另一個復位信號；其中向每一個觸發器提供復位信號包括提供具有具體邏輯電平的復位信號，分別對一個觸發器進行復位而不對另一個觸發器進行復位；其中根據復位條件而指示所述集成電路的邏輯電平交叉條件包括根據兩個觸發器的復位條件而指示所述集成電路的邏輯電平交叉條件。
20.根據權利要求19所述的方法，其中向每一個觸發器提供復位信號包括當所述集成電路的實際邏輯電平在邏輯電平之間切換時向兩個觸發器提供復位信號，而根據兩個觸發器的復位條件而指示所述集成電路的邏輯電平交叉條件包括當兩個觸發器復位時指示邏輯電平交叉。
21.根據權利要求16所述的方法，還包括向觸發器提供時鐘信號，以便把觸發器中的值移出；在指示所述集成電路中的邏輯電平交叉條件時，根據如下步驟來確定邏輯電平交叉的時序條件1)把「1」加載到觸發器並調整時鐘信號；2)再次向觸發器提供復位信號；3)根據觸發器的復位條件而指示所述邏輯電路的邏輯電平交叉條件；以及可選擇地重複步驟1-3以識別邏輯電平交叉的時序特性。
全文摘要
檢測集成電路的邏輯電平交叉。根據一個示例性實施例，把復位信號作為集成電路的邏輯電平的函數提供給觸發器(314)。集成電路的邏輯電平交叉條件表示為觸發器的復位條件的函數。在一個實施方式中，當邏輯電平與期望的邏輯電平不同時，觸發器被復位。在另一實施方式中，實現了一對觸發器(414，418)，使得在特定的邏輯電平僅僅一個觸發器被復位。如果邏輯電平出現交叉，兩個觸發器都被復位。上述兩個觸發器被復位的條件用於指示邏輯電平交叉。
文檔編號G01R31/28GK101031809SQ200580032872
公開日2007年9月5日 申請日期2005年7月28日 優先權日2004年7月28日
發明者羅傑·弗蘭克斯·舒德爾特, 湯姆·瓦葉爾斯 申請人:皇家飛利浦電子股份有限公司