一種用fpga實現的sdram刷新的新方法
2023-05-02 13:53:46 1
專利名稱：一種用fpga實現的sdram刷新的新方法
技術領域：
本發明涉及內存控制器設計，具體涉及一種用FPGA實現的、降低SDRAM刷新功耗 的新方法。
背景技術：
半導體存儲器件有動態隨機存取存儲器(DRAM)和靜態隨機存取存儲器(SRAM)兩 種。SRAM內部採用雙穩態電路的形式存儲數據，不需要刷新電路即能保存內部存儲的數據。 DRAM的存儲單元是由電晶體和電容構成，數據被存儲在電容中，由於電容會漏電，隨著時間 推移，會導致存儲在電容中的數據被破壞，因此需要對存儲在電容中的數據周期性地重複 充電。可以與CPU時鐘同步工作的DRAM稱為SDRAM。
SDRAM 的刷新分為自動刷新(auto refresh, AR)和自刷新(self refresh, SR) 兩種模式。無論是何種刷新方式，都不需要外部提供行地址信息，行地址選擇由內部操作 提供。SR主要用於休眠模式低功耗狀態下的數據保存。本發明內容涉及AR操作。按照 DDR2JTAG規範，大約需要每隔6%is，要求刷新完所有的8192行，這樣每行刷新的時間間隔 大約為7. Sus0刷新時停止其他操作，刷新操作具有最高優先級，刷新時SDRAM響應外部輸 入的一個命令信號，然後進入自動刷新模式，容量大小不同的SDRAM顆粒刷新命令維持的 時間不同，比如256Mb的SDRAM時間為75ns, 512Mb的為105ns, IGb的為127. 5ns, 2Gb的為 197.5ns。SDRAM的刷新電流較大，由此帶來較大的功耗。在大容量、多內存系統中，內存刷 新帶來的功耗不容小視，為此需要儘量減小在大容量、多內存系統中由於SDRAM刷新操作 帶來的功耗，提高系統運行效率，較少系統設計成本。
在00102790. 5號專利「能選擇執行存儲體的自刷新操作的動態隨機存取存儲器」 中提到了一種降低動態隨機存取存儲器功耗的方法，該方法在刷新時只針對那些存儲數據 的存儲體進行刷新，而不像傳統的刷新是針對所有存儲體，這樣通過有針對性的選擇刷新 來降低系統功耗，但是該方法在應用到大容量、多內存系統中時需要增加電路設計，額外又 增加了系統的電路功耗，而且該專利只是針對自刷新操作進行的功耗降低。
在200510071912. 9號專利「半導體存儲裝置中基於存儲體的自刷新控制裝置及 其方法」中提到的降低存儲體刷新功耗的方法，該方法也是通過在自刷新操作時選擇性的 進行刷新，可以有效降低自刷新電流及功耗，該方法未提及如何降低由於自動刷新操作帶 來的巨大功耗，而且在大容量、多內存領域，也需要額外增加電路來維持，由此也帶來了額 外的功耗開銷。發明內容
為解決上述問題，本發明用FPGA實現SDRAM的刷新，在刷新時間到來時，由FPGA 向SDRAM發送刷新指令，在SDRAM自動刷新AR期間採用錯峰疊加的方法降低SDRAM顆粒刷 新帶來的功耗，進而降低大容量、多內存系統的功耗。
一種用FPGA實現的SDRAM內存顆粒刷新的新方法，步驟如下3
A、內存控制器中有片選CS需要刷新；
B、在規定刷新時間到來時，發出刷新命令，選通第一個片選CSO進行刷新；
C、在CSO刷新周期未完時，CSO接收刷新指令M個周期後，FPGA發送再次刷新命 令，選通第二個片選CSl ；
D、以此類推刷新全部內存。
本發明的一種優選技術方案在於M的取值可變。
本發明的另一優選技術方案在於在內存型號不一樣的情況下，利用FPGA可編程 特性，CSn的刷新周期可隨時進行調整。
通過採用該方案，可有效降低SDRAM顆粒的刷新電流及刷新功耗。在大容量、多內 存系統(N >4)中，對功耗的降低尤為顯著，可有效降低系統整機功耗。
圖1是本發明刷新示意圖具體實施方式
如附圖1所示。若在當前內存控制器中有三個片選CS需要刷新，在規定的刷新時 間到來時，如圖中第1個時鐘周期所示，FPGA發出刷新命令，選通第一個片選CS0，在CSO刷 新周期未完，CSO啟動刷新5個周期後，發出第二個刷新命令，選通第二個片選CS1，同樣在 CSl選通刷新5個周期後，發出第三個刷新命令，同時選通第三個片選CS2，由於內存型號相 同，在CS2的刷新周期滿足的前提下，CSO和CSl的刷新周期也必定滿足。正常情況下，在 啟動CSO刷新後，若刷新周期為T，必須等待刷新周期T結束後才能啟動CSl的刷新，依次類 推刷新這三個片選需要的時間為3T，而在該刷新模式下，在啟動CSO刷新後到刷新完CS2， 總共不要2T的時間(如附圖為T+10個周期)，刷新時間大大減小，可有效降低刷新電流及 刷新帶來的功耗。
權利要求
1.一種用FPGA實現的SDRAM內存顆粒刷新的新方法，其特徵在於步驟如下A、內存控制器中有片選CS需要刷新；B、在規定刷新時間到來時，發出刷新命令，選通第一個片選CSO；C、在CSO刷新周期未完，CSO啟動M個周期後，啟動刷新命令，選通第二個片選CSl；D、以此類推刷新全部內存。
2.如權利要求1所述一種用FPGA實現的SDRAM內存顆粒刷新的新方法，其特徵在於 M的取值可變。
3.如權利要求1所述一種用FPGA實現的SDRAM內存顆粒刷新的新方法，其特徵在於 在內存型號不一樣的情況下，利用FPGA可編程特性，CSn的刷新周期可隨時進行調整。
全文摘要
本發明提供了一種用FPGA實現的SDRAM內存顆粒刷新的新方法，內存控制器中有N個片選CS需要刷新；在規定刷新時間到來時，發出刷新命令，選通第一個片選CS0；在CS0刷新周期未完，CS0啟動M個周期後，啟動刷新命令，選通第二個片選CS1；以此類推刷新全部內存。通過採用該方案，可有效降低SDRAM顆粒的刷新電流及刷新功耗。在大容量、多內存系統中，對功耗的降低尤為顯著，可有效降低系統整機功耗。
文檔編號G11C11/406GK102034526SQ20101059844
公開日2011年4月27日 申請日期2010年12月17日 優先權日2010年12月17日
發明者張磊, 張英文, 李靜, 白宗元, 紀奎 申請人:天津曙光計算機產業有限公司