細間距互連及製造方法

2023-05-03 07:48:56 5

專利名稱：細間距互連及製造方法
技術領域：
本公開涉及半導體，特別是涉及用於電氣連接的半導體互連技術。
背景技術：
一個集成電路包含多個焊盤.集成電路的一些應用包括將諸如介 電層等薄膜放置在集成電路上。薄膜存在時，集成電路的多個焊盤需 要在覆蓋的層級內的一個位置處互連.這些焊盤經常布置得儘量相互
接近.這些互連(interconnects)通常被稱為過孔(via)。過孔由被 填充或鍍有導電體的介電層中的孔構成，以便實現從被稱為"焊墊 (land)"的低層級焊盤到被稱為過孔定位焊盤(via capture pad)的高層 級焊盤的接觸.因此，焊墊與定位烊盤中心對齊。製造設計規則要求 定位焊盤的預定尺寸至少大於過孔的開口。較大的尺寸要求定位焊盤 在各個方向延伸超過過孔的開口。因此，定位焊盤尺寸明顯大於電介
質開口的尺寸.此外，重疊的定位焊盤之間要求有最短的距離，這進 一步增大定位焊盤之間的最小間距，並因此增大焊墊之間的最小間 距。
例如在困1中，示出了帶有互連的已知集成電路IO.焊盤12位 於與另一個焊盤14相鄰的位置.在一種形式中，焊盤12與焊盤14 中的每一個都可以實現為焊墊(land).覆蓋焊盤12和焊盤14的是 介電層22.襲蓋介電層22的是導電走線或起走線作用的金屬互連16 和金屬互連18.金屬互連16被連接到定位焊盤17，該定位焊盤17 通過直徑為dl的洞或過孔被進一步連接到焊盤14。同樣，互連18 通過直徑為dl的洞或過孔被連接到焊盤12,該直徑為dl的洞或過孔 由直徑為d2的過孔定位焊盤19定位，直徑d2明顯大於直徑dl.定位焊盤17與定位焊盤19相隔要求的最小長度，該長度標記為 Ll.結果，定位焊盤17與定位焊盤19之間的中心距離為L2.缺點 是L2限制沿集成電路10側邊的焊盤總數.換句話說，在現有技術中， 距離L2是阻止集成電路焊盤間距變得更小的限制因素，
圖2中圖解沿圖1中的線2-2截取的定位焊盤19、單元晶片焊盤 (die pad) 12和相關過孔的截面圖.焊盤12位於集成電路10的襯底 20內部.應該了解，除在塊體(bulk)或主體層(bodylayer)之夕卜， 襯底20還可以在集成電路10內的不同層級實現，介電層22覆蓋在 襯底20上並有一個寬度為dl的開口用來限定過孔.覆蓋介電層22 的是金屬互連18，該金屬互連18貫穿過孔定位焊盤19並被電學地連 接到焊盤12.


本發明在附圖中以示例的方式但並非限制性地示出，附圖中相同 的標號表示相似的組成部分，其中
圖1以拓樸結構形式圖解了帶有受限焊盤間距的已知集成電路； 圖2以截面圖形式圖解了帶有重疊互連的圖1中集成電路的焊
盤；
圖3-18以拓樸結構形式或截面圖形式圖解了根據本發明具有細 間距互連的集成電路.
熟練的技術人員知道圖中圖解組成部分，是為簡明和清晰起見， 沒有一定地按比例繪製.例如，圖中一些組成部分的尺寸相對於其他 組成部分可能私改大，以幫助提高對本發明實施例的理解.
具體實施例方式
困3中圖解根據本發明帶有互連的集成電路40.在圖解形式中， 提供了多個單元晶片焊盤，例如單元晶片焊盤42 、單元晶片焊盤44 、 單元晶片焊盤46和單元晶片焊盤48.應該了解，術語"單元晶片焊盤" 是接觸焊盤的一種形式.此處描述的結構，除了單元晶片(die)以外，還可以容易地在表面上的半導體或電子器件中實現.例如，此處描述 的結構可以在泉蓋著多個層的一層上實現，所迷的多個層復蓋著芯
片，或者可以在印刷電路板上實現.單元晶片焊盤42、 44、 46和48 中的每一個都相互橫向平行放置並儘量在物理上相互靠近以便可靠 地製造集成電路IO.在一種形式中，單元晶片烀盤42、 44、 46和48 的間距或間隔距離為100微米(microns)或更小.在圖解形式中， 單元晶片焊盤42、 44、 46和48位於與集成電路40的邊緣相鄰的位 置.但是，應該了解，可以選擇集成電路40內的其他位置放置單元 晶片焊盤42、 44、 46和48.
覆蓋集成電路40和單元晶片焊盤42、 44、 46和48的一部分的 是介電層50.在困解形式中，單元晶片焊盤42、 44、 46和48有兩個 邊緣與平行於相鄰的集成電路周線的兩條線路對齊.在圖解形式中，
單元晶片焊盤42、 44、 46和48基本上為長方形.應該了解，接觸焊 盤的其他幾何形狀也可以實現，包括圃形、正方形、八邊形和其他多 邊形.
圖4中圖解沿直線4-4截取的單元晶片焊盤46的截面圖.單元 晶片焊盤46在集成電路40的襯底52內部形成.覆蓋單元晶片焊盤 46的是介電層50.介電層50可以由多種絕緣材料中的任何一種製成， 例如氧化物、氮化物、來自三菱氣體和化學品公司的雙馬來醯亞胺三 漆(BT)、來自陶氏化學公司(Dow Chemical)的雙苯並環丁烯、 羅門哈斯(Rohm and Haas)製造的Intervia 8010、或聚合體基幹膜 電介質.選用的材料可以是也可以不是可光限定(photodefinable)的， 可以通過諸如層壓或旋塗等多種技術施用.
圍5中圖解集成電路40的進一步加工。溝槽或開口 54在介電層 SO中形成.開口 54的長度沿集成電路周線方向，寬度在羊元晶片焊 盤42、 44、 46和48沿其對齊的兩條線路之內.溝槽或開口 54可以 通過例如光限定(photodefmition)或雷射燒蝕等方法形成.
圍6中圖解大體上沿圖5中的線6-6截取的集成電路40的截面 圖.在圖解形式中，開口 54的位置僅與單元晶片焊盤46寬度的一部分重疊.雖然開口 54的側壁以傾斜的方式圖解，但應該了解，形成 開口 54的側壁時可以使其基本豎直.
圖7中圖解集成電路40的進一步加工.開口 54形成之後，種子 層56 (因另一層從該層形成而得名)覆蓋在介電層50和單元晶片焊 盤42、 44、 46和48上形成。種子層56又可稱為用於電鍍的總線層 (bus layer).在一個實施例中，種子層56通過沉積鈦、鵠、銅、 鈦銅、鈦鴒銅或適合用作種子層的其他金屬或金屬組合中的一種而形 成.在另一種形式中，種子層56可以通過化學鍍銅形成.
圖8中圖解大體上沿圖7中的線8-8截取的集成電路40的截面 圖.在圖解形式中，種子層56相對於介電層50的厚度是一層薄膜. 種子層56是沉積的覆蓋層，因此在開口 54中及介電層50上形成.
圖9中圖解集成電路40的進一步加工.一層光刻膠58覆蓋在集 成電路40上形成，並直接形成到種子層56上.在一個實施例中，光 刻膠58通過旋轉操作或噴塗形成.在其他形式中，可以形成一光刻 膠58的片狀膜(laminar film ).
圖10中圖解大體上沿圖9中的線10-10截取的集成電路40的截 面圖.光刻膠58的膜以基本上充滿開口 54的方式圖解.光刻膠58 中的小坑或凹陷區域可以直接出現在開口 54上。
圖11中圖解集成電路40的進一步加工，其中多個走線開口 60、 62、 64和66通過圖案化光刻膠58而形成.光刻膠58的圖案化產生 尺寸基本均勻的走線開口 60、 62、 64和66，所迷走線開口分別使單 元晶片焊盤42、 44、 46和48暴露.圖案化形成走線開口 60、 62、 64 和66，每個走線開口均有走線開口寬度68.為了使被定義為兩相鄰 走線之間間隔的間距最小化，在一種形式中，開口 60、 62、 64和66 中每個開口的最小寬度發生在單元晶片焊盤上.雖然開口 60、 62、 64 和66中每個開口都以基本相同的尺寸困解，但應該了解，光刻膠58 可以按預定的困形圖案化使得開口 60、 62、 64和66的尺寸是不同的. 開口 60、 62、 64和66以在由開口 54形成的溝槽內一點處右側結束 的方式圖解.但是，如果需要的話，開口60、 62、 64和66可以向右延伸超過開口 54.
困12中困解沿圖11中的線12-12截取的集成電路40的截面圖. 在困解形式中，開口 64從困的左側延伸到開口 54內的一點.在一種 替代形式中，如果需要的話，開口 64也可以向右延伸超過開口 54， 使得一個開口出現在圖12最右側部分的介電層50和種子層56上. 但是，如圖12中所示，右側的一部分光刻膠58保留完好，覆蓋著種 子層56，以便繼續掩蔽種子層56.
圖13中圖解集成電路40的進一步加工，其中，開口 60、 62、 64和66中的每個開口中形成導電材料以便形成諸如金屬走線70、72、 74和76等導電線路.金屬走線70、 72、 74和76分別與單元晶片焊 盤42、 44、 46和48直接接觸，但仍然通過金屬走線70、 72、 74和 76之間的種子層56—起保持電學短路.在一種形式中，該金屬為銅， 但是應該了解，也可以形成其他金屬和其他導電材料.在圖解的工藝 中，金屬是通過用種子層56在開口 60、 62、 64和66中鍍金屬的電 鍍法形成的.應該了解，可以使用諸如化學鍍等其他金屬化工藝.
圖14中圖解沿圖13中的線14-14截取的截面圖.金屬走線74 覆蓋一部分種子層56並延伸到開口 54以便與單元晶片焊盤46接觸. 應注意到的是，金屬走線74的厚度沿長度方向是基本均勻的.由於 種子層S6和金屬走線74都可導電，因此形成到單元晶片焊盤46的 電學連接.請注意，如圖13所示，種子層56繼續使金屬走線70、 72、 74和76電學短路.圖解的金屬走線74延伸到圖14左側並可以被進 一步圖案化以便連接到同一層級中的其他電路(未示出)或連接到集 成電路40的其他層級(未示出).在另一種形式中，金屬走線74可 以延伸到開口 54的右側以便敷設在圖14右側的介電層50之上.在 這樣一種替代形式中，右側的光刻膠58被除去以便允許金屬在種子 層56上形成.
圖15中圖解集成電路40的進一步加工，其中，剩餘的光刻膠 58和種子層56已經被除去.此去除步稞除去金屬走線70、 72、 74和 76之間的種子層56，將走線隔離並形成各個走線到其各自的單元晶片焊盤的觸點.在一種形式中，光刻膠58剩餘部分用化學剝離工藝 剝離，種子層56剩餘部分用刻蝕法除去.
圖16中困解大體上沿圖15中的線16-16截取的集成電路40的 截面圖.在圖解形式中，開口 54圖解與單元晶片焊盤46的預定部分 進行電接觸的金屬走線74.在圖解形式中，目前只暴露了單元晶片焊 盤46的大體上靠左側的一部分，這是光刻膠58之前所在之處.在另 一種形式中，暴露了整個單元晶片焊盤46以便允許導線延伸出入單 元晶片焊盤46的相對兩側.
圖17中圖解集成電路40的進一步加工，其中，形成介電層80 覆蓋並接觸所有金屬走線70、 72、 74和76、單元晶片焊盤42、 44、 46和48的暴露部分以及介電層50的一部分.介電層80進一步起隔 離金屬走線70、 72、 74和76的作用.應該了解，在該工藝方法的這 一點上，可以添加附加電路層(未示出)以便實現需要的電路功能. 請注意，金屬走線70、 72、 74和76中任何兩者之間的間距都是從導 電走線中心到相鄰導電走線中心的距離.因此，金屬走線70、 72、 74 和76中的任何兩者之間的間距都等於兩根相鄰導電走線之間的間隔 距離加上一根導電走線的寬度，假定每根導電走線的寬度基本相同。 在圖解結構中金屬走線70、 72、 74和76中任何兩者之間的間距基本 上小於圖l所示金屬互連16和18之間的間距.
困18中困解沿圖17中的線18-18截取的集成電路結構40的截 面困.在困18中，介電層80襲蓋並接觸金屬走線74、單元晶片焊盤 46的暴露部分及介電層50的一部分.從圖中可以很容易地看出，介 電層80可以在開口 54內輕微凹陷.可以用傳統的平整化技術使介電 層80的暴露表面進一步平整化.
在一種形式中，圖3-18中所困解結構的間距是困1中集成電路 的間距的三分之一.這是單元晶片空間中顯著的節約，能使電路基本 上變得更加小型化.通過使用溝槽式過孔，其中過孔的上半部分中沒 有焊盤，實現了顯著地縮小兩個接觸焊盤之間的間距.
現在應該意識到，已經提供了半導體互連和製造半導體互連的方法.連續的溝槽跨越兩個或更多個焊盤在第一方向上形成.在笫二方 向上，對於每個焊盤，形成一個導電排或金屬走線，該導電排或金屬 走線是連續的並從焊盤之上的一個抬高的層級(即在焊盤平面以外) 過渡到一個較低的層級以便與焊盤接觸.如果需要的話，此結構也可 以以顛倒的形式使用(即上下翻轉).應注意到的是，覆蓋電介質開 口的那部分導電線路不需要覆蓋開口的全部周線或區域.
此處講授的方法對製造與半導體器件的互連非常有用.例如，當 互連結構被附著於半導體晶片時，可能有與通過工具執行的對準有關 的晶片漂移，所述工具被用來形成到晶片焊盤的導電走線.由於金屬
走線70、 72、 74和76的寬度小於與之相連的單元晶片焊盤的寬度， 因此，只要晶片漂移不超過最大漂移值，晶片漂移誤差就被自動補償。 此處已經公開一種不需要過孔(亦即使將被接觸的下層焊盤暴露的電 介質中的開口)具有覆蓋或過孔定位焊盤的互連結構.介電層上表面 上的導電走線被困案化以便在不使用覆蓋焊盤(cover pad)的情況下脫 離導電走線所在的平面之外並落入開口內.導電走線互連可以沿集成 電路的周線或邊緣放置，或者可以放在集成電路內部的任何其他位 置。
在前迷說明書中，已經參照具體實施例對本發明進行了描述.但 是， 一名本領域的普通技術人員知道，可以做出多種變更和修改而不 脫離權利要求中闡述的本發明的範圍.例如，雖然金屬走線70、 72、 74和76是以與溝槽或開口 54的方向垂直的形式困解的，但金屬走線 可以與開口 54成其他角度形成.雖然金屬走線70、 72、 74和76被 描述為通過傳統電鍍工藝形成，但也可以用其他已知工藝來形成金屬 走線.單元晶片焊盤46在其他應用中可以用作導電焊盤.例如，可 以使用集成電路板或其他類型襯底上的焊盤.可以使用各種類型的金 屬和金屬合金.還應該了解，可以使用諸如導電環氣樹脂等各種導電 材料.因此，說明書和附圖應將被視為說明性的而不是限制性的，意 在使所有此類修改都包含在本發明範圍內.
在一種形式中，此處提供了 一種用於接觸集成電路接觸焊盤的方法.集成電路和接觸焊盤上提供有介電層.介電層中形成開口以便使 接觸焊盤暴露，由此除去相鄰接觸焊盤之間的一部分介電層，開口形 成之後，種子層在介電層和接觸焊盤上形成.光刻膠層在種子層上形 成.光刻膠層被圖案化以便在剩餘部分的光刻膠層中形成到接觸焊盤 的開口.這些開口形成有寬度的線路，剩餘部分的光刻膠層掩蔽第一 部分種子層.剩餘部分的光刻膠層及第一部分種子層被除去.
在一種形式中，光刻膠層的圖案化使開口中的種子層暴露並用剩 餘部分的光刻膠層覆蓋第一部分種子層.剩餘部分的光刻膠層被除去 以及笫一部分種子層被除去.在一種形式中，接觸焊盤的間距不大於
70微米.
在一種形式中，接觸焊盤沿著集成電路的周線，種子層含有鈦、 鎢或銅中的至少一種.在另一種形式中，這三種金屬全部在種子層中 使用.
在一種形式中，線路的最小寬度發生在接觸焊盤上.在另一種形 式中，剩餘部分的光刻膠層覆蓋一部分接觸焊盤.在另一種形式中， 接觸焊盤有兩個邊緣沿著與相鄰的集成電路周線平行的兩條線路對 齊，介電層中開口的長度是沿著集成電路的周線方向，而寬度在兩條 線路之內.
在另一種形式中，集成電路結構上提供有互連結構，其中，集成 電路結構有多個接觸焊盤.有多個線路布在集成電路結構上，這些線
路具有在與接觸焊盤相鄰的區域中的走線部分和在接觸焊盤上的接 觸部分.接觸部分與接觸焊盤電接觸.走線部分在介電層上，接觸焊 盤在介電層的一個單獨開口中.在一種形式中，接觸焊盤是相鄰的， 其間距不大於70微米.在一種形式中，走線部分有一個寬度，接觸 部分的寬度不超過走線部分的最小寬度.接觸焊盤有兩個邊緣沿著與 相鄰的集成電路周線平行的兩條線路對齊，其中，介電層中開口的長 度沿著集成電路的周線方向，而寬度在兩條線路之內.
在另一種形式中，提供了一種形成到笫一接觸焊盤的第一導電線 路的方法.笫一接觸焊盤在一部分笫一介電層上.種子層在笫一介層和笫一接觸焊盤上形成.光刻膠層在笫一介電層上形成.光刻膠層 被困案化以便在光刻膠層中形成笫一開口並留下剩餘部分的光刻膠 層.該開口具有在與第一接觸焊盤相鄰的區域中的第一走線部分和在 笫一接觸焊盤上的第一接觸部分.第一接觸部分與第一接觸焊盤電接 觸.笫一走線部分有一個寬度，第一接觸部分的寬度基本上不超過第 一走線部分的最小寬度.導電材料在第一開口中形成以便與第一接觸 部分中的笫一接觸焊盤電接觸並在笫一走線部分中形成笫一導電走 線，由此形成笫一導電線路.在另一種形式中，笫二介電層在第一介 電層上形成.笫二介電層中形成一個開口，其中，第一接觸焊盤在第 二介電層的開口中.第一走線部分在笫二介電層上.
在另 一種形式中，光刻膠層被困案化以便使開口中的種子層暴露 並用剩餘部分的光刻膠層覆蓋種子層的第一部分.剩餘部分的光刻膠 層被除去以及種子層的第一部分被除去.在一種形式中，種子層至少 為鈦、鵠或銅中的一種.在另一種形式中，第二導電線路與第二接觸 焊盤接觸，其中，第二接觸焊盤在笫一介電層的笫二部分上.種子層 在笫二接觸焊盤上形成.光刻膠層被圖案化以便在光刻膠層中形成第 二開口.笫二開口具有在與笫二接觸焊盤相鄰的區域中的第二走線部 分和在笫二接觸焊盤上的第二接觸部分.第二接觸部分與笫二接觸焊 盤電接觸.第二走線部分有一個寬度，第二接觸焊盤的寬度基本上不 超過笫二走線部分的最小寬度.在一種形式中，導電材料在第二開口 中形成以便與第二接觸部分中的笫二接觸焊盤電接觸，笫二導電走線 在笫二走線部分中形成，由此形成笫二導電線路.在另一種形式中，
笫一接觸焊盤與笫二接觸焊盤以不大於70微米的間距被隔開.在又 一種形式中，第二介電層在第一介電層上形成.第二介電層中形成一 個開口，其中，笫一接觸焊盤和笫二接觸焊盤在笫二介電層的開口中. 直接在第一接觸焊盤與笫二接觸焊盤之間有一個區域.笫一走線部分 和笫二走線部分在第二介電層上，笫二介電層中的開口包含直接在笫 一接觸焊盤與笫二接觸焊盤之間的區域.
益處、其他好處和解決方案已經在上文中針對具體實施例進行了描述.但是所迷益處、好處、問題解決方案及可能導致任何益處、好 處和解決方案發生或變得更明顯的任何組成部分均不得解釋成任何 一項或全部權利要求的決定性的、必需的或本質性的特徵或組成部 分.如此處所使用的，術語"包含"，"包括，，或其任何其他變體旨在包 括非排他性的包含，使得包含一個組成部分列表的工藝、方法、物件、 或裝置不僅包括列表中的那些組成部分，而且可以包括未明確列出或 為此類工藝、方法、物件或裝置所固有的其他組成部分.如此處所使 用的，術語"一個"被定義為一個或多個.如此處所使用的，術語"多 個"被定義為兩個或兩個以上.如此處所使用的，術語"另一個，，被定 義為至少有笫二個或更多.如此處所使用的，術語"包括"和/或"具有，， 被定義為"包含"(即開放型語言).如此處所使用的，術語"耦合"被 定義為連接，但不一定是直接連接，也不一定是機械連接.
權利要求
1. 一種用於與集成電路的接觸焊盤接觸的方法，其包括在集成電路和接觸焊盤之上提供介電層；在介電層中形成開口以便使接觸焊盤暴露，由此除去相鄰接觸焊盤之間的一部分介電層。在形成開口之後，在介電層和接觸焊盤之上形成種子層；在種子層之上形成光刻膠層；將光刻膠層圖案化以便在光刻膠層中形成到接觸焊盤的開口，其中，光刻膠層中的開口形成有寬度的線路，其中光刻膠層的剩餘部分掩蔽種子層的第一部分；在光刻膠層的開口中形成金屬以便與接觸焊盤實現電接觸；除去光刻膠層的剩餘部分；和除去種子層的第一部分。
2. 如權利要求l所述的方法，其中，將光刻膠層圖案化的步驟 使光刻膠層的開口中的種子層暴露並用光刻膠層的剩餘部分覆蓋種 子層的第一部分。
3. 如權利要求1所述的方法，其中，接觸焊盤的間距不大於70 微米.
4. 如權利要求l所述的方法，其中，接觸焊盤沿著集成電路的 周線.
5. 如權利要求l所述的方法，其中，種子層包含鈦、鎢或銅中 的至少一種。
6. 如權利要求l所述的方法，其中，線路的最小寬度發生在接觸焊盤之上.
7. 如權利要求l所述的方法，其中，光刻膠層的剩餘部分覆蓋 接觸焊盤的一部分，
8. 如權利要求l所述的方法，其中，接觸焊盤有兩個邊緣沿著 與相鄰的集成電路周線平行的兩條線路對齊，其中，介電層中開口的 長度沿著集成電路的周線，而寬度在所述兩條線路之內.
9. 一種集成電路結構之上的互連結構，其中，集成電路結構具 有多個接觸焊盤，其包括多個布在集成電路之上的線路，其具有在與多個接觸焊盤相鄰的 區域中的走線部分和在多個接觸焊盤之上的接觸部分，其中接觸部分與多個接觸焊盤電接觸；和走線部分在介電層之上，多個接觸焊盤在介電層的一個單 獨開口中.
10. 如權利要求9所述的互連結構，其中，多個接觸焊盤相鄰且 間距不大於70微米.
11. 如權利要求9所述的互連結構，其中 走線部分有一個寬度；和接觸部分的寬度不超過走線部分的最小寬度。
12. 如權利要求11所述的互連結構，其中，多個接觸焊盤有兩 個邊緣沿著與相鄰的集成電路結構周線平行的兩條線路對齊，其中， 介電層中的單獨開口的長度沿著集成電路結構的周線，而寬度在所述 兩條線路之內。
13. —種形成到第一接觸焊盤的第一導線線路的方法，其中，第一接觸焊盤在笫一介電層的一部分之上，其包括 在笫一介電層和第一接觸焊盤之上形成種子層； 在笫一介電層之上形成光刻膠層；將光刻膠層圖案化以便在光刻膠層中形成第一開口並留下光刻 膠層的剩餘部分，其中第 一開口具有在與第 一接觸焊盤相鄰的區域中的笫 一走線 部分，且笫一開口具有在笫一接觸焊盤之上的第一接觸部分，第一接觸部分與第一接觸焊盤實現電接觸；第一走線部分有一個寬度；和第 一接觸部分的寬度基本上不超過笫 一走線部分的最小寬 度；和在笫一開口中形成導電材料以便與第一接觸部分中的第一接觸焊盤實現電接觸並在笫一走線部分中形成笫一導電走線，由此形成笫 一導電線路.
14. 如權利要求13所述的方法，進一步包括 在第一介電層之上形成第二介電層；和 在第二介電層中形成開口；其中第一接觸焊盤在第二介電層中的開口內；和 第一走線部分在第二介電層之上.
15. 如權利要求13所述的方法，其中，將光刻膠層圖案化的步 稞使光刻膠層的笫一開口中的種子層暴露並用光刻膠層的剩餘部分 夜蓋種子層的第一部分，其進一步包括除去光刻膠層的剩餘部分；和 除去種子層的第一部分.
16. 如權利要求13所述的方法，其中，種子層包含鈦、鵠和銅。
17. 如權利要求13所述的方法，其中該方法進一步用於形成到笫二接觸焊盤的第二導電線路，其中， 笫二接觸焊盤在第一介電層的笫二部分之上，形成種子層的步猓的進一步特徵在於其在第二接觸焊盤之上； 將光刻膠層圖案化的步驟的進一步特徵在於在光刻膠層中形成 笫二開口，其中第二開口具有在與第二接觸焊盤相鄰的區域中的第二走線 部分，且第二開口具有在第二接觸焊盤之上的第二接觸部分； 第二接觸部分與笫二接觸焊盤電接觸； 第二走線部分有一個寬度；和第二接觸部分的寬度基本上不超過第二走線部分的最小寬 度；和形成導電材料的步猓的進一步特徵在於在第二開口中形成導電 材料以便與第二接觸部分中的第二接觸烊盤實現電接觸，並在第二走 線部分中形成第二導電走線，由此形成第二導電線路。
18. 如權利要求17所述的方法，其中，第一接觸焊盤與第二接 觸焊盤以不大於70微米的間距被隔開.
19. 如權利要求17所述的方法，其進一步包括 在第一介電層之上形成第二介電層；和 在笫二介電層中形成開口；其中第一接觸焊盤和第二接觸焊盤在第二介電層中的開口內； 直接在笫一接觸焊盤與笫二接觸焊盤之間有一個區域；第一接觸部分和第二接觸部分在笫二介電層之上；和 笫二介電層中的開口包括直接在第一接觸焊盤與第二接觸 焊盤之間的區域.
20. 如權利要求17所述的方法，其中，第一接觸焊盤和第二接 觸焊盤沿著集成電路的周線。
全文摘要
本發明在接觸焊盤(contact pads)處不需要定位焊盤(capturepads)的情況下通過使用延伸到觸點的走線(70、72、74、76)實現細間距接觸(42、44、46、48)。理想地避免了使用定位焊盤，因為它們的直徑大於其所附著的線路。相鄰的接觸焊盤更適宜地出現在介電層的相同開口中。到接觸焊盤(42、44、46、48)的走線(70、72、74、76)在一條直線上，使得在線路與接觸焊盤接觸的位置不需要加寬。線路(70、72、74、76)在到達接觸焊盤之前可以加寬，但在接觸焊盤處不可以，它們基本上在線路的最小寬度處。因此，接觸焊盤的間距可以比使用定位焊盤時小得多。
文檔編號H01L21/44GK101305453SQ200680041548
公開日2008年11月12日 申請日期2006年10月11日 優先權日2005年11月7日
發明者G·R·雷爾, R·J·溫澤爾 申請人:飛思卡爾半導體公司