一種快閃記憶體及其製作方法與流程

2023-05-03 00:15:02

本發明實施例涉及半導體鄰域，尤其涉及一種快閃記憶體及其製作方法。

背景技術：

隨著半導體技術的不斷發展，性能優良的非易失性存儲器即快閃記憶體備受關注。

現有技術中常採用柵極自對準工藝製作快閃記憶體器件，其工藝簡單成本低，但是由於形成源極時需要獲得的溝槽深寬比很大，導致控制柵刻蝕和源極刻蝕過程中的光阻殘餘很難淸乾淨，而殘餘的光阻又會阻礙後續源極離子注入過程，導致晶片中一些存儲單元電流偏低，降低了晶片中存儲單元的電流均勻性，影響晶片的運行效率和可靠性。隨著存儲單元特徵尺寸進一步縮小，工藝過程中的溝槽深比必將進一步增大，光阻殘餘的弊端會隨之會越來越嚴重。

技術實現要素：

本發明提供一種快閃記憶體及其製作方法，以提高晶片的運行效率和可靠性。

第一方面，本發明實施例提供了一種快閃記憶體的製作方法，所述方法包括：

提供襯底，在所述襯底上形成有源區和淺溝槽隔離區，並在所述有源區上依次形成第一氧化層、浮柵層、介質層和控制柵層；

在所述控制柵層上形成包含第一凹槽的氮化矽層；

在所述第一凹槽內露出的控制柵層上形成第二氧化層，並形成第二凹槽；

在所述第二凹槽底部露出的有源區和與所述有源區相鄰的淺溝道隔離區上 分別形成源極以及源極端導電溝槽；

在所述第一凹槽和所述第二凹槽內形成第三氧化層，去除剩餘的氮化矽層、多餘的控制柵層、多餘的介質層、多餘的浮柵層和多餘的第一氧化層，以形成柵極；

依次形成柵極氧化層壁、漏極和接觸窗。

第二方面，本發明實施例還提供了一種快閃記憶體，所述快閃記憶體由本發明任一實施例所述的製作方法製得。

本發明通過在襯底上依次製備淺溝槽隔離結構、浮柵結構、介質層和控制柵層，將形成於控制柵層上具有第一凹槽的氮化矽層，以及形成於所述第一凹槽內介質層上的第三氧化層作為掩體，通過刻蝕、離子注入工藝形成源極、柵極以及源極端導電溝槽，再依次形成柵極氧化層壁、漏極和接觸窗，在刻蝕過程中未使用光阻，避免了光阻殘餘難於清除乾淨導致的離子注入受阻現象，提高了晶片的運行效率和可靠性。

附圖說明

圖1a是現有技術中採用源極自對準工藝製備快閃記憶體的版圖示意圖；

圖1b-圖1e是沿著圖1a中aa'線的剖面圖；

圖1f是沿著圖1a中bb'線的剖面圖；

圖2為本發明實施例一中提供的快閃記憶體的製作方法的流程示意圖；

圖3a-圖3l是本發明實施例一中提供的快閃記憶體的製作方法的示意圖。

具體實施方式

下面結合附圖和實施例對本發明作進一步的詳細說明。可以理解的是，此處所描述的具體實施例僅僅用於解釋本發明，而非對本發明的限定。另外還需要說明的是，為了便於描述，附圖中僅示出了與本發明相關的部分而非全部結構。

圖1a是現有技術中採用源極自對準工藝製備快閃記憶體的版圖示意圖。如圖1a所示，控制柵層11與有源區12垂直相交，交點為器件的柵極13，柵極13的一端為器件的漏極14，另一端為器件的源極15，其中，漏極14通過接觸窗16引出，源極15通過源極端導電溝槽引出。圖1b-圖1e是沿著圖1a中aa'線的剖面圖，如圖1b所示，在襯底上形成有源區(未示出)和淺溝槽隔離區(未示出)，在有源區依次形成第一氧化層17和浮柵層18，通過對浮柵層18進行電化學機械拋光獲得表面平整的浮柵結構，然後在浮柵結構表面形成介質層19，並在介質層19上形成控制柵層11，在控制柵層11上形成光阻層20並進行顯影，露出源極區對應的控制柵層11上表面。如圖1c所示，使用幹法刻蝕將源極區對應的控制柵層11、介質層19、浮柵層18以及第一氧化層17去掉，漏出襯底表面。然後重新鋪上光阻，將源極區以及與源極區相鄰的無源區內光阻去掉，經離子注入同時形成有源區的源極和無源區的源極端導電溝槽。如圖1d所示，離子注入過程形成了源極15。圖1f是沿著圖1a中bb'線的剖面圖，圖1f對應的區域包括源極區以及與源極區相鄰的淺溝槽隔離區，如圖1f所示，採用幹法刻蝕將淺溝槽隔離區中溝道隔離結構內的氧化物去除，接著進行離子注入，形成源極端導電溝槽21，源極端導電溝槽21與源極15相鄰設置。如圖1e所示，最後依次形成保護側壁22、漏極14以及接觸窗16。

現有技術中製備快閃記憶體的工藝使用了光阻，但隨著器件特徵尺寸的不斷減小， 形成源極時需要獲得的溝槽深寬比越來越大，導致刻蝕過程中光阻殘餘很難清乾淨，阻礙離子注入，進而降低形成晶片中器件單元的電流均勻性，影響晶片的運行效率和可靠性。

針對上述問題，本發明提供了一種快閃記憶體的製作方法，該方法未使用光阻，通過使用氮化矽作為硬掩膜，並配合使用氧化層，實現了快閃記憶體器件的製備，解決了光阻殘餘帶來了問題，提高了晶片的運行效率和可靠性。

實施例一

圖2為本發明實施例中提供的快閃記憶體的製作方法的流程示意圖，如圖2所示，該方法可以包括以下步驟：

步驟210、提供襯底，在所述襯底上形成有源區和淺溝槽隔離區，並在所述有源區上依次形成第一氧化層、浮柵層、介質層和控制柵層。

步驟220、在所述控制柵層上形成包含第一凹槽的氮化矽層。

步驟230、在所述第一凹槽內露出的控制柵層上形成第二氧化層，並形成第二凹槽。

其中，在所述第一凹槽內露出的控制柵層上形成第二氧化層，並形成第二凹槽，可以包括：在所述第一凹槽內露出的控制柵層上以及所述氮化矽層的側壁和上表面形成第二氧化層；依次對所述第二氧化層、所述控制柵層、所述介質層、所述浮柵層和所述第一氧化層進行刻蝕，以形成所述第二凹槽。

步驟240、在所述第二凹槽底部露出的有源區和與所述有源區相鄰的淺溝道隔離區上分別形成源極以及源極端導電溝槽。

其中，在所述第二凹槽底部露出的有源區和與所述有源區相鄰的淺溝道隔 離區上分別形成源極以及源極端導電溝槽，可以包括：對所示第二凹槽底部露出的有源區和與所述有源區相鄰的淺溝道隔離區同時進行離子注入，以形成所述源極以及所述源極端導電溝槽。

步驟250、在所述第一凹槽和所述第二凹槽內形成第三氧化層，去除剩餘的氮化矽層、多餘的控制柵層、多餘的介質層、多餘的浮柵層和多餘的第一氧化層，以形成柵極。

其中，去除剩餘的氮化矽層、多餘的控制柵層、多餘的介質層、多餘的浮柵層和多餘的第一氧化層，以形成柵極，可以包括：採用磷酸剝離剩餘的氮化矽層；通過刻蝕去除多餘的控制柵層、多餘的介質層、多餘的浮柵層和多餘的第一氧化層，以形成柵極。

步驟260、依次形成柵極氧化層壁、漏極和接觸窗。

本實施例通過在襯底上依次製備淺溝槽隔離結構、浮柵結構、介質層和控制柵層，將形成於控制柵層上具有第一凹槽的氮化矽層，以及形成於所述第一凹槽內介質層上的第三氧化層作為掩體，通過刻蝕、離子注入工藝形成源極、柵極以及源極端導電溝槽，再依次形成柵極氧化層壁、漏極和接觸窗，在刻蝕過程中未使用光阻，避免了光阻殘餘難於清除乾淨導致的離子注入受阻現象，提高了晶片的運行效率和可靠性。

以下以65nm左右節點的nor非易失快閃記憶體的製作方法為例。

參考圖3a所示，提供襯底，在襯底07上形成有源區08和淺溝槽隔離區09。其中，所述襯底07可以為多晶矽襯底。本發明對襯底07的材料不作具體限定，所述襯底07可以為半導體襯底，也可以是複合結構襯底。該半導體襯底的材料可以包括矽、鍺、鍺化矽、砷化鎵等。

參照圖3b所示，在淺溝槽隔離區內形成淺溝槽氧化層10，填充所述淺溝槽隔離區。參考圖3c所示，在有源區(未示出)上依次形成第一氧化層17、浮柵層18、介質層19和控制柵層11。需要說明的是，為使描述的結構更為直觀，圖3c所示為有源區剖面圖，與圖3a-圖3b所示剖面圖的剖向垂直。所述第一氧化層17為隧道氧化層，其材料可以是氧化矽。介質層19的厚度可以為且介質層19可以為氧化物-氮化物-氧化物結構。此外，控制柵層11的厚度可以為

還需要說明的是，由於第一氧化層17和淺溝槽隔離結構中填充的材料均為氧化物，一般均採用氧化矽，且第一氧化層17厚度小，因此第一氧化層17可以形成於整個襯底上，以省略第一氧化層17的圖形化過程，簡化工藝。浮柵層18和介質層19則依次形成於有源區的柵極區內，各存儲單元的浮柵結構彼此分離，以使各存儲單元可以獨立工作。而存儲單元陣列中，同行的各存儲單元的控制柵則通過連續的控制柵層11連接，所述連續的控制柵層11作為字線，為連接的各存儲單元提供控制信號，配合位線確定工作的存儲單元。

參考圖3d所示，在所述控制柵層11上形成包含第一凹槽30的氮化矽層31。其中，氮化矽層31可以使用爐管生長，其厚度可以為首先沉積整層的氮化矽層31，然後經顯影和幹法刻蝕形成第一凹槽30。

參考圖3e所示，在所述第一凹槽內露出的控制柵層11上以及所述氮化矽層31的側壁和上表面形成第二氧化層32。其中，第二氧化層32可以使用化學氣相沉積法製備，其厚度可以為

參考圖3f所示，依次對所述第二氧化層32、所述控制柵層11、所述介質層19、所述浮柵層18和所述第一氧化層17進行刻蝕，以形成所述第二凹槽33。其 中，第二凹槽33對應源極。採用幹法刻蝕工藝刻蝕所述第二氧化層32、第二凹槽33對應的所述控制柵層11、所述介質層19、所述浮柵層18和所述第一氧化層17。需要說明的是，氮化矽層31屬於硬掩膜體，基本不會受到本實施例中幹法刻蝕的影響，第一凹槽內的第二氧化層32厚度較大，雖受到幹法刻蝕影響，但依舊保留了靠近氮化矽層31的部分體積，形成氮化矽氧化壁。

還需要說明的是，第二凹槽33包括有源區第二凹槽和淺溝槽隔離區第二凹槽，均在同一刻蝕工藝步驟中完成，且淺溝槽隔離區第二溝槽對應的淺溝槽隔離結構中填充的氧化物也在上述工藝步驟中通過幹法刻蝕去除，以避免所述氧化物對後續工藝中形成源極端導電溝槽時進行的離子注入進行阻擋。

參考圖3g所示，第二溝凹槽33位於有源區的部分底部漏出有源區中的源極區，通過離子注入工藝形成源極15。圖3h是本發明實施例一提供的nor型快閃記憶體在與圖3g同一離子注入過程中沿垂直於淺溝槽結構方向的斷面結構示意圖，所述斷面僅包括源極和與源極相鄰的淺溝槽隔離區。如圖3h所示，源極端導電溝槽21與對應源極15相鄰，源極15和源極端導電溝槽21通過同一離子注入形成，因此源極15和源極端導電溝槽21的摻雜區厚度相同，存儲單元陣列中位於同行的各存儲單元源極15通過源極端導電溝槽21引出。需要說明的是，源極端導電溝槽21的形狀與淺溝槽隔離結構中形成的溝槽結構相似，一般為梯形，在進行離子注入時，所述梯形的底部和側壁均會注入離子，且為提高源極端導電溝槽21的電性能，一般會對所述側壁進行傾角注入，使源極端導電溝槽21底部和側壁的摻雜區厚度相等。

參考圖3i所示，在所述第一凹槽和所述第二凹槽內形成第三氧化層34。需要說明的是，第三氧化層34用以填充所述第一凹槽和所述第二凹槽，形成的多 餘第三氧化層34通過化學機械拋光工藝去除。

參考圖3j所示，去除剩餘的氮化矽層。需要說明的是，剩餘的氮化矽層對應有源區的漏極和與所述漏極相鄰的淺溝槽隔離區，去除多餘的氮化矽層後，漏極對應的控制柵層11表面露出，具體的，可以採用磷酸剝離剩餘的氮化矽層。此外，由於各存儲單元柵極僅存在於有源區的柵極區，因此漏極對應的控制柵層11、介質層19、浮柵層18和第一氧化層17屬於多餘結構。

參考圖3k所示，去除多餘的控制柵層11、多餘的介質層19、多餘的浮柵層18和多餘的第一氧化層17，以形成柵極。具體的，可以通過刻蝕去除多餘的控制柵層11、多餘的介質層19、多餘的浮柵層18和多餘的第一氧化層17，以形成柵極13。

需要說明的是，本實施例保留第三氧化層34。一方面，第二凹槽內的第三氧化層34與柵極直接接觸，可作為柵極氧化壁，另一方面，避免了因去除第三氧化層34帶來的汙染和雜質。

參考圖3l所示，依次形成柵極氧化層壁22、漏極14和接觸窗16。所述柵極氧化層壁22緊貼柵極，僅形成於柵極側壁上，用於保護柵極，並起到電絕緣作用，避免各電極之間的相互影響。需要說明的是，由於保留了第三氧化層34，柵極氧化壁22僅在柵極遠離第三氧化層34的側壁上形成即可。漏極14通過離子注入工藝形成，其使用的離子電極性與形成源極時注入的離子電極性相同。接觸窗16形成於漏極14上，其與對應漏極14接觸表面面積小於所述漏極14的面積，用於將所述漏極14引出。

本發明實施例中提供的快閃記憶體的製作方法中，相比傳統工藝省略了光阻的使用，避免了光阻殘餘難於清除乾淨導致的離子注入受阻現象，提高了晶片的運 行效率和可靠性。

本發明實施例還提供一種快閃記憶體，所述快閃記憶體可以由本發明任意實施例提供的快閃記憶體的製作方法製得。

注意，上述僅為本發明的較佳實施例及所運用技術原理。本領域技術人員會理解，本發明不限於這裡所述的特定實施例，對本領域技術人員來說能夠進行各種明顯的變化、重新調整和替代而不會脫離本發明的保護範圍。因此，雖然通過以上實施例對本發明進行了較為詳細的說明，但是本發明不僅僅限於以上實施例，在不脫離本發明構思的情況下，還可以包括更多其他等效實施例，而本發明的範圍由所附的權利要求範圍決定。