現場可編程門陣列的製作方法
2023-07-05 14:50:36 1
專利名稱：現場可編程門陣列的製作方法
技術領域：
本發明涉及集成電路技術。
背景技術：
FPGA採用邏輯單元陣列LCA (Logic Cell Array)實現數字邏輯功能，其內部包括可配置邏輯模塊CLB (Configurable Logic Block)、輸入輸出模塊IOB(Input Output Block)和內部連線(Interconnect)三個部分。內部連線是由開關塊SB(switch block)和連接塊CB(connect block )實現的。如圖1。
開關塊是FPGA的關鍵模塊，通過SRAM對其配置來實現特定通路的內部連線。在FPGA的內部，SB和CB的數量往往是CLB的若干倍，因此SB和CB佔用了 FPGA的絕大部分的面積，同時也影響著FPGA的速度。因此開關塊的優劣對晶片面積和電路延遲有顯著影響。
開關塊的優劣主要取決於開關塊的拓撲結構。三種的傳統開關塊拓撲結構為不相交開關塊(Disjoint)、威爾頓開關塊(Wilton)、通用開關塊(Universal)。每個開關塊的靈活度Fs=3，即每邊的一個連接端只能通過可編程控制開關與其他邊的一個連接端相連。如果開關塊每邊連接的埠數為n，將開關塊的連接端編號從左至右，從下到上依次編號為O、 1、 2…n-l，則三種傳統開關的連接拓撲關係分
別為Disjoint的任何一邊(上、下、左、右)編號為i的連接端只
能通過可編程控制開關與其他三邊編號為i的連接端相連。
Universal左邊編號為i的連接端只能通過可編程控制開關與上 邊編號為n-1-i、右邊編號為i、下邊編號為i的連接端相連；下邊 編號為i的連接端只能通過可編程控制開關與左邊編號為i、上邊編 號為i、右邊編號為n-l-i的連接端相連；右邊編號為i的連接端只 能通過可編程控制開關與上邊編號為i、左邊編號為i、下邊編號為 n-卜i的連接端相連；上邊編號為i的連接端只能通過可編程控制開 關與右邊編號為i、下邊編號為i、左邊編號為n-l-i的連接端相連。
Wilton每邊編號為i的連接端只能通過可編程控制開關與對邊 (比如左邊的對邊是右邊、下邊的對邊是上邊)編號為i的連接端相 連，而與鄰邊的連接是通過將Universal的連接端號進行一位的旋轉 而成。比如，『4時，Universal左邊的1號埠可連接上邊的2號 埠，而在Wilton中，其連接上邊的3號埠； Universal左邊的2 號埠可連接上邊的1號埠，而在Wilton中，其連接上邊的2號 埠，連接關係逆時針進行了一位的旋轉。依此類推。
圖2為n二4時，各種開關的可能連接關係拓撲圖，埠之間的直 線表示可能的連接關係，代表一個可編程控制的連線開關。
本發明所要解決的技術問題是，提供一種可以獲得更小的晶片面 積和電路延遲。
本發明解決所述技術問題採用的技術方案是，現場可編程門陣 歹ij，包括CLB、 SB禾BCB，其特徵在於，所述SB左邊編號為i的連接端通過可編程控制開關與上邊編號為[n+(i-l)] 。/。n、右邊編號為i、 下邊編號為(n-i)的連接端相連；下邊編號為i的連接端通過可編程 控制開關與左邊編號為(i+l)%n、上邊編號為i、右邊編號為(n+2-i) %n的連接端相連；右邊編號為i的連接端通過可編程控制開關與上 邊編號為(n+2-i) %n、左邊編號為i、下邊編號為(l+i) 。/。n的連接 端相連；上邊編號為i的連接端通過可編程控制開關與右邊編號為 [n+(i-l)] %n、下邊編號為i、左邊編號為n-i的連接端相連。 前述n為開關塊每邊連接的埠數，Xn表示對n取餘。 本發明的有益效果是，經大量實驗表明，針對隔離島式的FPGA， 採用該開關塊與三種的傳統開關塊相比，可以獲得更小的晶片面積和 電路延遲。
以下結合附圖和具體實施方式
對本發明作進一步的說明。
圖1是是開關塊SB與其它模塊的連接關係示意圖。 圖2是三種傳統的開關塊拓撲圖，a為Disjoint, b為Universal, c為Wilton。
圖3為本發明通道寬度為n、 Fs二3的開關塊拓撲示意圖。 圖4為本發明n = 4的實施例的開關塊的拓撲圖。
具體實施例方式
參見圖3和圖4。
現場可編程門陣列，包括CLB、 SB和CB，其特徵在於，所述 SB左邊編號為i的連接端通過可編程控制開關與上邊編號為[n+(i-l)] %n、右邊編號為i、下邊編號為(n-i)的連接端相連；下 邊編號為i的連接端通過可編程控制開關與左邊編號為(i + l) %n、 上邊編號為i、右邊編號為(n+2-i) %n的連接端相連；右邊編號為 i的連接端通過可編程控制開關與上邊編號為(n+2-i) %n、左邊編 號為i、下邊編號為(1+i) %n的連接端相連；上邊編號為i的連接 端通過可編程控制開關與右邊編號為[n+(i-l)] %n、下邊編號為i、 左邊編號為n-i的連接端相連；前述n為開關塊每邊連接的埠數， %為取餘數，Xn表示對n取餘。
圖4為n二4時，各種開關的可選的，或者說，可設置的連接關係 拓撲圖，埠之間的直線表示可選的連接關係，代表一個可編程控制 的連線開關。圖中的連線可用傳輸管、雙向Buffer等器件來實現。
權利要求
1、現場可編程門陣列，包括CLB、SB和CB，其特徵在於，所述SB左邊編號為i的連接端通過可編程控制開關與上邊編號為[n+(i-1)]％n、右邊編號為i、下邊編號為(n-i)的連接端相連；下邊編號為i的連接端通過可編程控制開關與左邊編號為(i+1)％n、上邊編號為i、右邊編號為(n+2-i)％n的連接端相連；右邊編號為i的連接端通過可編程控制開關與上邊編號為(n+2-i)％n、左邊編號為i、下邊編號為(1+i)％n的連接端相連；上邊編號為i的連接端通過可編程控制開關與右邊編號為[n+(i-1)]％n、下邊編號為i、左邊編號為n-i的連接端相連；前述n為開關塊每邊連接的埠數，％n表示對n取餘。
全文摘要
現場可編程門陣列，涉及集成電路。本發明包括CLB、SB和CB，SB左邊編號為i的連接端與上邊編號為[n+(i-1)]％n、右邊編號為i、下邊編號為(n-i)的連接端相連；下邊編號為i的連接端與左邊編號為(i+1)％n、上邊編號為i、右邊編號為(n+2-i)％n的連接端相連；右邊編號為i的連接端與上邊編號為(n+2-i)％n、左邊編號為i、下邊編號為(1+i)％n的連接端相連；上邊編號為i的連接端與右邊編號為[n+(i-1)]％n、下邊編號為i、左邊編號為n-i的連接端相連。採用該開關塊與三種的傳統開關塊相比，可以獲得更小的晶片面積和電路延遲。
文檔編號H03K19/177GK101488746SQ20091005832
公開日2009年7月22日 申請日期2009年2月13日 優先權日2009年2月13日
發明者科 但, 平 李, 李文昌, 李正杰, 嵩 楊, 楊志明 申請人:成都華微電子系統有限公司