用於執行過載檢查的指令的製作方法

2023-07-05 22:35:41

用於執行過載檢查的指令的製作方法
【專利摘要】本申請主要描述了用於執行過載檢查的指令，並描述了在指令執行流水線內具有功能單元的處理器。該功能單元具有用於確定來自較大源數據大小的實質數據是否將放得進該實質數據要流入的較小數據大小的電路。
【專利說明】用於執行過載檢查的指令

【技術領域】
[0001] 本發明的【技術領域】一般地涉及計算科學，且更具體地涉及用於執行過載檢查的指 令。
[0002] 用於執行過載檢查的指令
[0003] 圖1示出了在半導體晶片上用邏輯電路實現的處理核100的高級圖。該處理核包 括流水線101。該流水線由各自被設計成在完全執行程序代碼指令所需的多步驟過程中執 行特定步驟的多個級組成。這些級通常包括至少：1)指令取出和解碼；2)數據取出；3)執 行；4)寫回。執行級將由在上述步驟1))中所取出和解碼的指令所標識出的特定操作對由 相同指令標識出並在另一先前級(例如，上述步驟2))中被取出的數據執行。被操作的數據 通常是從(通用)寄存器存儲空間102中取出的。在該操作完成時所創建的新數據通常也被 "寫回"寄存器存儲空間(例如，在上述級4 ))。
[0004] 與執行級相關聯的邏輯電路通常由多個"執行單元"或"功能單元" 1〇3_1至103_ N構成，這些單元各自被設計成執行其自身的唯一操作子集(例如，第一功能單元執行整數 數學操作，第二功能單元執行浮點指令，第三功能單元執行自/至高速緩存/存儲器的加載 /存儲操作等等)。由所有這些功能單元執行的所有操作的集合與處理核1〇〇所支持的"指 令集"相對應。
[0005] 兩種類型的處理器體系結構在計算機科學領域中被廣泛認可："標量"和"向量"。 標量處理器被設計成執行對單個數據集進行操作的指令，然而向量處理器被設計成執行對 多個數據集進行操作的指令。圖2A和圖2B呈現比較性示例，該比較性示例展示標量處理 器與向量處理器之間的基本差異。
[0006] 圖2A示出標量AND指令的示例，其中單個操作數集A和B被相與（AND)以產生奇 異（或"標量"）結果C (即，A. AND. B=C)。相比之下，圖2B示出向量AND指令的示例，其中 兩個操作數集A/B和D/E被分別相與（AND)以(例如，同時並行地）產生向量結果C、F (即， A. AND. B=C和D. AND. E=F)。根據術語學，"向量"是具有多個"元素"的數據元素。例如，向 量V=Q，R，S，T，U具有五個不同元素：Q，R，S，T和U。示例性向量V的"大小"為五（因為它 具有五個元素)。
[0007] 圖1還不出與通用寄存器空間102不同的向量寄存器空間107的存在。具體而目， 通用寄存器空間102名義上用於存儲標量值。由此，當各執行單元中的任一個執行標量操 作時，它們名義上執行從通用寄存器存儲空間102調用的操作數(並且將結果寫回通用寄 存器存儲空間102)。相比之下，當各執行單元中的任一個執行向量操作時，它們名義上執行 從向量寄存器空間107調用的操作數(並且將結果寫回向量寄存器空間107)。存儲器的不 同區域可類似地被分配以供存儲標量值和向量值。
[0008] 還注意到，在去往功能單元103_1至103_N的相應輸入以及來自功能單元103_1 至103_N的相應輸出處，存在掩碼邏輯104_1至104_N以及105_1至105_N。在各種實現中， 對於向量操作，這些層中只有一層實際上被實現--儘管這並不是嚴格的要求(儘管圖1中 未描繪，但可以想到，僅執行標量操作而非向量操作的執行單元不需要具有任何掩碼層)。 對於採用掩碼的任何向量指令，輸入掩碼邏輯1〇4_1至104_N和/或輸出掩碼邏輯105_1 至105_N可用於控制針對該向量指令對哪些元素進行有效地操作。這裡，掩碼向量從掩碼 寄存器空間106中被讀取(例如，連同從向量寄存器存儲空間107中被讀取的輸入操作數向 量一起）並且被呈現給掩碼邏輯104、105層中的至少一者。
[0009] 在執行向量程序代碼的過程中，每一向量指令無需要求全數據字。例如，對於某些 指令的輸入向量可以僅是8個元素，對於其他指令的輸入向量可以是16個元素，對於其他 指令的輸入向量可以是32個元素等等。因此，掩碼層104/105用於標識全向量數據字的應 用於特定指令以便影響跨指令的不同向量大小的元素集合。通常，對於每一向量指令，掩 碼寄存器空間106中所保持的特定掩碼模式被該指令調出，從掩碼寄存器空間中被取出並 且提供給掩碼層104/105中的任一者或兩者，以"啟用"針對該特定向量操作的正確元素集 合。

【專利附圖】

【附圖說明】
[0010] 以下的描述和附圖用於圖示本發明的實施例。在附圖中：
[0011] 圖1示出指令執行流水線的實施例；
[0012] 圖2a和2b涉及向量處理；
[0013] 圖3示出使用檢查過載條件的指令的方法；
[0014] 圖4示出用於確定是否存在過載條件的方法；
[0015] 圖5示出用於確定是否存在過載條件的另一方法；
[0016]圖6示出被設計成檢查過載條件的功能單元的實施例；
[0017] 圖7示出處理器的實施例。

【具體實施方式】
[0018] 如本領域中理解的，軟體算法一般記載要對變量採取和/或鑑於變量而要採取的 動作。數值數據被有效地插入變量中，使得軟體可以實際上處理該數據。在計算機軟體源 代碼語言(諸如，C語言）中，變量作為各種變量"類型"（例如，整數、浮點等）之一被聲明。 需要保存變量數據的存儲器和/或寄存器空間的單元可以是變量類型的定義的一部分(例 如,32位、64位等)。
[0019] 軟體過程本身可被視作其中在前數據計算饋入後續數據計算的多個"數據流"之 一。可以想到，涉及第一類型的變量的各過程將饋入涉及不同類型的變量的各過程。在"較 大"數據類型要饋入"較小"數據類型的情況下，可能引發問題。例如，在64位值要饋入被 定義成具有僅僅32位大小的變量的情況下，將產生"溢出錯誤"。
[0020] 在數據值處於其自身大小的最大值並且使該數據值遞增的嘗試被作出的情況下， 可能發生另一類型的溢出錯誤。例如，2x(2~16)的值被表達成16個1。如果將該值保持 在16位的數據單元大小中，則有效地達到該數據單元大小的最大容量。如果要對該值執行 使其遞增的數學操作(例如，對該值執行+1操作)，則將產生過載錯誤，因為該值將需要結轉 (carry over)至第17位，而第17位不可用。
[0021] 遺憾的是，程式設計師通常不檢查其代碼的相應變量的可能數據值的上邊界。由此，溢 出錯誤在某種程度上是普遍的。更糟糕的是，惡意軟體可以專門地設法造成此類錯誤。為 了解決這些問題，程式設計師具有使用所謂安全整數或其他強類型化的語言的選擇權。當使用 安全整數庫時，在每一操作之後針對溢出和下溢檢查各操作。這伴隨著性能成本，因為新分 支和整個子例程必需被插入該程序。
[0022] 圖3示出採用在處理器的指令集體系結構（ISA)內使用被設計成確定是否存在溢 出條件的"溢出檢查"指令的改進方式。根據圖3的方法，檢測從較大大小的數據類型到 較小大小的數據類型的數據流301。這裡，在處理器的ISA中可存在某些類型的指令，這些 類型的指令將第一較大數據大小的單個源操作數或多個源操作數廣播、置換、混洗到由較 小數據單元大小構成的目的地等等。例如，廣播指令可將32位源操作數的下半部分廣播 (broadcast)至2X16向量結果的每個16位元素中。
[0023] 響應於該檢測，執行測試該數據流是否將導致溢出錯誤302的"溢出檢查"指令。 如果該指令確定該數據流將不創建溢出條件，則該指令的結果不對應於溢出警告303。如果 該指令確定該數據流將創建溢出條件，則該指令的結果將對應於某類溢出警告304。例如， 警告304可採取異常、中斷或標誌的形式(為方便起見，各異常或中斷在下文中將被稱為異 常)。
[0024] 異常本質上是自動使得該程序流被重定向到錯誤處理程序的錯誤條件。錯誤處理 程序是特別被設計成處理不同種類的錯誤的軟體和/或硬體組件。這裡，溢出條件拋出的 異常將具有某類標識符，錯誤處理程序使用該標識符來標識要應用於該特定類型的錯誤的 特定糾正動作。
[0025] 標誌通常被實現成指令執行流水線的控制寄存器空間中的一位。這裡，控制寄存 器空間中存在不同標誌來標識不同條件，其中某些條件不一定是錯誤條件(例如，等於零、 小於零等等)。在該特定方式中，在控制寄存器空間中保留標誌位，以指示被設計成確定較 大數據類型是否可流入較小數據類型的指令是否已檢測到溢出。這裡，條件分支指令可被 自動插入到溢出檢查指令與使較大數據流入較小數據的指令之間。條件分支指令可被設計 成在標誌被設置的情況下，查看由溢出條件指令關聯的標誌並且使程序執行跳轉至某一其 他位置，而不是執行使較大數據流入較小數據的指令。
[0026] 對從較大大小到較小數據大小的數據流進行的檢測301可由編譯器預運行時來 執行，或在運行時期間在硬體中執行。在前一種情況下，編譯器標識該較大到較小的數據 流，並且在該較大到較小的數據流之前插入溢出檢查指令。在後一種情況下，硬體在進行中 (on the fly)檢測該較大到較小的數據流。在固有地將數據從較大數據大小移至較小數據 大小的指令的情況下，編譯器和/或硬體識別該指令的存在，並且在指令流中有效地將過 載指令插在其之前。或者，在需要造成較大到較小的數據單元大小流的指令被需要的任何 時間，編輯器的代碼創建過程可簡單地自動插入兩個指令：第一在前過載檢測指令和第二 在後指令，第二在後指令是較大到較小的數據流指令。在編譯器的情況下，可以在對象代碼 中顯式地進行插入。
[0027] 在硬體的情況下，指令執行流水線在指令取出級可具有監聽電路，該監聽電路監 聽指令隊列並且檢測造成較大到較小的數據單元流的指令的存在。作為響應，指令取出級 內的特殊電路創建過載檢查指令，該過載檢查指令採取該檢測到的指令的數據輸入操作數 內容，並且在指令隊列中將該過載檢查質量插在該檢測到的指令之前。
[0028] 圖4呈現用於過載檢測指令的操作的方法。如圖4中觀察到的，該指令確定操作 數中實質（substantive)數據的最高階位是否不高於結果數據大小中的次最高階位401。 例如，如果結果為16位，則該指令確定輸入操作數的實質數據是否達到該16位的第16位。 如果達到，則引發過載警告。如果未達到，則不引發過載錯誤。注意，該特定過程本質上設 法確認輸入操作數的實質數據的最高階位未被使用。通過這樣做，該指令允許對實質數據 的後續遞增。即，過載檢查指令確保在實質數據參加（sit in)其新的、較小的數據存儲分 配時對實質數據進行後續遞增的情況下，將不會產生過載錯誤。
[0029] 圖5示出用於確定結果中最高階位是否未被輸入操作數的實質數據消費的方法 的實施例。如圖5中觀察到的，該指令檢查以獲悉輸入操作數的從與結果中最高階位相對 應的位位置開始一直到輸入操作數的最高階位的這些位值是否相等501。圖5示出對於32 位輸入操作數502的特定示例，該32位輸入操作數502的最低有效16位要被映射到16位 結果503。剛剛在上文描述的過程501標識結果中的最高階位504 (第16位）以及輸入操 作數中的最高階位505 (第32位)，並且檢查這些位和之間的所有位是相等的。如圖5的示 例中觀察到的，所有這樣的位是相等的，因此不會觸發過載錯誤警告。
[0030] 該特定方法在使用互補表示法來表達負數的處理器的情況下是有效的。這裡，正 的非實質數字被表達成0 (如圖5的示例中觀察到的)，而負的非實質數字被表達成1。上 述在兩個經標記的位位置之間檢查數字相等性的特定方法對於這些位是1還是0是無關性 的（agnostic)，且因此對於輸入操作數是正數還是負數也是無關性的。
[0031] 圖6示出用於指令執行流水線功能單元的邏輯設計600。如圖6中觀察到的，功能 單元包括寬為N的比較器601，其中N對應於可能需要進行比較的最大位數。這裡，假定功 能單元600支持對多個不同的較大到較小數據大小的流進行過載檢查。取決於所執行的特 定的較大到較小數據大小的流來配置比較器601的輸入寬度，該輸入寬度對應於針對相等 性對多少輸入位進行比較。
[0032] 例如，在一個實施例中，功能單元支持對以下各項中每一者的過載檢查：1) 64位 數據值到32位數據值；2) 64位數據值到16位數據值；3) 64位數據值到8位數據值。64 位到32位的流對應於33位寬的比較，64位到16位的流對應於49位寬的比較，而64位到 8位的流對應於57位寬的比較。在這種情況下，N將對應於57,因為57是功能單元將需要 檢查相等性的最大位數。
[0033] 因此，當功能單元被要求執行對64位到8位數據流的過載檢查時，功能單元將啟 用到比較器601的所有N=57個輸入。對於64到32位以及64到16位過載檢查，功能單元 將分別啟用比較器的33和69個輸入。從輸入操作數604的最高有效位位置朝向輸入操作 數的最低有效位位置來對要啟用的比較器輸入進行計數。這裡，在一實施例中，只讀存儲器 (ROM) 602內響應於指令的操作碼和/或直接操作數的微代碼被用於針對比較器601的相 應輸入來設置這些啟用輸入603_1至603_N。例如，如果指令的微代碼和/或直接操作數 表示要執行64位到8位的過載檢查，則R0M602內的微代碼運作以啟用比較器604的所有 N=57個輸入。在過載檢查失敗的情況下，如上面討論的，比較器601創建異常或設置標誌。
[0034] 上面的討論考慮了對單個標量輸入操作數(諸如64位到32位的整數）的過載檢 查。各種數量的向量指令也可執行較大到較小數據大小的流的操作。例如，置換或混洗指 令可接受輸入向量作為輸入操作數，並且本質上創建輸出向量，該輸出向量的各元素對應 於該輸入向量的各元素中的一個或多個的某類重新排列（而不是對它們執行的某一布爾邏 輯和/或數學操作)。例如，置換指令可能根據置換指令的邏輯所被設計成實現的固定模式 來對輸入向量元素進行強制重新排列。不同的固定模式可通過直接操作數來調用。混洗指 令可接受第一和第二輸入操作數，其中第二操作數中每一元素與結果中相同位置的元素相 對應，並且標識第一操作數中這些元素之一作為針對該結果元素位置要選取的元素。這裡， 第二元素與上面關於圖1討論的掩碼類似。這些類型的指令中的任一個可製作元素大小比 這些元素更小的結果。
[0035] 功能單元600的邏輯電路可被闡述以包括以下功能，該功能不僅構想向量指令， 而且還構想輸入向量的哪些特定元素已被選取以供結果中進行選擇。例如，在過載檢查指 令剛好已插在置換指令之前的情況下，過載檢查指令的指令格式可包括：i)置換指令內標 識置換模式的同一直接操作數，以及ii)置換指令的元素被包括在置換指令的結果中的輸 入向量。
[0036] 這裡，由直接操作數標識的固定模式可以不選擇輸入向量的所有元素供包括在結 果中。過載指令被設計成具有以下邏輯，該邏輯研究直接操作數以標識輸入向量的哪些元 素將出現在結果中，並且針對符合上述原理的過載錯誤來檢查被選取的元素中的每一個。
[0037] 可以想到，多個相同的邏輯設計實例604可被安排在單個功能單元中，例如，一個 邏輯設計實例對應於要處理的輸入操作數的每一向量元素，使得輸入操作數的各數據元素 可被並行處理。或者，如果存在設計實例比需要處理的設計元素的數量少，則微代碼可在第 一元素已被處理之後通過同一功能單元來處理第二元素，使得結果按一件一件的方式來創 建。
[0038] 在混洗指令的情況下，功能單元600接收兩個輸入向量(第一輸入向量定義哪些 源元素將被選擇，以及第二輸入向量包含這些源元素)，因此它可以確定哪些特定數據元素 要流入較小大小。多個邏輯設計實例可並行處理這些數據元素中的某些或所有。就少於所 有的元素被並行處理的情況來說，單個設計實例可處理一系列源元素，使得結果按一件一 件的方式來形成。
[0039] 在一個實施例中，過載檢查指令的結果(例如，如上所述，該所得結果可以是異常 或標誌)標識針對向量置換或混洗指令的一個或多個侵犯（offending)數據元素。例如，如 果ISA支持接受具有最大32個元素的源元素輸入向量的置換和/或混洗指令，則在控制寄 存器空間中可存在用來分開地標識未通過過載測試的任何源元素的32個標誌位。較少的 標誌位將用於生成更少的數據元素的置換/向量指令。類似元素結構(例如，各自對應於一 個置換的32位）可以在具有異常的情況下通過。
[0040] 就功能單元要執行過載檢查來說，指令執行流水線必須能夠將適當的操作數饋送 給它。例如，如果功能單元測試要測試標量和向量指令兩者，則指令執行流水線需要將標量 和向量寄存器空間兩者耦合至功能單元。
[0041] 上述實施例針的主導思想是，通過確保較小目標數據大小的最高階位未被較大源 數據大小內的實質數據消費，嘗試防止由遞增造成的過載錯誤。在其他實施例中，該特定保 護可被丟棄，使得檢查將準許較小目標數據大小的最高(而不是僅僅次高）階位被實質數據 消費。這對寬為N的比較器的輸入寬度的計算的影響是與上面的討論相比減少一位。在一 個實施例中，要採用哪個主導思想是建立在指令格式的操作碼或直接操作數中的(按指令 主導思想配置)，或通過某種形式的寄存器空間（諸如硬體線程上下文寄存器空間或模型專 用寄存器（MSR)空間）內的設置來更全局地建立在按線程的基礎上或處理器範圍基礎上。
[0042] 圖7示出示例性多核處理器700的架構。如圖7中觀察到的，處理器包括：1)多個 處理核701_1至701_N ;2)互連網絡702 ;3)末級高速緩存系統703 ;4)存儲器控制器704 和I/O中樞705。每個處理核包含用於執行程序代碼指令的一個或多個指令執行流水線。此 類指令執行流水線中的任一個或全部可支持符合圖1描述的對向量指令的執行，並且包括 可執行過載檢查指令的功能單元，以及包括用於響應於檢測到將數據從較大數據大小移至 較小數據大小的指令來將過載檢查指令插入指令流的電路。互連網絡702用於將核701_1 至701_N中的每一個彼此互連以及互連至其它組件703、704、705。末級高速緩存系統703 用作在指令和/或數據被驅逐到系統存儲器708之前處理器中的最後一層高速緩存。
[0043] 存儲器控制器704從系統存儲器708讀取數據和指令/將數據和指令寫入系統存 儲器708。I/O中樞705管理處理器和"I/O"設備(例如非易失性存儲設備和/或網絡接口） 之間的通信。埠 706源於互連網絡702,用於連結多個處理器，使得能夠實現具有N個以 上的核的系統。圖形處理器707執行圖形計算。功率管理電路(未示出)管理處理器作為整 體(封裝級摂)的性能和功率狀態以及處理器內的各單元(諸如各核701_1至701_N、圖形處 理器707等)的性能和功率狀態的方面。為了方便在圖7中未示出其它有意義的功能塊(例 如，鎖相環（PLL)電路)。
[0044] 以上討論所教導的過程可以用程序代碼來執行，程序代碼諸如使機器(諸如"虛擬 機"、放置在半導體晶片上的通用CPU處理器或放置在半導體晶片上的專用處理器）執行某 些功能的機器可執行指令。另選地，這些功能可由包含用於執行這些功能的硬連線邏輯的 專用硬體組件來執行，或由編程的計算機組件和自定義的硬體組件的任何組合來執行。
[0045] 存儲介質可用於存儲程序代碼。存儲程序代碼的存儲介質可體現為但不限於 一個或多個存儲器(例如，一個或多個快閃記憶體、隨機存取存儲器(靜態、動態或其它)）、光碟、 CD-ROM、DVD ROM、EPROM、EEPR0M、磁或光卡或適於存儲電子指令的其它類型的機器可讀介 質。還可從遠程計算機(例如，伺服器）將程序代碼作為體現在傳播介質中的數據信號(例 如，經由通信鏈路(例如，網絡連接)）下載至請求計算機(例如，客戶機)。
[0046] 在上述說明書中，已參考本發明具體示例實施例描述了本發明。然而，顯然可對這 些實施例作出各種修改和改變，而不背離如所附權利要求所述的本發明的更寬泛精神和範 圍。因此，應當以說明性而非限制性的意味看待說明書和附圖。
【權利要求】
1. 一種處理器，包括： 指令執行流水線內的功能單元（600)，所述功能單元具有用於確定來自較大源數據大 小的實質數據是否將放得進所述實質數據要流入的較小數據大小的電路（601)。
2. 如權利要求1所述的設備，其特徵在於，所述電路包括比較器，所述比較器檢查以獲 悉從所述較大數據大小的最高階位處的位位置開始到所述較小數據大小的位範圍內的位 位置的位是否相等。
3. 如權利要求2所述的設備，其特徵在於，所述較小數據大小的位範圍內的所述位位 置位於所述較小數據大小的位範圍的最高階位位置處。
4. 如權利要求1所述的設備，其特徵在於，所述電路包括比較器，所述比較器檢查以獲 悉從所述較大數據大小的最高階位處的位位置開始到剛好在所述較小數據大小的最高階 位之後的位位置的位是否相等。
5. 如權利要求1所述的設備，其特徵在於，所述電路包括比較器，所述比較器檢查以獲 悉從所述較大數據大小的最高階位的位位置開始到以下i)或ii)中任一個的位是否相等： i) 剛好在所述較小數據大小的最高階位之後的位位置；或 ii) 在所述較小數據大小的位範圍內的最高階位位置， 其中，利用i)或ii)中的哪一個取決於信息。
6. 如權利要求5所述的設備，其特徵在於，所述信息是否根據由所述功能單元執行的 指令的指令格式內的內容來確定的。
7. 如權利要求5所述的設備，其特徵在於，所述信息是否根據所述處理器的控制寄存 器空間來確定。
8. 如權利要求7所述的設備，其特徵在於，所述控制寄存器空間是模型專用寄存器空 間。
9. 如權利要求7所述的設備，其特徵在於，所述控制寄存器空間用於保持線程的上下 文信息。
10. 如權利要求所述的設備，其特徵在於，所述實質數據在向量的元素內。
11. 如權利要求1所述的設備，其特徵在於，所述處理器包含邏輯電路，所述邏輯電路 用於檢測將使所述實質數據從所述較大源數據大小流入所述較小數據大小的第二指令，並 且創建所述指令並在指令流中將所述指令插入所述第二指令之前。
12. -種方法，包括： 在指令執行流水線內執行指令，執行所述指令包括檢查（401)較大數據大小內的實質 數據將放得進較小數據大小，其中在所述實質數據放不進所述較小數據大小的情況下所述 指令的結果為警告，並且在所述實質數據放得進所述較小數據大小的情況下所述指令的結 果為不警告。
13. 如權利要求12所述的方法，其特徵在於，所述實質數據在向量內。
14. 如權利要求12所述的方法，其特徵在於，所述警告是標誌。
15. 如權利要求12所述的方法，其特徵在於，所述警告是異常。
16. 如權利要求12所述的方法，其特徵在於，進一步包括在所述指令執行流水線內檢 測第二指令，所述第二指令將所述實質數據從所述較大數據大小移至所述較小數據大小， 並且作為響應創建所述指令並將所述指令插入在所述第二指令之前。
17. -種計算系統，包括： 具有指令執行流水線的處理器，所述指令執行流水線具有功能單元，所述功能單元具 有用於確定來自較大源數據大小的實質數據是否將放得進所述實質數據要流入的較小數 據大小的電路（601)。 存儲器，耦合至所述處理器的存儲器控制器。
18. 如權利要求17所述的計算系統，其特徵在於，所述電路包括比較器，所述比較器檢 查以獲悉從所述較大數據大小的最高階位處的位位置開始到所述較小數據大小的位範圍 內的位位置的位是否相等。
19. 如權利要求17所述的計算系統，其特徵在於，所述較小數據大小的位範圍內的所 述位位置位於所述較小數據大小的位範圍的最高階位位置處。
20. 如權利要求17所述的計算設備，其特徵在於，所述電路包括比較器，所述比較器檢 查以獲悉從所述較大數據大小的最高階位處的位位置開始到剛好在所述較小數據大小的 最高階位之後的位位置的位是否相等。
【文檔編號】G06F11/36GK104216827SQ201410098551
【公開日】2014年12月17日 申請日期:2014年3月17日 優先權日:2013年3月15日
【發明者】M·G·迪克森, B·帕特爾, R·古帕拉克裡西南 申請人:英特爾公司