具有帶加固圖形的多層布線布置的半導體器件及生產方法

2023-07-05 19:15:26

專利名稱：具有帶加固圖形的多層布線布置的半導體器件及生產方法
技術領域：
本發明涉及一種具有包括形成在其中的加固金屬圖形(reinforcing metal pattern)的多層布線布置的半導體器件和用於製造這種半導體器 件的生產方法。
背景技術：
在生產多個半導體器件的典型工藝中，舉例來說，製備矽晶片， 通過在矽晶片中形成柵格狀的精細凹槽(即，劃片線)將該矽晶片的 表面劃分成多個半導體晶片區。然後，用各種公知的方法對矽晶片進 行處理，從而在矽晶片上的每個半導體晶片區中製作出各種元件如晶 體管、電阻、電容等，並在矽晶片上形成絕緣層，例如二氧化矽層， 作為底層。另外，在對應於每個半導體晶片區的絕緣底層的區域中形 成由適當的金屬材料製成的多個接觸栓塞，每個接觸栓塞與製作在相 應的半導體晶片區中的元件電連接。隨後，利用各種工藝，例如，化學氣相沉積(CVD)工藝、光刻 工藝、蝕刻工藝、濺射工藝、電鍍工藝等，在矽晶片的絕緣底層上構 建多層布線布置。所述的多層布線布置包括至少三個絕緣層間結構最下面的絕緣 層間結構，該結構形成在矽晶片的絕緣底層上，並具有形成在其上的、 用於矽晶片上的半導體晶片區的各金屬布線布局圖形(metal wiringlayout pattern);至少一個中間絕緣層間結構，該結構形成在最下面的層 間結構上，並具有形成在其上的、用於矽晶片上的半導體晶片區的各 金屬布線布局圖形；和最上面的絕緣層間結構，該結構形成在中間絕 緣層間結構上，並具有形成在其上的、用於矽晶片上的半導體晶片區 的各個多組電極焊盤(electrode pad)。另外，該多層布線布置包括一 個鈍化層作為保護層，該保護層形成在最上面的絕緣層間結構上，並 在其中穿孔，使得電極焊盤露在外面。藉助形成在最下面的絕緣層間結構中的通路栓塞(via plug)，將 包括在最下面的絕緣層間結構中的每個金屬布線布局圖形適當地電連 接到為相應的半導體晶片區而設置的接觸栓塞。另外，藉助形成在中 間絕緣層間結構中的通路栓塞，將包括在中間絕緣層間結構中的每個 金屬布線布局圖形適當地電連接到包括在最下面的絕緣層間結構中的 相應的金屬布線布局圖形。另外，藉助形成在最上面的絕緣層間結構 中的通路栓塞，將包括在最上面的絕緣層間結構中的每組電極焊盤適 當地電連接到包括在絕緣層間結構中的相應的一組金屬布線布局圖 形。在構建多層布線布置後，對矽晶片進行切片處理，其中沿著柵格 狀的凹槽切割矽晶片，從而將半導體晶片區彼此分開，形成半導體器 件(裸晶片)。上述的每個絕緣層間結構通常由一些分別用不同絕緣材料製成的 絕緣層構成。例如，如JP-A-2001-168093中所示，絕緣層間結構由氮 化矽(SiN)層、形成在其上的旋塗玻璃(SOG)層和形成在其上的二 氧化矽(Si02)層構成。由於SOG層相對於SiN層和Si02層來說黏附 性較差，所以當反覆經受熱應力作用時，SiN層和Si02層容易從SOG 層剝落。因此，在JP-A-2001-168093中提出了在多層布線布置中加入加固金屬圖形，稱為偽布線圖形。具體地，兩組加固圖形(reinforcing pattern ) 形成在多層布線布置的兩個相鄰的絕緣層間結構上，並藉助形成在所 述的兩個相鄰絕緣層間結構中的上面一個絕緣層間結構中的通路栓塞 相互連接，從而防止SiN層和Si02層從SOG層剝落。上述的每個半導體器件(裸晶片)用來製造模塑樹脂半導體封裝 件。在這種情況下，如眾所周知的，要對半導體器件進行引線鍵合 (wire-bonding)處理，其中，將金引線鍵合併連接到半導體器件上的 每個電極焊盤。另外，當半導體器件為倒裝晶片(flip-chip)型時，將 金屬突起鍵合併連接到半導體器件上的每個電極焊盤。在任一種情況 下，在將金引線或金屬突起鍵合併連接到每個電極焊盤時，每個電極 焊盤要經受物理應力，因而可能在包括在多層布線布置中的絕緣層間 結構中產生裂縫。為了防止絕緣層間結構中產生裂縫，已經有人提出，在多層布線 布置中、在每個電極焊盤下面加入加固金屬圖形，如JP-A-2003-031611中公開的那樣。另一方面，隨著近來半導體器件小型化的發展，包括在所形成的 金屬布線布局圖形中的信號傳輸路徑變得更窄。當然，信號傳輸路徑 越窄，信號傳輸路徑的電阻越大，從而導致信號傳輸路徑中信號傳輸 的延遲。一般地，儘管金屬布線布局圖形由鋁製成，近來的趨勢是使用電 阻率比鋁低的銅來製作金屬布線布局圖形，從而有利於金屬布線布局 圖形的信號傳輸路徑中的信號傳輸。另外，半導體器件的小型化使得包括在金屬布線布局圖形中的信 號傳輸路徑之間的距離變得更近，這樣，由於二氧化矽層在相鄰的信 號傳輸路徑之間作為電介質，因而在所述的相鄰信號傳輸路徑之間產生寄生電容。當然，寄生電容的產生導致信號傳輸路徑中信號傳輸的 延遲。簡言之，半導體器件的小型化已經發展到二氧化矽層的介電常 數值不能被忽略的程度。這樣，在半導體器件的生產中，己經有人提出，採用介電常數比 二氧化矽(Si02)小的低-k材料來形成多層布線布置的絕緣層間結構，由此抑制寄生電容的產生。需要指出的是，典型地採用SiOCH作為所述低-k材料。通常，採用大馬士革(damascene)工藝來生產精細的銅布線布局 圖形，這是因為採用幹法蝕刻工藝很難精細地加工銅層來生產銅布線 布局圖形。眾所周知，由低-k材料製成的低-k絕緣層的密度比二氧化矽層的 密度低，因而低-k絕緣層的物理強度比二氧化矽層差。另外，低-k絕 緣層的黏附性比其他的絕緣層如二氧化矽層等差。因此，在多層布線布置的生產中，當採用低-k材料來構成絕緣層 間結構時，由於熱應力和/或物理應力，低-k絕緣層中容易產生裂縫。 另外，在上述的大馬士革工藝中，採用化學和機械拋光(CMP)工藝 來對用於生成銅布線布局圖形的銅層進行拋光，因而，在CMP工藝 期間，由於絕緣層間結構中產生的物理應力，低-k絕緣層中容易產生 剝落。發明內容因此，本發明的目的是提供一種具有多層布線布置的半導體器件， 所述多層布線布置包括低-k絕緣層，該低-k絕緣層被加固，從而有效 地防止低-k絕緣層中產生裂縫以及發生剝落。本發明的另一個目的是提供一種製造這種半導體器件的生產方法。根據本發明的第一個方面，提供一種半導體器件，包括具有制 作在其中的電子元件的半導體襯底，形成在其上的絕緣底層，和構建 在絕緣底層半導體襯底上的多層布線布置。所述的多層布線布置包括 至少三個絕緣層間結構形成在絕緣底層上的第一絕緣層間結構；第 二絕緣層間結構；和形成在第一絕緣層間結構上的第三絕緣層間結構， 第一、第二和第三絕緣層間結構中的每一個包括低-k絕緣層，第一和 第三絕緣層間結構中的每一個具有形成在其中的至少一個加固元件， 第二絕緣層間結構具有形成在其中的接合栓塞(joint plug)，第一和第三絕緣層間結構的加固元件通過接合栓塞互相連接。加固元件和接合栓塞限定了一個延伸通過第一、第二和第三絕緣層間結構的加固柱(reinforcing column)。在一個優選實施例中，在多 層布線布置中限定了延伸通過第一、第二和第三絕緣層間結構的多個 加固柱。多層布線布置還包括一個具有形成在其中的多個電極焊盤的 最上面的絕緣層間結構，加固柱可以布置在多層布線布置中的每個電 極焊盤周圍。在這種情況下，包括在兩個相鄰的加固柱中的加固元件 被互相結合在一起，從而產生一個梁狀(beam-like)的加固元件。另一方面，加固柱可以均勻地分布在整個多層布線布置中。另外， 可以沿著多層布線布置的邊緣密集地布置加固柱。另外，可以在多層 布線布置的角部區域密集地布置加固柱。多層布線布置還可以包括至少一個具有形成在其中的氧化物絕緣 層的氧化物絕緣層間結構，所述至少一個氧化物絕緣層間結構設置在所述至少三個絕緣層間結構上面。在這種情況下，氧化物絕緣層間結 構具有形成在其中的布線布局圖形，並且該布線布局圖形的一部分可以位於通過交替地連接加固元件和接合栓塞而限定的加固柱上面。根據本發明，絕緣底層可以具有形成在其中的接合栓塞。在這種 情況下，接合栓塞的一端連接到半導體襯底，另一端連接到形成在第 一絕緣層間結構中的加固元件。多層布線布置還可以包括形成在第三絕緣層間結構上並包括低-k 絕緣層的第四絕緣層間結構，該第四絕緣層間結構具有形成在其中的 接合栓塞，該接合栓塞與形成在第二絕緣層間結構中的接合栓塞形成 非對準關係。在這種情況下，形成在第三絕緣層間結構中的加固元件 被形成為細長的加固元件，形成在第二絕緣層間結構中的接合栓塞被 連接到所述的細長加固元件的一端，形成在第四絕緣層間結構中的接 合栓塞被連接到所述的細長加固元件的另一端。形成在第一和第三絕緣層間結構中的每個加固元件可以被形成為 沿著多層布線布置的邊緣延伸的框架狀加固元件。在這種情況下，形 成在第二絕緣層間結構中的接合栓塞也被形成為沿著多層布線布置的 邊緣延伸的框架狀接合栓塞，所述框架狀加固元件比所述框架狀接合 栓塞厚。框架狀加固元件和框架狀接合栓塞限定了一個延伸通過第一、 第二和第三絕緣層間結構的加固壁。在這種情況下，絕緣底層可以具 有形成在其中的框架狀接合栓塞，該框架狀接合栓塞與形成在第二絕 緣層間結構中的框架狀接合栓塞具有基本上相同的輪廓，並且被連接 到半導體襯底和形成在第一絕緣層間結構中的框架狀加固元件。根據本發明的第二個方面，提供一種用於製造半導體器件的生產 方法，包括以下步驟製備具有製作在其中的電子元件的半導體襯底； 在半導體襯底上形成絕緣底層；在絕緣底層上形成第一絕緣層間結構，該第一絕緣層間結構包括低-k絕緣層；在第一絕緣層間結構的低-k絕 緣層中形成加固元件，同時在其中形成布線布局圖形；在第一絕緣層間結構上形成第二絕緣層間結構，該第二絕緣層間結構包括低-k絕緣層；在第二絕緣層間結構的低-k絕緣層中形成接合栓塞，同時在其中 形成通路栓塞，該接合栓塞被連接到形成在第一絕緣層間結構中的加固元件；在第二絕緣層間結構上形成第三絕緣層間結構，該第三絕緣 層間結構包括低-k絕緣層；和在第三絕緣層間結構的低-k絕緣層中形 成加固元件，同時在其中形成布線布局圖形，形成在第三絕緣層間結 構中的加固元件被連接到形成在第二絕緣層間結構中的接合栓塞。該生產方法還可以包括下面的步驟在絕緣底層中形成接合栓塞， 同時在其中形成接觸栓塞，以將電子元件電連接到形成在第一絕緣層 間結構中的布線布局圖形，形成在絕緣層間結構中的接合栓塞被連接 到半導體襯底和形成在第一絕緣層間結構中的加固元件。根據本發明的第三個方面，提供一種用於製造半導體器件的生產 方法，包括以下步驟製備具有製作在其中的電子元件的半導體襯底； 在半導體襯底上形成絕緣底層；在絕緣底層上形成第一絕緣層間結構，該第一絕緣層間結構包括低-k絕緣層；在第一絕緣層間結構的低-k絕 緣層中形成加固元件，同時在其中形成布線布局圖形；在第一絕緣層 間結構上順序形成第二絕緣層間結構和第三絕緣層間結構，第二和第 三絕緣層間結構中的每一個包括低-k絕緣層；並且，在第二和第三絕 緣層間結構的各低-k層中形成接合栓塞和加固元件，同時在其中形成 通路栓塞和布線布局圖形，接合栓塞被連接到形成在第一絕緣層間結 構中的加固元件。


通過下面參考附圖所做的說明，可以更加清楚地理解上述目的和 其他目的，其中圖1A是矽晶片的局部剖視圖，示出了根據本發明的一種用於製造 多個半導體器件的生產方法的第一實施例的第一典型步驟；圖1B是類似於圖1A的局部剖視圖，示出了根據本發明的生產方 法的第一實施例的第二典型步驟；圖1C是類似於圖1B的局部剖視圖，示出了根據本發明的生產方 法的第一實施例的第三典型步驟；圖1D是類似於圖1C的局部剖視圖，示出了根據本發明的生產方法的第一實施例的第四典型步驟；圖1E是類似於圖1D的局部剖視圖，示出了根據本發明的生產方法的第一實施例的第五典型步驟；圖1F是類似於圖1E的局部剖視圖，示出了根據本發明的生產方 法的第一實施例的第六典型步驟；圖1G是類似於圖1F的局部剖視圖，示出了根據本發明的生產方 法的第一實施例的第七典型步驟；圖1H是類似於圖1G的局部剖視圖，示出了根據本發明的生產方 法的第一實施例的第八典型步驟；圖ll是類似於圖1H的局部剖視圖，示出了根據本發明的生產方 法的第一實施例的第九典型步驟；圖1J是類似於圖ll的局部剖視圖，示出了根據本發明的生產方法 的第一實施例的第十典型步驟；圖1K是類似於圖1J的局部剖視圖，示出了根據本發明的生產方 法的第一實施例的第十一典型步驟；圖1L是類似於圖1K的局部剖視圖，示出了根據本發明的生產方 法的第一實施例的第十二典型步驟；圖1M是類似於圖1L的局部剖視圖，示出了根據本發明的生產方 法的第一實施例的第十三典型步驟；圖1N是類似於圖1M的局部剖視圖，示出了根據本發明的生產方 法的第一實施例的第十四典型步驟；圖1P是類似於圖1N的局部剖視圖，示出了根據本發明的生產方 法的第一實施例的第十五典型步驟；圖1Q是類似於圖1P的局部剖視圖，示出了根據本發明的生產方 法的第一實施例的第十六典型步驟；圖2A是一個平面圖，示出了通過根據本發明的生產方法的第一實 施例製造的、作為第一實施例的半導體器件的上表面的一部分；圖2B是沿圖2A的2B-2B線截取的剖視圖；圖3A是類似於圖1Q的局部剖視圖，示出了根據本發明的半導體器件的第一實施例的第一種變型；圖3B是類似於圖1Q的局部剖視圖，示出了根據本發明的半導體器件的第一實施例的第二種變型；圖3C是類似於圖1Q的局部剖視圖，示出了根據本發明的半導體器件的第一實施例的第三種變型；圖4A是絕緣層間結構的平面圖，其中形成了加固圖形； 圖4B是絕緣層間結構的平面圖，其中形成了另一種加固圖形； 圖4C是絕緣層間結構的平面圖，其中形成了又一種加固圖形； 圖5是根據本發明的半導體器件的第二實施例的局部剖視圖； 圖6A是沿圖6B的6A-6A線截取的剖視圖，示出了根據本發明的半導體器件的第三實施例；圖6B是一個平面圖，示出了圖6A中所示的半導體器件的上表面的一部分；圖7A是根據本發明的半導體器件的第四實施例的平面圖； 圖7B是沿圖7A的7B-7B線截取的剖視圖；圖8A是矽晶片的局部剖視圖，示出了根據本發明的生產方法的第 二實施例的第一典型步驟；圖8B是類似於圖8A的局部剖視圖，示出了根據本發明的生產方 法的第二實施例的第二典型步驟；圖8C是類似於圖8B的局部剖視圖，示出了根據本發明的生產方 法的第二實施例的第三典型步驟；圖8D是類似於圖8C的局部剖視圖，示出了根據本發明的生產方 法的第二實施例的第四典型步驟；圖8E是類似於圖8D的局部剖視圖，示出了根據本發明的生產方 法的第二實施例的第五典型步驟；圖8F是類似於圖8E的局部剖視圖，示出了根據本發明的生產方 法的第二實施例的第六典型步驟；圖8G是類似於圖8F的局部剖視圖，示出了根據本發明的生產方 法的第二實施例的第七典型步驟；圖8H是類似於圖8G的局部剖視圖，示出了根據本發明的生產方法的第二實施例的第八典型步驟；圖8I是類似於圖8H的局部剖視圖，示出了根據本發明的生產方 法的第二實施例的第九典型步驟；圖8J是類似於圖8I的局部剖視圖，示出了根據本發明的生產方法 的第二實施例的第十典型步驟；圖8K是類似於圖8J的局部剖視圖，示出了根據本發明的生產方 法的第二實施例的第十一典型步驟；和圖8L是類似於圖8K的局部剖視圖，示出了根據本發明的生產方 法的第二實施例的第十二典型步驟。
具體實施方式
下面將參照圖1A至1N， 1P和1Q，說明根據本發明的一種用於 在矽晶片中生產多個半導體器件的生產方法的第一實施例。首先，參見圖1A，其中以垂直剖視圖的方式示出了在矽晶片上限 定一個半導體晶片區的半導體襯底IO的一部分。如該圖中所示，在半 導體襯底10中形成一個元件隔離層12。應指出，在元件隔離層12包 圍的區域中製作了各種元件，例如電晶體、電阻、電容等，不過在圖 1A中沒有示出。在完成各種元件的製作後，在矽晶片的表面上形成二氧化矽層14， 作為絕緣底層。在絕緣底層14中形成接觸栓塞，不過在圖1A中沒有 示出，每個接觸栓塞電連接到製作在半導體襯底IO中的相應元件。應 指出，在該實施例中，接觸栓塞由鎢(W)製成。在完成接觸栓塞的製作後，利用大馬士革工藝在絕緣底層14上形 成包括至少三個絕緣層間結構的多層布線布置。具體地，如圖1A中所示，在絕緣底層14上形成最下面的或第一 絕緣層間結構16。在該實施例中，第一絕緣層間結構16由形成在絕緣底層14上的蝕刻停止層16A、形成在蝕刻停止層16A上的低-k絕緣層 16B和形成在低-k絕緣層16B上的薄保護層16C構成。蝕刻停止層16A由氮化矽(SiN) 、 SiCN等製成，並且可以採用 適當的化學氣相沉積(CVD)工藝來形成該蝕刻停止層16A。另外，低-k絕緣層16B由SiOCH製成，並且可以採用適當的CVD 工藝或塗覆/烘焙工藝來形成該低-k絕緣層16B。在該實施例中，儘管 SiOCH (其為一種公知的典型低-k材料)被用作低-k絕緣層16B，但 可以用其他的低-k材料例如L-Ox(註冊商標梯形氫化矽氧垸)、SiOC、 SiOF、 HSQ (氫-倍半矽氧垸)、MSQ (甲基-倍半矽氧烷)等來製作低 -k絕緣層16B。薄保護層16C可以由二氧化矽構成，並且可以採用適當的CVD 工藝來形成薄保護層16C。在上述的大馬士革工藝中，由於矽晶片暴露 於氧化環境中，有必要用薄保護層16C來保護低-k絕緣層免受氧化環 境的影響，這是因為，低-k絕緣層或者SiOCH絕緣層的抗氧化性比薄 保護(二氧化矽)層16C差，即，這是因為SiOCH絕緣層16B由於其 中所含的碳元素(C)而容易被氧化。在形成第一絕緣層間結構16後，如圖1B所示，在第一絕緣層間 結構16上形成光刻膠層18，並利用光刻工藝和蝕刻工藝對其進行構圖 並製作成光掩模層。即，被構圖的光刻膠層或光掩模層18具有形成在 其中的、位於矽晶片上的半導體晶片區上方的多組開口。每組開口的 一部分對應於要在矽晶片上的相應半導體晶片區上方的第一絕緣層間 結構16中形成的布線布局圖形，開口的剩餘部分對應於要在該半導體 晶片區上方的第一絕緣層間結構16中形成的加固圖形。應指出，加固 圖形包括多個加固元件，並且，在圖1B中，對應於一個加固元件的開 口用標記20表示。在形成被構圖的光刻膠層或光掩模層18後，對第一絕緣層間結構 16進行低能級下的幹法蝕刻工藝或各向異性蝕刻工藝，其中在薄保護層16C和低-k絕緣層16B中形成對應於光掩模層18的多組開口的多組 溝槽，如圖1C中典型地示出的那樣。應指出，在圖1C中，對應於開 口 20 (圖1B)的溝槽用標記22表示。然後，再對第一絕緣層間結構16進行高能級下的幹法蝕刻工藝或 各向異性蝕刻工藝，從溝槽(22)的底部去除蝕刻停止層16A，如圖 1D中典型地示出的那樣。在完成高能級下的幹法蝕刻工藝後，從第一絕緣層間結構16去除 光掩模層18，然後對被構圖的絕緣層間結構16進行濺射處理，其中， 在第一絕緣層間結構16上形成阻擋金屬層24，如圖1E中典型地示出 的那樣，溝槽(22)的側壁面和底壁面被阻擋金屬層24覆蓋。應指出，阻擋金屬層24可以由適當的金屬材料例如鈦(Ti)、氮 化鈦(TiN)、鉭(Ta)、氮化鉭(TaN)等構成。另外，應指出，阻 擋金屬層24可以由鈦化合物例如TiSiN等構成，並且可以通過將Ti、 TiN和TiSiN層中的一層與另一層組合而成。另外，應指出，阻擋金屬 層24可以由鉅化合物例如TaSiN等構成，並且可以通過將Ta、 TaN 和TaSiN層中的一層與另一層組合而成。在形成阻擋金屬層24後，在阻擋金屬層24上形成銅(Cu)層26， 使得所有的溝槽(22)中充滿銅(Cu)，如圖1F中典型地示出的那樣。 具體地，首先，利用濺射工藝在阻擋金屬層24上形成銅(Cu)籽晶層， 然後利用電鍍工藝形成Cu層26，其中Cu籽晶層用作陰極。然後，對 Cu層26進行退火處理，以便結晶。在完成退火處理後，將矽晶片置入化學機械拋光(CMP)裝置中， Cu層26和阻擋金屬層24均被進行化學機械拋光，以便從其上去除多餘的金屬(Cu和例如Ti)，從而在矽晶片上的每個半導體區上方的第一絕緣層間結構16中形成銅布線布局圖形和銅加固圖形，如圖1G中 典型地示出的那樣。應指出，在圖1G中，形成銅加固圖形的加固元件 之一用標記28表示。接著，如圖1H中所示，在第一絕緣層間結構16上形成第二絕緣 層間結構30。第二絕緣層間結構30由形成在第一絕緣層間結構16上 的蝕刻停止層30A、形成在蝕刻停止層30A上的低-k絕緣層30B和形 成在低-k絕緣層30B上的薄保護層30C構成。應指出，蝕刻停止層30A 也用作防金屬擴散層，從而防止銅從第一絕緣層間結構16的銅布線布 局圖形和銅加固圖形(28)擴散到低-k絕緣層30B中。與蝕刻停止層16A類似，蝕刻停止層或防金屬擴散層30A由氮化 矽(SiN) 、 SiCN等構成，並利用適當的CVD工藝來形成防金屬擴散 層30A。另夕卜，低-k絕緣層30B由SiOCH構成，並且可以利用適當的 CVD工藝或塗覆/烘焙工藝來形成低-k絕緣層30B。當然，上述的任一 種其他低-k材料可以用於低-k絕緣層30B。另外，由於前面提到的同 樣的原因，薄保護層30C由二氧化矽構成。在形成第二絕緣層間結構30後，如圖II中所示，在第二絕緣層 間結構30上形成光刻膠層32，並利用光刻工藝和蝕刻工藝對其進行構 圖並製作成光掩模層。即，被構圖的光刻膠層或光掩模層32具有形成 在其中的、位於矽晶片上的半導體晶片區上方的多組孔。每組孔的一 部分對應於要在第二絕緣層間結構30中形成並且要被連接到形成在第 一絕緣層間結構16中的相應布線布局圖形的通路栓塞，孔的剩餘部分 對應於要在第二絕緣層間結構30中形成並且要被連接到加固圖形的加 固元件(28)的接合栓塞。應指出，在圖II中，與要被連接到加固元 件28的接合栓塞之一對應的孔用標記34表示。在形成被構圖的光刻膠層或光掩模層32後，對第二絕緣層間結構1730進行低能級下的幹法蝕刻工藝或各向異性蝕刻工藝，其中在薄保護層30C和低-k絕緣層30B中形成對應於光掩模層32的多組孔的相應的 多組孔，如圖1J中典型地示出的那樣。應指出，在圖1J中，對應於孔 34 (圖II)的孔用標記36表示。然後，再對第二絕緣層間結構30進行高能級下的幹法蝕刻工藝或 各向異性蝕刻工藝，從孔(36)的底部去除蝕刻停止層30A，如圖1K 中典型地示出的那樣。在完成高能級下的幹法蝕刻工藝後，從第二絕緣層間結構30去除 光掩模層32，然後對被構圖的絕緣層間結構30進行濺射處理，其中， 在第二絕緣層間結構30上形成阻擋金屬層38，如圖1L中典型地示出 的那樣，孔(36)的側壁面和底壁面被阻擋金屬層38覆蓋。應指出，與阻擋金屬層24類似，阻擋金屬層38可以由上述的各 種金屬材料和金屬化合物材料中的任一種構成。在形成阻擋金屬層38後，在阻擋金屬層38上形成銅(Cu)層40， 使得所有的孔(36)中充滿銅(Cu)，如圖1M中典型地示出的那樣。 具體地，首先，利用濺射工藝在阻擋金屬層38上形成銅(Cu)籽晶層， 然後利用電鍍工藝形成Cu層40，其中Cu籽晶層用作陰極。然後，對 Cu層40進行退火處理，以便結晶。在完成退火處理後，將矽晶片置入化學機械拋光(CMP)裝置中， Cu層40和阻擋金屬層38均被進行化學機械拋光，以便從其上去除多 餘的金屬(Cu和例如Ti),從而在矽晶片上的每個半導體區上方的第 二絕緣層間結構30中形成一組銅通路栓塞和一組銅接合栓塞，如圖1N 中典型地示出的那樣。應指出，在圖1N中，接合栓塞之一用標記42 表示。接著，如圖1P中所示，以與第一絕緣層間結構16基本上相同的
方式在第二絕緣層間結構30上形成第三絕緣層間結構44。目卩，第三絕 緣層間結構44由形成在第二絕緣層間結構30上的蝕刻停止層44A、 形成在蝕刻停止層44A上並具有用於矽晶片上的半導體晶片的多組布 線布局圖形和多組加固圖形的低-k絕緣層44B，和形成在低-k絕緣層 44B上的薄保護層44C構成。應指出，蝕刻停止層44A也用作防金屬 擴散層，從而防止銅從第二絕緣層間結構30的銅通路栓塞和銅接合栓 塞(42)擴散到低-k絕緣層44B中。另外，應指出，在圖1P中，標記 46表示阻擋金屬層，標記48表示一個形成相關銅加固圖形的加固元件。
接著，如果需要的話，在第三絕緣層間結構44上交替地形成具有 多組通路栓塞和多組接合栓塞的絕緣層間結構和具有多組布線布局圖 形和多組加固圖形的絕緣層間結構，如圖1Q中舉例示出的那樣。
具體地，在圖1Q所示的例子中，以與第二絕緣層間結構30基本 上相同的方式在第三絕緣層間結構44上形成第四絕緣層間結構50。即， 第四絕緣層間結構50由形成在第三絕緣層間結構44上的蝕刻停止層 50A、形成在蝕刻停止層50A上並具有用於矽晶片上的半導體晶片的多 組通路栓塞和多組接合栓塞的低-k絕緣層50B和形成在低-k絕緣層 50B上的薄保護層50C構成。應指出，蝕刻停止層50A也用作防金屬 擴散層，從而防止銅從第三絕緣層間結構44的銅布線布局圖形和銅加 固圖形(48)擴散到低-k絕緣層50B中。另外，應指出，在圖1Q中， 標記52表示阻擋金屬層，標記54表示一個相關的接合栓塞。
另外，在圖1Q所示的例子中，以與第一絕緣層間結構16基本上 相同的方式在第四絕緣層間結構50上形成第五絕緣層間結構56。艮口， 第五絕緣層間結構56由形成在第四絕緣層間結構50上的蝕刻停止層 56A、形成在蝕刻停止層56A上並具有用於矽晶片上的半導體晶片的多 組布線布局圖形和多組加固圖形的低-k絕緣層56B和形成在低-k絕緣 層56B上的薄保護層56C構成。應指出，蝕刻停止層56A也用作防金屬擴散層，從而防止銅從第四絕緣層間結構50的銅通路栓塞和銅接合
栓塞(54)擴散到低-k絕緣層56B中。另外，應指出，在圖1Q中， 標記58表示阻擋金屬層，標記60表示一個形成相關銅加固圖形的加 固元件。
另外，在圖1Q所示的例子中，以與第二絕緣層間結構30基本上 相同的方式在第五絕緣層間結構56上形成第六絕緣層間結構62。艮口， 第六絕緣層間結構62由形成在第五絕緣層間結構56上的蝕刻停止層 62A、形成在蝕刻停止層62A上並具有用於矽晶片上的半導體晶片的多 組通路栓塞和多組接合栓塞的低-k絕緣層62B和形成在低-k絕緣層 56B上的薄保護層62C構成。應指出，蝕刻停止層62A也用作防金屬 擴散層，從而防止銅從第五絕緣層間結構56的銅布線布局圖形和銅加 固圖形(60)擴散到低-k絕緣層62B中。另外，應指出，在圖1Q中， 標記64表示阻擋金屬層，標記66表示一個相關的接合栓塞。
另外，在圖1Q所示的例子中，以與第一絕緣層間結構16基本上 相同的方式在第六絕緣層間結構62上形成第七絕緣層間結構68。艮P， 第七絕緣層間結構68由形成在第六絕緣層間結構62上的蝕刻停止層 68A、形成在蝕刻停止層68A上並具有用於矽晶片上的半導體晶片的多 組布線布局圖形和多組加固圖形的低-k絕緣層68B和形成在低-k絕緣 層68B上的薄保護層68C構成。應指出，蝕刻停止層68A也用作防金 屬擴散層，從而防止銅從第六絕緣層間結構62的銅通路栓塞和銅接合 栓塞(66)擴散到低-k絕緣層68B中。另外，應指出，在圖1Q中， 標記70表示阻擋金屬層，標記72表示一個形成相關銅加固圖形的加 固元件。
另外，在圖1Q所示的例子中，以與第二絕緣層間結構30基本上 相同的方式在第七絕緣層間結構68上形成第八絕緣層間結構74。艮P， 第八絕緣層間結構74由形成在第七絕緣層間結構78上的蝕刻停止層 74A、形成在蝕刻停止層74A上並具有用於矽晶片上的半導體晶片的多組通路栓塞和多組接合栓塞的低-k絕緣層74B和形成在低-k絕緣層 74B上的薄保護層74C構成。應指出，蝕刻停止層74A也用作防金屬 擴散層，從而防止銅從第七絕緣層間結構68的銅布線布局圖形和銅加 固圖形(72)擴散到低-k絕緣層74B中。另外，應指出，在圖1Q中， 標記76表示阻擋金屬層，標記78表示一個相關的接合栓塞。
另外，在圖1Q所示的例子中，以與第一絕緣層間結構16基本上 相同的方式在第八絕緣層間結構74上形成第九絕緣層間結構80。艮口， 第九絕緣層間結構80由形成在第八絕緣層間結構74上的蝕刻停止層 80A、形成在蝕刻停止層80A上並具有用於矽晶片上的半導體晶片的多 組布線布局圖形和多組加固圖形的低-k絕緣層80B和形成在低-k絕緣 層80B上的薄保護層80C構成。應指出，蝕刻停止層80A也用作防金 屬擴散層，從而防止銅從第八絕緣層間結構68的銅通路栓塞和銅接合 栓塞(78)擴散到低-k絕緣層80B中。另外，應指出，在圖1Q中， 標記82表示阻擋金屬層，標記84表示一個形成相關銅加固圖形的加 固元件。
在形成第九絕緣層間結構80後，形成第十絕緣層間結構S6，作 為位於第九絕緣層間結構80之上的最上面的絕緣層間結構88，如圖 1Q所示。最上面的絕緣層間結構86由形成在第九絕緣層間結構80上 的蝕刻停止層或防金屬擴散層86A和形成在防金屬擴散層86A上的二 氧化矽層86B構成。然後，利用光刻工藝和蝕刻工藝對最上面的絕緣 層間結構86進行構圖，從而在最上面的絕緣層間結構86中形成用於 矽晶片上的半導體晶片區的多組電極焊盤開口 (圖1Q中未示出)。接 著，利用濺射工藝，用適當的金屬材料，例如鎳/銅合金、鈦/鎢合金等 填充電極開口，從而在最上面的絕緣層間結構86中形成電極焊盤。當 然，電極焊盤被適當地電連接到形成在第九絕緣層間結構80中的布線 布局圖形。
在完成最上面的絕緣層間結構86後，利用光刻工藝和蝕刻工藝，在最上面的絕緣層間結構86上形成鈍化層88作為保護層，使得電極
焊盤露在外面。然後，對矽晶片進行切片處理，其中沿著劃片線切割 矽晶片，從而將半導體晶片區彼此分開，形成半導體器件(裸晶片)。
應指出，所生成的半導體器件在下面中被稱為根據本發明的半導 體器件的第一實施例。
如前面所述，低-k絕緣層16B、 30B、 44B、 50B、 56B、 62B、 68B、 74B和80B的物理強度和黏附性比較差。但是，根據本發明，加固元 件28、 48、 60、 72和84與接合栓塞42、 54、 66和78交替地相互連 接，從而限定出一個延伸通過絕緣層間結構16、 30、 44、 50、 56、 62、 68、 74和80的加固柱，從而該加固柱將絕緣層間結構16、 30、 44、 50、 56、 62、 68、 74和80在物理上和機械上相互緊固在一起，形成了 對低-k絕緣層16B、 30B、 44B、 50B、 56B、 62B、 68B、 74B禾B 80B 的物理上和機械上的加固。也就是說，例如，由於通過用接合栓塞42 將加固元件28和48相互連接而將第二絕緣層間結構30在物理上和機 械上緊固到第一和第三絕緣層間結構16和44上，所以可以在物理上 和機械上加固第二絕緣層間結構30。
圖2A示出了用上述生產方法製造的半導體器件的上表面的一部 分，圖2B是沿圖2A的2B-2B線截取的剖視圖。
在這些附圖中，標記90表示形成在第十或最上面的絕緣層間結構 86中的電極焊盤，標記92 (圖2B)表示形成在第九絕緣層間結構80 中並被電連接到電極焊盤90的布線布局圖形的一部分。
另外，在圖2A中，各標記8+、 842、 843、 844、 845、 846、 847和 848表示形成在第九絕緣層間結構80中形成的銅加固圖形的一部分的 加固元件。這八個加固元件8A至848由圖1Q中所示的加固元件84表 示。也就是說，例如，當沿著圖2A的線1Q-1Q截取穿過加固元件846的剖視圖時，該剖視圖對應於圖1Q的剖視圖。
如從圖1Q和圖2A可以清楚地看到的，由於八個加固元件84" 842、 843、 844、 845、 846、 847和848 (因而構成了加固柱)排列在電極 焊盤90周圍，低-k絕緣層16B、 30B、 44B、 50B、 56B、 62B、 68B、 74B和80B圍繞電極焊盤90，在物理上和機械上得到了加固。雖然在 將金引線或金屬突起鍵合併連接到電極焊盤90時電極焊盤90要經受 物理應力，但是也可以防止低-k絕緣層16B、 30B、 44B、 50B、 56B、 62B、 68B、 74B和80B中產生裂縫或剝落。
圖3A示出了根據本發明的半導體器件的第一實施例的第一種變型。
第一種變型與圖1Q中所示的半導體器件基本上相同，除了用第 六、第七、第八和第九絕緣層間結構62， 、 68' 、 74'和80，來替代 第六、第七、第八和第九絕緣層間結構62、 68、 74和80。
第六絕緣層間結構62'包括形成在第五絕緣層間結構56上的防 金屬擴散層62A，，和形成在防金屬擴散層62A，上的二氧化矽層56B，。 二氧化矽層56B，具有用大馬士革工藝形成在其中的銅通路栓塞，銅通 路栓塞被適當地連接到形成在第五絕緣層間結構56中的布線布局圖形 (60)，不過圖3A中沒有示出。
第七絕緣層間結構68'包括形成在第六絕緣層間結構62'上的防 金屬擴散層68A'，和形成在防金屬擴散層68A，上的二氧化矽層68B'。 二氧化矽層68B'具有用大馬士革工藝形成在其中的銅布線布局圖形， 銅布線布局圖形被適當地連接到第六絕緣層間結構62'的銅通路栓塞， 不過圖3A中沒有示出。
第八絕緣層間結構74'包括形成在第七絕緣層間結構68'上的防金屬擴散層74A'，和形成在防金屬擴散層74A'上的二氧化矽層74B'。 二氧化矽層74B'具有用大馬士革工藝形成在其中的銅通路栓塞，銅通 路栓塞被適當地連接到形成在第七絕緣層間結構68'中的布線布局圖 形，不過圖3A中沒有示出。
第九絕緣層間結構80'包括形成在第八絕緣層間結構74'上的防 金屬擴散層80A'，和形成在防金屬擴散層80A，上的二氧化矽層80B，。 二氧化矽層80B'具有用大馬士革工藝形成在其中的銅布線布局圖形， 銅布線布局圖形被適當地連接到第八絕緣層間結構74'的銅通路栓塞， 不過圖3A中沒有示出。
通常，在多層布線布置中，位於上面的絕緣層間結構中的布線版 圖密度比位於下面的絕緣層間結構的布線版圖密度小。這樣，儘管在 位於上面的絕緣層間結構62， 、 68' 、 74'和80'中使用二氧化矽層 62B' 、 68B， 、 74B'禾B 80B，，也可以避免寄生電容的問題，如上 面所述。
圖3B示出了根據本發明的半導體器件的第一實施例的第二種變型。
第二種變型與圖3A中所示的第一種變型基本上相同，除了分別形 成在第七和第九絕緣層間結構68'和80'中的布線布局圖形的部分94 和96被置於通過將加固元件28、 48和60與接合栓塞42和54交替連 接而形成的加固柱上面。
圖3C示出了根據本發明的半導體器件的第一實施例的第三種變型。
第三種變型與圖1Q中所示的半導體器件基本上相同，除了在二氧 化矽層或絕緣底層14中形成鎢接合栓塞98，從而藉助該接合栓塞98將加固元件28連接到半導體襯底10。應指出，接合栓塞98可以用其他合適的材料如銅(Cu)等製成。在上述的實施例中，雖然加固圖形被用來圍繞電極焊盤90在物理 上和機械上加固低-k絕緣層16B、 30B、 44B、 50B、 56B、 62B、 68B、 74B和80B，也可以將加固圖形布置成整體加固低-k絕緣層16B、 30B、 44B、 50B、 56B、 62B、 68B、 74B禾n 80B。例如，當形成布線布局圖形的多個導電路徑被整體均勻分布在絕 緣層間結構16、 44、 56、 68和80中的一個絕緣層間結構中時，可以 整體均勻地布置形成相關的絕緣層間結構中的加固圖形的多個加固元 件，如圖4A中舉例示出的那樣，其中省略了布線布局圖形，以便簡化 圖示。也就是說，如從圖4A中可以清楚地看到的，由於其導電路徑的 均勻分布，圖中用標記100表示的形成加固圖形的加固元件(因而構 成了加固柱)可以被布置成不與布線布局圖形(未示出)相妨礙。這 樣，可以整體加固低-k絕緣層16B、 30B、 44B、 50B、 56B、 62B、 68B、 74B禾卩80B。在圖4A中，為了清楚起見，與半導體器件的晶片尺寸相比，每個 加固元件100的尺寸被放大。實際上，加固元件100的總面積最多為 半導體器件的晶片面積的1%。另外，加固元件100的總面積和布線布 局圖形(未示出)的面積之和為半導體器件的晶片面積的10%至卯％。應指出，在其中形成接合栓塞(42、 54、 66、 78)和通路栓塞的 每個絕緣層間結構30、 50、 62和74中，接合栓塞的總面積和通路栓 塞的總面積之和為半導體器件的晶片面積的0.1%至50%。另外，如圖4B中舉例示出的，當布線布局圖形被分布在絕緣層間 結構16、 44、 56、 68和80中的一個絕緣層間結構上的中間矩形區域 102 (用虛線界定)中時，可以沿著相關絕緣層間結構的四個邊緣密集地布置形成加固圖形的多個加固元件104 (因而形成了加固柱)，而在中間矩形區域102中稀疏地布置一些加固元件106，從而可以整體加固 低-k絕緣層16B、 30B、 44B、 50B、 56B、 62B、 68B、 74B禾B 80B。應 指出，在圖4B中，從中間矩形區域102省略了布線布局圖形，以簡化圖示。應指出，在圖4B中，可以理解，如果沒有用加固元件104加固絕 緣層間結構的四個邊緣，在這四個邊緣中容易產生裂縫或剝落。另外， 應指出，在圖4B中，其中形成加固元件104的矩形外圍區域的寬度最 多為半導體器件的晶片區的側長度的10%。另外，如圖4C中所示，當布線布局圖形被分布在絕緣層間結構 16、 44、 56、 68和80中的一個絕緣層間結構上的中間十字形區域108 (用虛線界定)中時，可以在相關絕緣層間結構的四個角部區域密集 地布置形成加固圖形的多個加固元件110 (因而形成了加固柱)，而在 中間十字形區域108中稀疏地布置一些加固元件112，從而可以整體加 固低-k絕緣層16B、 30B、 44B、 50B、 56B、 62B、 68B、 74B和80B。 應指出，在圖4C中，從中間十字形區域108省略了布線布局圖形，以 簡化圖示。在圖4C中，如果相關的絕緣層間結構的角部區域被加固元件110 加固，應該理解，在其角部區域容易產生裂縫或剝落。圖5示出了根據本發明的半導體器件的第二實施例，該半導體器 件可以用與上述的生產方法基本上相同的方法來製造。在第二實施例中，半導體器件包括從矽晶片得到的半導體襯底 114。半導體襯底114具有形成在其中的元件隔離層116。在元件隔離 層116包圍的區域中製作了各種元件，例如電晶體、電阻、電容等， 不過在圖5中沒有示出。該半導體器件也包括形成在半導體襯底114上的二氧化矽層或絕 緣底層118，絕緣底層118具有形成在其中並被連接到半導體襯底的多個鎢接合栓塞。應指出，在圖5中，只有一個接合栓塞用標記120示 出。當然，儘管圖5中沒有示出，絕緣底層118具有被適當地電連接 到製作在半導體襯底中的各種元件的多個鎢接觸栓塞。該半導體器件還包括用標記122總地表示的多層布線布置，其構 建在絕緣底層118上。多層布線布置122包括第一、第二、第三、第 四、第五、第六、第七、第八、第九和第十絕緣層間結構124、 126、 128、 130、 132、 134、 136、 138、 140和142，可以用大馬士革工藝按 照與上面基本上相同的方式順序地形成這些絕緣層間結構。第一或最下面的絕緣層間結構124由形成在底層118上的蝕刻停 止層124A、形成在蝕刻停止層124A上並具有形成在其中的銅加固圖 形和銅布線布局圖形的低-k絕緣層124B和形成在低-k絕緣層124B上 的薄二氧化矽層124C構成。加固圖形包括多個加固元件，其中一個用 標記124i表示，加固元件12+被連接到接合栓塞120。另外，布線布 局圖形的一部分用標記1242表示。第二絕緣層間結構126由形成在第一絕緣層間結構124上的防金 屬擴散層126A、形成在防金屬擴散層126A上並具有形成在其中的多 個銅接合栓塞和多個銅通路栓塞的低-k絕緣層126B和形成在低-k絕緣 層126B上的薄二氧化矽層126C構成。在圖5中，接合栓塞之一用標 記126!表示，該接合栓塞126i連接到第一絕緣層間結構124的加固元 件124。應指出，在圖5中，形成在低-k絕緣層126B中的通路栓塞沒 有示出。第三絕緣層間結構128由形成在第二絕緣層間結構126上的防金 屬擴散層128A、形成在防金屬擴散層128A上並具有形成在其中的銅加固圖形和銅布線布局圖形的低-k絕緣層128B和形成在低-k絕緣層128B上的薄二氧化矽層128C構成。加固圖形包括多個加固元件，其 中一個用標記128!表示，加固元件128i連接到接合栓塞126p另外， 布線布局圖形的一部分用標記1262表示。第四絕緣層間結構130由形成在第三絕緣層間結構128上的防金 屬擴散層130A、形成在防金屬擴散層130A上並具有形成在其中的多 個銅接合栓塞和多個銅通路栓塞的低-k絕緣層130B和形成在低-k絕緣 層130B上的薄二氧化矽層130C構成。在圖5中，接合栓塞之一用標 記130i表示，該接合栓塞130,連接到第三絕緣層間結構128的加固元 件128,。應指出，在圖5中，形成在低-k絕緣層130B中的通路栓塞沒 有示出。第五絕緣層間結構132由形成在第四絕緣層間結構130上的防金 屬擴散層132A、形成在防金屬擴散層132A上並具有形成在其中的銅 加固圖形和銅布線布局圖形的低-k絕緣層132B和形成在低-k絕緣層 132B上的薄二氧化矽層132C構成。加固圖形包括多個加固元件，其 中一個用標記132i表示，加固元件132j皮連接到接合栓塞130,。另外， 布線布局圖形的一部分用標記1322表示。第六絕緣層間結構134由形成在第五絕緣層間結構132上的防金 屬擴散層134A、形成在防金屬擴散層134A上並具有形成在其中的多 個銅接合栓塞和多個銅通路栓塞的低-k絕緣層134B和形成在低-k絕緣 層134B上的薄二氧化矽層134C構成。在圖5中，接合栓塞之一用標 記134,表示，該接合栓塞134i被連接到第五絕緣層間結構132的加固 元件132p應指出，在圖5中，形成在低-k絕緣層134B中的通路栓塞 沒有示出。第七絕緣層間結構136由形成在第六絕緣層間結構134上的防金 屬擴散層136A、形成在防金屬擴散層136A上並具有形成在其中的銅加固圖形和銅布線布局圖形的低-k絕緣層136B和形成在低-k絕緣層136B上的薄二氧化矽層136C構成。加固圖形包括多個加固元件，其 中一個用標記136i表示。在該實施例中，由於後面所述的原因，加固 元件136,被形成為細長的加固元件，該細長的加固元件的一端被連接 到第六絕緣層間結構134的接合栓塞134la應指出，在圖5中，形成 在低-k絕緣層136B中的布線布局圖形沒有示出。第八絕緣層間結構138由形成在第七絕緣層間結構136上的防金 屬擴散層138A、形成在防金屬擴散層138A上並具有形成在其中的多 個銅接合栓塞和多個銅通路栓塞的低-k絕緣層138B和形成在低-k絕緣 層138B上的薄二氧化矽層138C構成。在圖5中，接合栓塞之一用標 記138,表示，該接合栓塞138,被連接到第七絕緣層間結構136的細長 加固元件136,的另一端。簡言之，雖然接合栓塞138,不與接合栓塞13+ 對準，但是可以利用細長加固元件136J每接合栓塞134,與138i相互連 接。應指出，在圖5中，形成在低-k絕緣層138B中的通路栓塞沒有示 出。第九絕緣層間結構140由形成在第八絕緣層間結構138上的防金 屬擴散層140A、形成在防金屬擴散層140A上並具有形成在其中的銅 加固圖形和銅布線布局圖形的低-k絕緣層140B和形成在低-k絕緣層 140B上的薄二氧化矽層140C構成。加固圖形包括多個加固元件，其 中一個用標記14(^表示，加固元件140,被連接到第八絕緣層間結構138 的接合栓塞138,。另外，在圖5中，布線布局圖形的一部分用標記1402 表示，該部分1402位於第六絕緣層間結構134的接合栓塞第十或最上面的絕緣層間結構142由形成在第九絕緣層間結構 140上的防金屬擴散層142A和形成在防金屬擴散層142A上的二氧化 矽層142B構成。最上面的絕緣層間結構142具有多個形成在其中的電 極焊盤(圖5中未示出)，這些電極焊盤被適當地電連接到形成在第 九絕緣層間結構140中的布線布局圖形。應指出，每個電極焊盤可以由適當的金屬材料(例如鎳/銅合金、鈦/鎢合金等)製成。多層布線布置122還包括形成在最上面的絕緣層間結構142上作為保護層的鈍化層144，該保護層被穿孔，使得電極焊盤露在外面。與上述的半導體器件的第一實施例相類似，加固元件124i、 128p 132" 136i和140i與接合栓塞1262、 1302、 1342和1382交替地相互連 接，從而限定出一個延伸通過絕緣層間結構124、 126、 128、 130、 132、 134、 136、 138和140的加固柱，但該加固柱並不是筆直地延伸，這是 因為受形成在絕緣層間結構140中的布線布局圖形的部分1402的妨礙。 由於這個原因，在第二實施例中，通過利用細長加固元件136P加固 柱繞過布線布局圖形的部分1402而延伸。簡言之，當加固柱的形成與 布線布局圖形的一部分互相妨礙時，通過利用細長加固元件(136》， 可以解決妨礙的問題。圖6A示出了根據本發明的半導體器件的第三實施例，該半導體器 件可以用與上述的生產方法基本上相同的方法來製造。在第三實施例中，半導體器件包括從矽晶片得到的半導體襯底 146。半導體襯底146具有形成在其中的元件隔離層148。在元件隔離 層148包圍的區域中製作了各種元件，例如電晶體、電阻、電容等， 不過在圖6A中沒有示出。該半導體器件也包括形成在半導體襯底146上的二氧化矽層或絕 緣底層150，絕緣底層150包括形成在其中的多個鎢接合栓塞和多個鎢 接觸栓塞。在圖6A中，用標記152i和1522表示出兩個接合栓塞，用 標記154^ 1542和1543表示出三個接觸栓塞。接合栓塞152!和1522 被連接到半導體襯底146，接觸栓塞154!、 1542和1543被適當地電連 接到製作在半導體襯底146中的各種元件。該半導體器件還包括用標記156總地表示的多層布線布置，其構建在絕緣底層150上。多層布線布置156包括第一、第二、第三、第 四、第五、第六、第七、第八、第九和第十絕緣層間結構158、 160、 162、 164、 166、 168、 170、 172、 174和176，可以用大馬士革工藝按 照與上面基本上相同的方式順序地形成這些絕緣層間結構。應指出，雖然第一到第九絕緣層間結構158、 160、 162、 164、 166、 168、 170、 172和174中的每一個由蝕刻停止層或防金屬擴散層、形成 在防金屬擴散層上的低-k絕緣層138B和形成在低-k絕緣層上的薄二氧 化矽層構成，但是圖中省略了防金屬擴散層和薄二氧化矽層，以簡化 圖示。第一絕緣層間結構158具有形成在其中的銅加固圖形和銅布線布 局圖形。加固圖形包括多個加固元件，其中的兩個用標記158A,和158A2 表示，各加固元件158A!和158A2被連接到形成在絕緣底層150中的接 合栓塞152!和1522。另外，布線布局圖形的四個部分用標記158Bp 158B2、 158B3和158B4表示，並且各部分158Bp 15882和158B3被電 連接到接觸栓塞154p 1542和1543。第二絕緣層間結構160具有形成在其中的多個銅接合栓塞和多個 銅通路栓塞。兩個接合栓塞用標記160Ai和160A2表示，各接合栓塞 160At和160A2被連接到形成在第一絕緣層間結構158中的加固元件 158Ai和158A2。應指出，在圖6A中，形成在第二絕緣層間結構160 中的通路栓塞沒有示出。第三絕緣層間結構162具有形成在其中的銅加固圖形和銅布線布 局圖形。加固圖形包括多個加固元件，其中的兩個用標記162Ai和162A2 表示，各加固元件162A,和162A2被連接到形成在第二絕緣層間結構 160中的接合栓塞160A!和160A2。應指出，在圖6A中，布線布局圖 形的兩個部分用標記162Bi和162B2表示。第四絕緣層間結構164具有形成在其中的多個銅接合栓塞和多個銅通路栓塞。兩個接合栓塞用標記164A!和164A2表示，各接合栓塞 164A,和164A2被連接到形成在第三絕緣層間結構162中的加固元件 164At和164A2。應指出，在圖6A中，形成在第四絕緣層間結構164 中的通路栓塞沒有示出。第五絕緣層間結構166具有形成在其中的銅加固圖形和銅布線布 局圖形。加固圖形包括多個加固元件，其中的兩個用標記166A,和166A2 表示，各加固元件166A!和166A2被連接到形成在第四絕緣層間結構 164中的接合栓塞164A,和164A2。應指出，在圖6A中，布線布局圖 形的一個部分用標記166B表示。第六絕緣層間結構168具有形成在其中的多個銅接合栓塞和多個 銅通路栓塞。兩個接合栓塞用標記168A!和168A2表示，各接合栓塞 168A,和168A2被連接到形成在第五絕緣層間結構166中的加固元件 166A!和166A2。應指出，在圖6A中，形成在第六絕緣層間結構168 中的通路栓塞沒有示出。第七絕緣層間結構170具有形成在其中的銅加固圖形和銅布線布 局圖形。加固圖形包括多個加固元件，其中的一個用標記170表示。 在該實施例中，加固元件170被形成為梁狀加固元件。梁狀加固元件 170A的各端被連接到形成在第六絕緣層間結構168中的接合栓塞 168&和168A2。應指出，在圖6A中，形成在第七絕緣層間結構170 中的通路栓塞沒有示出。第八絕緣層間結構172具有形成在其中的多個銅接合栓塞和多個 銅通路栓塞。兩個接合栓塞用標記172Ai和172A2表示，各接合栓塞 172AjP 172A2被連接到形成在第七絕緣層間結構170中的梁狀加固元 件170A的末端。應指出，在圖6A中，形成在第八絕緣層間結構172中的通路栓塞沒有示出。第九絕緣層間結構174具有形成在其中的銅加固圖形和銅布線布局圖形。加固圖形包括多個加固元件，其中的兩個用標記174A,和174A2 表示，各加固元件174A,和174A2被連接到形成在第八絕緣層間結構 172中的接合栓塞172A,和172A2。應指出，在圖6A中，形成在第九 絕緣層間結構174中的通路栓塞沒有示出。第十或最上面的絕緣層間結構176由形成在第九絕緣層間結構 174上的防金屬擴散層和形成在防金屬擴散層上的二氧化矽層構成。應 指出，在圖6A中，省略了防金屬擴散層，以簡化圖示。最上面的絕緣 層間結構176具有多個形成在其中的電極焊盤(圖6A中未示出)，這 些電極焊盤被適當地電連接到形成在第九絕緣層間結構176中的布線 布局圖形。應指出，每個電極焊盤可以由適當的金屬材料(例如鎳/銅 合金、鈦/鎢合金等)製成。多層布線布置156還包括形成在最上面的絕緣層間結構176上作 為保護層的鈍化層178，該保護層被穿孔，使得電極焊盤露在外面。在半導體器件的第三實施例中，加固元件158A^ 162A^ 166Ai、 170A和174Ai與加固栓塞126A^ 130A!、 134At和138A!交替地相互 連接，從而限定出一個延伸通過絕緣層間結構158、 160、 162、 164、 166、 168、 170、 172和174的第一加固柱，而加固元件158A2、 162A2、 166A2、 170A和174A2與加固栓塞126A2、 130A2、 134八2和138八2交 替地相互連接，從而限定出一個延伸通過絕緣層間結構158、 160、 162、 164、 166、 168、 170、 172和174的第二加固柱。即，第三實施例的特 徵在於，通過梁狀加固元件170A將第一和第二加固柱互相連接。在圖6B (其中示出了圖6A中所示的半導體器件的上表面的一部 分)中，標記180表示形成在第十或最上面的絕緣層間結構86中的電170A2、 170A3和170A4表示形成在第七絕緣 層間結構170中形成的銅加固圖形的一部分的梁狀加固元件。四個加 固元件170A,至170A4由圖6A中所示的梁狀加固元件170A表示。也 就是說，例如，當沿著圖6B的線6A-6A截取穿過梁狀加固元件170A3 的剖視圖時，該剖視圖對應於圖6A的剖視圖。如從圖6A和6B可以清楚地看到的，由於通過梁狀加固元件 170A!、 170A2、 170A3和170A4而相互連接的四組第一和第二加固柱排 列在電極焊盤180周圍，所以絕緣層間結構(低-k層)158、 160、 162、 164、 166、 168、 170、 172和174圍繞電極焊盤180在物理上和機械上 得到了加固。這樣，雖然在將金引線或金屬突起鍵合併連接到電極焊 盤180時該電極焊盤180要經受物理應力，但是也可以防止絕緣層間 結構(低-k層)158、 160、 162、 164、 166、 168、 170、 172和174中 產生裂縫或剝落。圖7A和7B示出了根據本發明的半導體器件的第四實施例，該半 導體器件可以用與上述的生產方式基本上相同的方式來製造。應指出， 在圖7A中，示出了半導體器件的平面圖，而在圖7B中，示出了沿圖 7A的線7B-7B截取的半導體器件的剖視圖。在第四實施例中，半導體器件包括從矽晶片得到的半導體襯底 182，半導體襯底182具有形成在其中的元件隔離層184。在元件隔離 層184包圍的區域中製作了各種元件，例如電晶體、電阻、電容等， 不過在圖7B中沒有示出。該半導體器件也包括形成在半導體襯底182上的二氧化矽層或絕 緣底層186，絕緣底層186具有形成在其中並被連接到半導體襯底182 的矩形框架狀接合栓塞187。矩形框架狀接合栓塞187由適當的金屬材 料例如鉤(W)等製成，並具有圖7A中的虛線所示的輪廓Cl。應指 出，絕緣底層186具有形成在其中並被連接到製作在半導體襯底182中的各種元件的接觸栓塞，不過這些接觸栓塞在圖7B中沒有示出。該半導體器件還包括用標記188總地表示的多層布線布置，其構建在絕緣底層186上。多層布線布置188包括第一、第二、第三、第 四、第五、第六、第七、第八、第九和第十絕緣層間結構190、 192、 194、 196、 198、 200、 202、 204、 206和208，可以用大馬士革工藝按 照與上面基本上相同的方式順序地形成這些絕緣層間結構。應指出，雖然第一到第九絕緣層間結構190、 192、 194、 196、 198、 200、 202、 204和206中的每一個由蝕刻停止層或防金屬擴散層、形成 在防金屬擴散層上的低-k絕緣層和形成在低-k絕緣層上的薄二氧化矽 層構成，但是圖中省略了防金屬擴散層和薄二氧化矽層，以簡化圖示。第一或最下面的絕緣層間結構190具有形成在其中的矩形框架狀 銅加固元件190A和銅布線布局圖形(未示出)。框架狀銅加固元件 190A具有圖7A中虛線示出的輪廓C2，並被連接到形成在絕緣底層186 中的框架狀接合栓塞187。如圖7A中明顯示出的，框架狀銅加固元件 WOA比框架狀加固元件187厚。第二絕緣層間結構192具有形成在其中的矩形框架狀銅接合栓塞 192A和多個銅通路栓塞(未示出)。框架狀銅接合栓塞190A具有圖 7A中虛線示出的輪廓Cl，並被連接到形成在第一絕緣層間結構190 中的框架狀銅加固元件190A。第三絕緣層間結構194具有形成在其中的矩形框架狀銅加固元件 194A和銅布線布局圖形(未示出)。框架狀銅加固元件190A具有圖 7A中虛線示出的輪廓C2，並被連接到形成在第二絕緣層間結構190 中的框架狀銅接合栓塞190A。第四絕緣層間結構196具有形成在其中的矩形框架狀銅接合栓塞196A和多個銅通路栓塞(未示出)。框架狀銅接合栓塞196A具有圖 7A中虛線示出的輪廓Cl，並被連接到形成在第三絕緣層間結構194 中的框架狀銅加固元件194A。第五絕緣層間結構198具有形成在其中的矩形框架狀銅加固元件 198A和銅布線布局圖形(未示出)。框架狀銅加固元件198A具有圖 7A中虛線示出的輪廓C2，並被連接到形成在第四絕緣層間結構l卯 中的框架狀銅接合栓塞196A。第六絕緣層間結構200具有形成在其中的矩形框架狀銅接合栓塞 200A和多個銅通路栓塞(未示出)。框架狀銅接合栓塞200A具有圖 7A中虛線示出的輪廓Cl，並被連接到形成在第五絕緣層間結構198 中的框架狀銅加固元件198A。第七絕緣層間結構202具有形成在其中的矩形框架狀銅加固元件 202A和銅布線布局圖形(未示出)。框架狀銅加固元件200A具有圖 7A中虛線示出的輪廓C2，並被連接到形成在第六絕緣層間結構200 中的框架狀銅接合栓塞200A。第八絕緣層間結構204具有形成在其中的矩形框架狀銅接合栓塞 204A和多個銅通路栓塞(未示出)。框架狀銅接合栓塞204A具有圖 7A中虛線示出的輪廓Cl，並被連接到形成在第七絕緣層間結構202 中的框架狀銅加固元件202A。第九絕緣層間結構206具有形成在其中的矩形框架狀銅加固元件 206A和銅布線布局圖形(未示出)。框架狀銅加固元件206A具有圖 7A中虛線示出的輪廓C2，並被連接到形成在第八絕緣層間結構204 中的框架狀銅接合栓塞204A。第十或最上面的絕緣層間結構208由形成在第九絕緣層間結構206上的防金屬擴散層和形成在防金屬擴散層上的二氧化矽層構成。應 指出，在圖7B中，省略了防金屬擴散層，以簡化圖示。最上面的絕緣層間結構208具有多個形成在其中的電極焊盤(圖6A中未示出)，這 些電極焊盤被適當地電連接到形成在第九絕緣層間結構206中的布線 布局圖形。應指出，每個電極焊盤可以由適當的金屬材料(例如鎳/銅 合金、鈦/鎢合金等)製成。多層布線布置188還包括形成在最上面的絕緣層間結構176上作 為保護層的鈍化層209，並在其中穿孔，使得電極焊盤露在外面。如從圖7A和圖7B可以清楚地看到的，在第四實施例中，框架狀 銅加固元件190A、 194A、 198A、 202A和206A與框架狀銅接合栓塞 192A、 196A、 200A和204A交替地相互連接，從而限定出一個延伸通 過絕緣層間結構190、 192、 194、 196、 198、 200、 202、 204和206的 外周矩形加固壁，因此該外周矩形加固壁將絕緣層間結構(低k層) 190、 192、 194、 196、 198、 200、 202、 204和206在物理上和機械上 相互緊固在一起，從而沿著外周的四個邊緣對絕緣層間結構(低-k層) 190、 192、 194、 196、 198、 200、 202、 204和206形成物理上和機械 上的加固。應指出，在該實施例中，多層布線布置188可以在由外周矩形加 固壁包圍的內部包括多個加固柱(如圖1Q中所示)。在根據本發明的半導體器件的第四實施例中，進行了熱循環測試。 為了進行熱循環測試，製備了根據本發明製造的第一組半導體器件A 和未按照本發明進行加固的第二組半導體器件B。在每個半導體器件A中，多層布線布置被形成為包括第一、第二、第三、第四和第五絕緣 層間結構的五層布線布置。第五絕緣層間結構的布線布局圖形通過第 四絕緣層間結構的通路栓塞被電連接到第三絕緣層間結構的布線布局 圖形，第三絕緣層間結構的布線布局圖形通過第二絕緣層間結構的通路栓塞被電連接到第一絕緣層間結構，而第一絕緣層間結構的布線布 局圖形通過絕緣底層的接觸栓塞被電連接到半導體襯底。半導體器件B 也是這樣。通過將第一和第二組半導體器件交替地暴露於一4(TC的溫度下30 分鐘和+ 12(TC的溫度下30分鐘，使其經受一個預定的熱變換循環。 然後，在每個半導體器件A和B中，在半導體襯底和第五絕緣層間結 構的布線布局圖形之間施加電壓。如果在半導體襯底和第五絕緣層間 結構的布線布局圖形之間沒有電流流動，則將該半導體器件作為不合 格產品從相應的組中去掉。隨後，通過將剩餘的半導體器件A和B交替地暴露於一4(TC的溫 度下30分鐘和+ 120"C的溫度下30分鐘，使其進一步經受一個預定的 熱變換循環。然後，在每個半導體器件A和B中，在半導體襯底和第 五絕緣層間結構的布線布局圖形之間施加電壓。如果在半導體襯底和 第五絕緣層間結構的布線布局圖形之間沒有電流流動，則將該半導體 器件作為不合格產品從相應的組中去掉。對於第一和第二組半導體器件中的每一組器件重複該過程，直到 不合格產品的百分比達到預定值。然後，將第一組器件所經受的循環 的數目和第二組器件所經受的循環的數目進行比較。測試的結果是，第一組器件所經受的循環的數目比第二組器件的 多三倍。也就是說，對於熱應力，第一組半導體器件A比第二組半導 體器件B的強度高三倍。下面參照圖8A至8L，說明根據本發明的生產方法的第一實施例。首先，參見圖8A，其中示出了在半導體晶片上限定出半導體晶片 區的半導體襯底210的一部分的垂直剖視圖。如該圖中所示，在半導體襯底210中形成元件隔離層212。應指出，在元件隔離層212包圍的 區域中製作了各種元件，例如電晶體、電阻、電容等，不過在圖8A中 沒有示出。在完成各種元件的製作後，在矽晶片的表面上形成二氧化矽層 214，作為絕緣底層。在絕緣底層214中形成接觸栓塞，不過在圖8A 中沒有示出，每個接觸栓塞電連接到製作在半導體襯底210中的相應 元件。應指出，在該實施例中，接觸栓塞由鎢(W)製成。在完成接觸栓塞的製作後，利用雙大馬士革工藝在絕緣底層214 上形成包括至少三個絕緣層間結構的多層布線布置。具體地，如圖8A中所示，在絕緣底層214上形成最下面的或第一 絕緣層間結構216。在該實施例中，第一絕緣層間結構216由形成在絕 緣底層214上的蝕刻停止層216A、形成在蝕刻停止層216A上的低-k 絕緣層216B和形成在低-k絕緣層216B上的薄保護層216C構成。類似於上述的生產方法的第一實施例，蝕刻停止層216A由氮化矽 (SiN) 、 SiCN等製成，並且可以採用適當的化學氣相沉積(CVD) 工藝來形成該蝕刻停止層216A。另外，低-k絕緣層216B由SiOCH製成，並且可以採用適當的CVD 工藝或塗覆/烘焙工藝來形成該低-k絕緣層216B。類似於上述的生產方 法的第一實施例，可以用其他的低-k材料例如L-OX (註冊商標梯形 氫化矽氧烷)、SiOC、 SiOF、 HSQ (氫-倍半矽氧烷)、MSQ (甲基-倍半矽氧烷)等來製作低-k絕緣層216B。薄保護層216C可以由二氧化矽構成，並且可以採用適當的CVD 工藝來形成薄保護層216C。應指出，製備薄保護層216C是因為上面 所述的原因。在形成第一絕緣層間結構216後，按照與參照圖1B至1G所描述的基本上相同的方式，在第一絕緣層間結構216中形成用於矽晶片上的半導體晶片區的銅加固圖形和銅布線布局圖形。銅加固圖形包括多個加固元件，其中一個用標記218表示。應指出，在圖8A中，標記 220表示阻擋金屬層。另外，應指出，在圖8A中未示出所述的布線布 局圖形。在第一絕緣層間結構216中形成加固圖形和布線布局圖形後，如 圖8B所示，在第一絕緣層間結構216上順序形成第二和第三絕緣層間 結構222和224。第二絕緣層間結構222由第一絕緣層間結構216上的 蝕刻停止層或防金屬擴散層222A、形成在蝕刻停止層222A上的低-k 絕緣層222B和形成在低-k絕緣層222B上的薄保護層222C構成。第 三絕緣層間結構224由第二絕緣層間結構222上的蝕刻停止層或防金 屬擴散層224A、形成在蝕刻停止層224A上的低-k絕緣層222B和形成 在低-k絕緣層224B上的薄保護層224C構成。應指出，蝕刻停止層30A 也用作防金屬擴散層，從而防止銅從第一絕緣層間結構16的銅布線布 局圖形和銅加固圖形(28)擴散到低-k絕緣層30B中。在形成第二和第三絕緣層間結構222和224後，如圖8C中所示， 在第三絕緣層間結構224上形成光刻膠層226，並利用光刻工藝和蝕刻 工藝對其進行構圖並製作成光掩模層。即，被構圖的光刻膠層或光掩 模層32具有形成在其中的、位於矽晶片上的半導體晶片區上方的多組 孔。每組孔的一部分對應於要在第二絕緣層間結構222中形成並且要 被連接到形成在第一絕緣層間結構216中的相應布線布局圖形的通路 栓塞，孔的剩餘部分對應於要在第二絕緣層間結構222中形成並且要 被連接到加固圖形的加固元件(218)的接合栓塞。應指出，在圖8C 中，與要被連接到加固元件218的接合栓塞之一對應的孔用標記228 表示。在形成被構圖的光刻膠層或光掩模層226後，對第三絕緣層間結構224進行低能級下的幹法蝕刻工藝或各向異性蝕刻工藝，其中在薄 保護層224C和低-k絕緣層224B中形成分別與光掩模層226的多組孔 對應的多組孔，如圖8D中典型地示出的那樣。應指出，在圖8D中， 對應於孔228 (圖8C)的孔用標記230表示。然後，再對第三絕緣層 間結構224進行高能級下的幹法蝕刻工藝或各向異性蝕刻工藝，並且 從孔(230)的底部去除蝕刻停止層224A，如圖8E中典型地示出的那 樣。接著，對第二絕緣層間結構222進行低能級下的幹法蝕刻工藝或 各向異性蝕刻工藝，其中孔(230)更深地穿入第二絕緣層間結構222， 從而延伸到蝕刻停止層222A，如圖8F所示。然後，從第三絕緣層間結構224去除光掩模層226。然後，如圖 8G中所示，在第三絕緣層間結構224上形成光刻膠層232，並利用光 刻工藝和蝕刻工藝對其進行構圖並製作成光掩模層。即，被構圖的光 刻膠層或光掩模層232具有形成在其中的、位於矽晶片上的半導體芯 片區上方的多組開口。每組開口的一部分對應於要在第三絕緣層間結 構224中形成的、位於矽晶片上的相應半導體晶片區上方的布線布局 圖形，開口的剩餘部分對應於要在第三絕緣層間結構224中形成的、 位於半導體晶片區上方的加固圖形。應指出，加固圖形包括多個加固 元件，在圖8G中，對應於加固元件之一的開口用標記234表示。在形成被構圖的光刻膠層或光掩模層232後，對第三絕緣層間結 構224進行低能級下的幹法蝕刻工藝或各向異性蝕刻工藝，其中在薄 保護層224C和低-k絕緣層224B中形成對應於光掩模層232的多組開 口的多組溝槽，如圖8H中典型地示出的那樣。應指出，在圖8H中， 對應於開口 234 (圖8G)的溝槽用標記236表示。然後，再對第三絕緣層間結構224進行高能級下的幹法蝕刻工藝或各向異性蝕刻工藝，從溝槽(236)的底部去除蝕刻停止層224A， 並從溝槽(230)的底部去除蝕刻停止層222A，如圖8I中典型地示出 的那樣。然後，從第三絕緣層間結構224去除光掩模層232,然後對被構 圖的絕緣層間結構222和224進行濺射處理，其中，在第三絕緣層間 結構224上形成阻擋金屬層238，如圖8J中典型地示出的那樣，？L(230) 和溝槽(236)的側壁面和底壁面被阻擋金屬層238覆蓋。應指出，與 阻擋金屬層24類似，阻擋金屬層238可以由上述的各種金屬材料和金 屬化合物材料中的任一種構成。在形成阻擋金屬層238後，在阻擋金屬層238上形成銅(Cu)層 240，使得所有的孔(230)和溝槽(236)中充滿銅(Cu)，如圖8K 中典型地示出的那樣。具體地，首先，利用濺射工藝在阻擋金屬層238 上形成銅(Cu)籽晶層，然後利用電鍍工藝形成Cu層240，其中Cu 籽晶層用作陰極。然後，對Cu層240進行退火處理，以便結晶。在完成退火處理後，將矽晶片置入化學機械拋光(CMP)裝置中， Cu層240和阻擋金屬層238均被進行化學機械拋光，以便從其上去除 多餘的金屬(Cu和例如Ti)，從而在矽晶片上的每個半導體區上方的 第二和第三絕緣層間結構222和224中形成帶有銅通路栓塞的銅布線 布局圖形和帶有銅接合栓塞的銅加固圖形，如圖8L中典型地示出的那 樣。應指出，在圖8L中，接合栓塞之一用標記242表示，而加固元件 之一用標記244表示。在上述的實施例中，儘管加固元件和接合栓塞由銅(Cu)製成， 也可以採用其他的金屬材料如鎢(W)等來製作加固元件。另外，不需 要用相同的金屬材料來製作加固元件和接合栓塞。例如，當加固元件 由銅製成時，可以用如鎢來製作接合栓塞。最後，本領域的技術人員可以理解，以上是對方法和器件的優選 實施例的描述，在不偏離本發明的範圍和精神的情況下可以作出各種 變動和修改。
權利要求
1.一種半導體器件，包括半導體襯底(10；114；146；182；210)，具有製作在其中的電子元件；形成在所述半導體襯底上的絕緣底層(14；118；150；186；214)；和構建在所述絕緣底層上的多層布線布置，其中所述的多層布線布置包括至少三個絕緣層間結構(16，30，44，50，56，62，68，74，80，86；124，126，128，130，132，134，136，138，140；158，160，162，164，166，168，170，172，174；190，192，194，196，198，200，202，204，206；216，222，224)每個絕緣層間結構包括低k絕緣層；每個絕緣層間結構具有形成在其中的加固元件或接合栓塞，由此使得該加固元件和接合栓塞可選地設置在絕緣層間結構附近，使得所述至少三個絕緣層間結構中的一個的加固元件通過相應的接合栓塞連接到另一個絕緣層間結構相應的加固元件，從而使所述絕緣層間結構連接在一起，其中所述加固元件與所述接合栓塞限定了多個延伸通過所述絕緣層間結構的加固柱，其中所述多層布線布置進一步包括最上面的絕緣層間結構，該最上面的絕緣層間結構具有形成在其中的多個電極焊盤，每個電極焊盤適於電連接到外部端子，以及其中在絕緣層間結構中整體均勻地布置多個加固元件。
2. 如權利要求l所述的半導體器件，其中沿著絕緣層間結構的四個邊緣密集地布置多個加固元件，以及在中間區域稀疏地布置多個加 固元件。
3. 如權利要求l所述的半導體器件，在絕緣層間結構的四個角部 區域密集地布置多個加固元件，而在其他區域稀疏地布置多個加固元件。
4. 如權利要求1至3任意一項所述的半導體器件，其中包括在所 述加固柱的兩個相鄰加固柱中的加固元件被互相結合在一起，從而產生一個梁狀的加固元件(170A)。
5. 如權利要求1至3任意一項所述的半導體器件，其中所述加固 柱整體均勻地分布在所述多層布線布置中。
6. 如權利要求1至3任意一項所述的半導體器件，其中所述加固 柱沿著所述多層布線布置的邊緣密集地布置。
7. 如權利要求1至3任意一項所述的半導體器件，其中所述加固 柱在所述多層布線布置的角部區域密集地布置。
8. 如權利要求1至3任意一項所述的半導體器件，其中所述多層 布線布置還包括具有形成在其中的氧化物絕緣層(62B' ， 68B' ， 80B') 的至少一個氧化物絕緣層間結構(62， ， 68' ， 80'),且所述至少 一個氧化物絕緣層間結構設置在所述至少三個絕緣層間結構(16， 30， 44)上面。
9. 如權利要求8所述的半導體器件，其中所述至少一個氧化物絕 緣層間結構(62' ， 68' ， 8(T )具有形成在其中的布線布局圖形， 且所述布線布局圖形的一部分(94， 96)位於通過交替地連接加固元 件(28， 48)和接合栓塞(42)而限定的加固柱上面。
10. 如權利要求1至3任意一項所述的半導體器件，其中所述絕 緣底層(14， 118, 150)具有形成在其中的接合栓塞(98; 120; 1521; 1522)，所述接合栓塞的一端連接到所述半導體襯底(10， 114， 146)， 所述接合栓塞的另一端連接到形成在所述第一絕緣層間結構(16， 124，158)中的加固元件。
11. 如權利要求1至3任意一項所述的半導體器件，其中所述多 層布線布置(122)還包括形成在所述第三絕緣層間結構(136)上的 第四絕緣層間結構(138)，所述第四絕緣層間結構(138)包括低-k 絕緣層(138B)，所述第四絕緣層間結構(138)具有形成在其中的接 合栓塞(138。，該接合栓塞(138。與形成在所述第二絕緣層間結構 中的接合栓塞形成非對準關係，形成在所述第三絕緣層間結構(136) 中的加固元件被形成為細長的加固元件(136。，形成在所述第二絕緣 層間結構(134)中的接合栓塞(134。被連接到所述細長的加固元件(136。的一端，形成在所述第四絕緣層間結構(138)中的接合栓塞 (138。被連接到所述細長的加固元件(136。的另一端。
12. 如權利要求1至3任意一項所述的半導體器件，其中形成在 所述第一和第三絕緣層間結構(190， 194)中的每個加固元件被形成 為沿著所述多層布線布置的邊緣延伸的框架狀加固元件(190A，194A)， 形成在所述第二絕緣層間結構(192)中的接合栓塞被形成為沿著所述 多層布線布置的邊緣延伸的框架狀接合栓塞(192A)，所述框架狀加 固元件(190A， 194A)比所述框架狀接合栓塞厚，所述框架狀加固元 件(190A， 194A)和所述框架狀接合栓塞(192A)限定了一個延伸通 過所述第一、第二和第三絕緣層間結構(190， 192， 194)的加固壁。
13. 如權利要求12所述的半導體器件，其中所述絕緣底層(186) 具有形成在其中的框架狀接合栓塞(187)，且所述框架狀接合栓塞與 形成在所述第二絕緣層間結構(192A)中的框架狀接合栓塞具有基本 上相同的輪廓，並且所述框架狀接合栓塞與所述半導體襯底(182)和 形成在所述第一絕緣層間結構(190)中的所述框架狀加固元件(190A) 連接。
全文摘要
一種半導體器件，包括半導體襯底(10)，具有製作在其中的電子元件和形成在其上的絕緣底層(14)，和構建在絕緣底層半導體襯底上的多層布線布置。多層布線布置包括形成在絕緣底層上的第一絕緣層間結構(16)，第二絕緣層間結構(30)，和形成在第一絕緣層間結構上的第三絕緣層間結構(44)。第一、第二和第三絕緣層間結構中的每一個包括低-k絕緣層(16B，30B，44B)，並具有形成在其中的加固元件(28，48)。第二絕緣層間結構具有形成在其中的接合栓塞(30C)。所述第一和第三絕緣層間結構的加固元件通過接合栓塞互相連接。
文檔編號H01L21/4763GK101256988SQ20081008711
公開日2008年9月3日 申請日期2004年11月8日 優先權日2003年11月6日
發明者小澤健 申請人:恩益禧電子股份有限公司