存儲器元件的接觸窗結構及其製造方法與流程
2023-07-19 17:28:52 2
本發明是有關於一種半導體元件，且特別是有關於一種存儲器模塊及其製造方法。
背景技術：
：隨著半導體存儲器密度的增加，二維結構不再能夠達到特定的需求。因此，儘管三維存儲器的製造工藝存在著特殊的問題，三維存儲器仍變得為人所知。一種在三維空間中產生存儲器結構的方法包含形成包括設置於樓梯結構(staircasestructures)的水平層中的導電平面或表面的存儲器元件。樓梯結構可先利用絕緣材料(例如氧化物)與導電材料(例如多晶矽)交替的層來形成。後續的掩模/光刻/刻蝕步驟可接著在刻蝕的步驟之間以向後逐漸剝離的光刻膠執行，如此執行單調遞增的深度的刻蝕，以產生樓梯結構的多個導電錶面。現有技術中支撐四層的三維存儲器元件的樓梯結構被繪示於圖1中。此結構包括一基板10，其具有交替設置於基板10上方的導電層15與絕緣層20。此結構已進行多道刻蝕，以形成階梯或區域25，其暴露出導電層15的表面。導電元件30可連接導電層15至存儲器元件中的更高的層(未示出)。例如所繪示的一樓梯結構可以絕緣材料來填入，例如是氧化物(未示於圖1)，開口可形成在氧化物中，使能夠與樓梯的階梯接觸窗。接觸窗開口可以導電材料來填充，以產生垂直取向的導電元件30，從而提供電傳導路徑至導電層的表面。樓梯接觸窗結構和其它現有技術中的結構元件以及用於三維存儲器元件的製造方法必需應付顯著的挑戰，諸如控制用於刻蝕以及形成必須用於非常小的階梯及/或導電層的相當高的深寬比的接觸窗開口所需的同步多道步驟程序。在晶片密度不斷地增加之下，上述所提及的問題需要加以解決且必須克服。因此，對於不需要多樣變化及/或相當大的深寬比的以NAND為基礎的非易失存儲器元件(例如三維(3D)半導體存儲器)的接觸窗結構具有需求。對於形成如此的三維半導體存儲器接觸窗結構的方法具有更進一步的需求。技術實現要素：本發明提出所提供的一些及其他的需求，在一範例中，是提供一種非易失存儲器元件的接觸窗結構，例如是一種以NAND為基礎的存儲器元件的三維(3D)半導體，包括導電材料及絕緣材料交替的多層、一溝道，導電材料及絕緣材料交替的層水平地位於一結構的一第一區域中的一基板之上，溝道形成於結構的一第二區域中，第二區域與第一區域相鄰，溝道具有導電材料及絕緣材料交替的層的多個延伸部分，此些延伸部分位於該溝道的至少一側邊上方。溝道的一切去部暴露出至一水平平面的一層上方的導電材料的延伸部分，切去部例如是根據尺寸形成及/或定位，有效地使導電材料的層與多個垂直取向的導電結構之間形成一或多個電性連結。在一範例中，接觸窗結構可包括與導電材料的層中所水平暴露出的延伸部分電性連接的垂直取向的導電結構。在一範例中，導電材料及絕緣材料交替的層的延伸部分可位於溝道的兩側邊或一底部上方。在一範例中，多餘的垂直取向的導電結構可與導電材料的層的延伸部分連接。一種形成一接觸窗結構的方法的實施方式，例如是以NAND為基礎的非易失存儲器接觸窗結構或三維NAND接觸窗結構，可包括提供一基板，圖案化一溝道位置於基板中，以及根據圖案化的溝道位置來進行刻蝕，以形成一溝道於基板中，基板未被刻蝕的部分為基板的一水平部。一緩衝材料可沉積覆蓋至基板的水平部上方，並內襯於溝道。交替的導電層及絕緣層可沉積在緩衝材料上方，以覆蓋至基板的水平部上方的緩衝材料之上，並以交替的導電層及絕緣層的延伸部分內襯於溝道。一刻蝕步驟可暴露出溝道的一部分，進而暴露出導電層的延伸部分。可提供垂直取向的導電結構，其被電性連接至導電層所暴露的延伸部分。雖然為了以功能性闡述配合句子的流暢度來描述結構及方法，應明確了解的是，除非有另外指出，權利要求範圍並不以「方式」或「步驟」的限制的任何方式為限，而應根據均等的公平原則下所提供的權利要求範圍的含意的全部範圍及等同的定義。本文所描述或參照的任何特徵或特徵的組合是包括在本發明的範圍之內，本發明提供的特徵包括以任何不產生衝突，以及從上下文、本說明書及本領域具有通常知識者能明顯得知的特徵的組合。此外，所描述或參照的任何特徵或特徵的組合可具體地由本發明的任何實施例中排除。為了概括本發明，是描述或參照本發明的特定的方面、優點以及新穎的特徵。當然須了解的是，所有的此些方面、優點以或特徵將不一定在本發明的任何特定實施方式中來實現。本發明其它的優點及方面在以下詳細描述內容以及隨附的權利要求範圍中將更為明顯。附圖說明圖1A是現有技術中的樓梯接觸窗結構的一透視圖。圖1B是以八層階梯的樓梯為基礎的現有技術接觸窗結構的一簡化剖化圖。圖2以透視圖繪示根據本發明的一非樓梯接觸窗結構。圖3A標出在剖面圖中，作為製造根據本發明的一非階梯接觸窗結構的一步驟，形成一溝道在一矽基板中的結果。圖3B描述沉積一緩衝材料在圖3A的結構上方的結果。圖3C示出包括根據本發明的一溝道的單層三維存儲器接觸窗結構部分形成的剖面圖。圖4是圖3A至圖3C的溝道的各種替代剖面的截面圖形表示。圖5是使用具有一梯形剖面的一溝道的一接觸窗結構的透視圖。圖5A標出圖5的結構中，導電材料及絕緣材料的交替層的一部分細節。圖5B描述圖5的結構中，導電層延續的細節性質。圖6是用於形成具有一溝道的一三維接觸窗結構的方法的一種實施方式的流程圖。圖6A是適用於形成一三維接觸窗結構的一基板的透視圖。圖6B以透視圖繪示，通過掩模可定義圖6A的基板中的溝道。圖6C繪示，根據第6B通過掩模可定義基板溝道的結果。圖6D示出沉積一緩衝材料層在圖6C的結構上方的結果。圖6E是沉積多個交替的多晶矽/氧化物(OP)層在圖6D的結構上方的結果的透視圖，此些層延伸至且內襯於溝道中。圖6F描述在填入氧化物之後的圖6E的結構。圖6G繪示進行一選擇性的化學機械拋光(Chemical-MechanicalPlanarization,CMP)工藝在圖6F的結構上方的結果。圖6H是一掩模的透視圖，用以暴露出在溝道中延續的多晶矽/氧化物層。圖6J繪示在一單一平面中所暴露出的延續的多晶矽/氧化物層。【符號說明】10、100、200、300：基板15、110、210：導電層20、115、215：絕緣層21：層間介電質25：階梯、區域30：導電元件101：第一區域102：第二區域103、107：表面105：緩衝材料層109、209：第二水平部111、211：第一水平部112、212：OP層對(導電及絕緣層對)113、213：下降(延伸)部分114、214：底部分116、216：上升部分120、220、320：溝道121：矩形的輪廓122：第一側邊123：底部124：第二側邊125、225、325：水平平面127：中線130、132：導電結構150、350：氧化物205：緩衝材料240：第一區域245：第二區域291-298：接觸窗開口400、405、410、415、420、425、430、435、440、445、450、455、460、465、470：步驟304：第一掩模305：緩衝材料層312：OP層(多晶矽及氧化物層)355：第二掩模3-3』：線a：頂部厚度b：溝道側壁最小厚度c：溝道側壁最大厚度d：溝道底部厚度w：溝道寬度θ：角度D、D』：臨界尺寸具體實施方式現描述本發明的範例並繪示於所附的圖式中，其中的例子在某些實施方式中被解釋為按照比例繪製，而在其它實施方式中的每個例子並未按比例繪製。在某些方面中，圖式與敘述內容中相似或相同的參考標號用來意指相同、相似或類似的部件及/或元件，而其它的實施方式將不使用相同的方式。根據某些實施方式，例如是頂、底、左、右、上、下、上方、之上、之下、下方、後、前的方向用語是被理解為字面上的用語，而其它的實施方式將不使用相同的方式。本發明可與各種集成電路製造以及其它傳統上在現有技術中所使用的技術配合來實現，且僅有這麼多傳統上所實現的工藝步驟是包括在本文中，其需要用來提供對本發明的理解。本發明具有適用於半導體元件與一般工藝的領域。然而，為了說明的目的，下述的描述內容涉及一種用於三維(3D)半導體存儲器的接觸窗結構以及一種相關的製造方法。本發明並不限於如此的三維半導體存儲器接觸窗結構以及相關的製造方法，且可具有對其它接觸窗結構以及製造方法的適用性，例如是以NAND為基礎的非易失存儲器元件的接觸窗結構及其製造方法。更具體地請參照圖式，圖1繪示八個階段的樓梯結構局部完成的三維存儲器元件的一簡化圖的範例。如圖1A所示，此元件在絕緣層20上方形成有一層間介電質(InterLayerDielectric,ILD)21，其具有形成在其中的接觸窗開口291-298。接觸窗開口291-298具有改變或不同深寬比的特徵。根據現有技術中的一個代表性的方法，接觸窗開口291-298的形成可能涉及多個階段的刻蝕工藝。舉例來說，八個階段的樓梯結構可被一刻蝕終止層(EtchStopLayer,ESL，未示於圖1A中)所覆蓋。接著可沉積層間介電質21，之後可再根據特定的接觸窗開口進行圖案化。層間介電質的刻蝕工藝可將層間介電質材料從每個接觸窗開口移除，並在刻蝕終止層上方停止。實現接觸窗開口291-298的形成可使用例如是一穿透(BreakThrough,BT)工藝來完成，以穿透刻蝕終止層，並在導電層15上方停止。以導電材料填充接觸窗開口，產生與個別的導電層15的接觸窗。由於接觸窗開口之間(例如接觸窗開口298及291)範圍廣泛的深寬比，刻蝕終止層的穿透步驟的工藝窗口非常狹窄。這些深寬比可在2：1、3：1或更多的範圍內變化，在剩餘的接觸窗開口(特別是接觸窗開口291)中的層間介電質材料被除去之前，可能會使在接觸窗開口298中的刻蝕終止層受到一個相當大量的過度刻蝕。當接觸窗開口298中的層間介電質的刻蝕工藝完成之前，層間介電質的刻蝕工藝不得穿過接觸窗開口291中的刻蝕終止層。圖2繪示本文中詳細描述的一種用於一三維半導體NAND存儲器元件的接觸窗結構，其不採用階梯狀結構，因此避免了前述所提到的問題。在圖2中所繪示的範例包括一基板100，其可由一適合的材料所形成，例如是矽。圖2的結構包括一緩衝材料層105，其覆蓋至基板100上方，且更包括導電材料110與絕緣材料115交替的層。導電材料110可包括任何合適的導電材料，例如包括多晶矽、金屬、任何其它導電化合物，及/或例如是鋁、銅、鎢、鈦、鈷、鎳、氮化鈦、氮化鉭、氮化鉭鋁及其類似物的材料的組合。絕緣材料115的層舉例來說可由氧化物所形成，例如是矽的氧化物，包括二氧化矽、摻碳氧化矽(SiOC)或含氟二氧化矽(SiOF)，及/或氮化物、氮氧化物、矽酸鹽及其類似物。實施方式可包含低介電常數(low-k)的材料，其具有比二氧化矽還要低的介電常數，較佳地可例如是SiCHOx(x為一正整數)。其它實施方式可使用高介電常數(high-k)的材料，其具有比二氧化矽還要高的介電常數，例如是HfOx、HfON、AlOx、RuOx、TiOx(x為一正整數)及其類似物。成對的導電/絕緣層110/115(在本文中可稱為OP層對112)可水平地配置於結構的一第一區域101中的基板100之上。一溝道120可形成在與基板100的第一區域101相鄰的一第二區域102之中，如圖3A中所繪示，其中圖3A是沿著圖2的線3-3』(通過中線127)所取的剖面的結構部分完成的描述圖。基板100可具有實質上為水平的一表面103。溝道120的尺寸可根據所支撐的接觸窗層的數量來選擇。舉例來說，當使用四(4)接觸窗層(亦即，四對的導電/絕緣層)時，溝道可具有最小為約2000埃的一深度。溝道典型的深度值可為約5500埃且溝道120的一寬度可具有最小為約360納米的值。在此情況下，溝道寬度典型的值是約550納米。緩衝材料層105可在圖3A的結構的基板100及溝道120上方形成，如圖3B中所示。例如由緩衝材料層105所組成的緩衝材料可為任何合適的緩衝材料。有益的緩衝材料的例子包括氧化物、氮化物、氮氧化物、矽酸鹽及其類似物中的一者或多者。緩衝材料層105可包括實質上為水平的一表面107，且可覆蓋至第一/第二側邊122/124、溝道120的底部123以及基板100的表面103上方。緩衝材料105的一厚度可根據緩衝材料的階梯覆蓋率(stepcoverage)及平整度(conformity)參數而改變。圖3B標示了緩衝材料層105的尺寸，包括一頂部厚度a、一溝道側壁最小厚度b、一溝道側壁最大厚度c、一溝道底部厚度d以及一溝道寬度w。表1提供關於圖3B所給定的尺寸特徵的比例的一覽表。理想的情況是使側壁階梯覆蓋率b/a儘可能地小，較低的b/a值使溝道寬度w的值較小，其可減小單元面積。表1參數定義大約範圍典型的大約值側壁階梯覆蓋率b/a0.05to1.000.1平整度b/c0.05to1.001.00底部階梯覆蓋率d/a0.05to1.000.5突出率(Overhang)(c-b)/b0to1.000圖3C的結構可具有連續地沉積在緩衝材料層105上方的一層導電材料110與一層絕緣材料115(亦即，一OP層對112)。導電層110的一第一水平部111可覆蓋至緩衝材料層105的水平表面107上方。在一範例中，導電層110的第一水平部111是與配置於緩衝材料層105之上的一下降延伸部分113接觸窗，且部分設置於溝道120之內並覆蓋第一側邊122。也就是說，導電材料的下降部分113形成導電層110的第一水平部111的電性延伸部分。如圖3C所繪示的範例所示，導電層110的延伸部分可延伸至沉積於溝道120中的導電材料的一底部分114，並延伸至覆蓋緩衝材料層105的導電材料的一上升部分116。導電材料的此四部分111、113、114及116被電性連接於彼此，且可形成一連續導電體。在其他例子中，圖3C的結構可在圖3C所示的結構上方再覆蓋額外的OP層對112的方式延伸。具有四對的OP層對112的結構範例是如圖2中所示。接著請參照圖2，在以氧化物150填入之後，可移除一部分的溝道120(例如通過掩模/光刻/刻蝕程序)，接著形成一水平平面125於個別導電層110的延伸部分在實質上為同一層上所暴露的處上方。此結構可以絕緣材料(例如氧化物，未示出)填入，在其中可形成接觸窗開口，接觸窗開口可由導電材料所填充，以形成一第一組垂直取向的導電結構130。重要的是，與圖1及圖1A中所繪示的現有技術中的樓梯結構相比，垂直取向的導電結構130是形成在接觸窗開口之中，接觸窗開口具有相同或實質上相同的深寬比。因此，所繪示的結構的使用可提供現有技術中的樓梯結構所沒有的優點，當OP層對112的數量增加，其優勢將增加、或變得更為顯著。當OP層對112的數量變多(例如8、16、24、32、…、72)，可增加所期望的溝道寬度，以容納相對多數量的個別導電層。經由此改變所消耗的半導體真實狀況(realestate)引起的任何缺點可具有補償的優點，當與樓梯結構相較之下，由於較小的深寬比及/或深寬比的變異較小，此些補償的優點包括改善的可靠度及易於形成接觸窗開口。根據圖2中所繪示的範例，導電層110包括一第一水平部111，且延伸至位於溝道的第一側邊122上方的一下降部分113、位於溝道120的底部123上方的一底部分114、位於溝道120的第二側邊124上方的一上升部分116，以及一第二水平部109。此外，要注意的是，絕緣層115可始終與相對應的導電層110成對，以形成OP層對112。除了已描述的第一組垂直取向的導電結構130外，還可提供一第二組垂直取向的導電結構132，其連接至導電層110的延伸部分的上升部分116。導電結構132可提供多餘的連接至導電層110，如此改善接觸窗結構的可靠度。若沒有多餘的連接，可以省略導電層110的延伸部分(亦即伸出部分)的底部分114及上升部分116，使溝道的寬度減少。在此些情況下，導電層110的伸出部分的下降部分113具有使導電層110的x-y方向改變為x-z方向的影響，以促使導電層110的伸出部分連接至具有一實質上為固定的深寬比的第一組垂直取向的導電結構130。如圖2、圖3A、圖3B及圖3C所繪示的溝道120可透過所繪示的範例中一矩形的輪廓121形狀(圖3A)來作部分的描述。在其它情況下，溝道120的輪廓可以不同形狀展現。某些替代形狀的範例是繪示在圖4中，包括一方形輪廓(圖4A)、具有垂直尺寸大於水平尺寸的一矩形輪廓(圖4B)，以及具有水平尺寸大於垂直尺寸的另一矩形輪廓(圖4C)。非矩形輪廓的溝道也可使用，包括具有上基底的長度大於下基底的長度的一第一梯型輪廓(圖4D)、具有下基底的長度大於上基底的長度的第二梯型輪廓(圖4E)、一三角形的輪廓(圖4F)，以及部分為圓弧的輪廓(圖4G)。此些範例是暗示可使用的輪廓種類，而並非為本發明的限制。如此，溝道120可透過基於任何合適的輪廓的形狀來作至少部分的描述，例如為基於任何多邊形或多邊形的組合，亦即一多邊形輪廓。使用一梯形溝道輪廓的一接觸窗結構的一特定範例是繪示於圖5中。圖5中除了梯形形狀的溝道220以外的接觸窗結構可如圖3A至圖3C中所繪示的結構。所繪示的範例包括一基板200，其是由一層緩衝材料205所覆蓋，緩衝材料205是由包括導電層210及絕緣層215的OP層對212所覆蓋。導電層包括一第一水平部211、一下降部分213、一底部分214、一上升部分216及一第二水平部209。如同圖2中的情況，溝道220的一切去部形成一水平平面225，其暴露出導電層210的延伸部分的部分的下降部分213及上升部分216。此些所暴露的延伸部分213/216可以類似於圖2所繪示的方式，提供與垂直取向的導電體連接之用。圖5中，導電層210的延伸部分的下降部分213是相對於一水平基準以一角度θ來設置。當θ＝90°，圖5的結構可變為與圖2類似或實質上相同的結構。當0<θ<90°，通常採用所示的圖5的結構形式。圖5A示出導電層210的第一水平部211的一小部分的第一區域240的細節，並標示出導電層210的一高度為一臨界尺寸D。圖5B示出所延伸及在溝道220的水平平面225上所暴露的下降延伸部分213的導電層210相對應的第二區域245的細節。要注意的是，在一水平平面225上所觀察到的延伸部分213的一寬度的具有對應於一臨界尺寸D』的一寬度，其中sinθ＝D/D'，或者D'＝D/sinθ。因此，當0<θD。舉例來說，當θ為60°時，D'大約為1.15。延伸部分213所增加的寬度(臨界尺寸D』)可改善與垂直取向的導電元件(參照圖2中的130/132)連接的可靠度。例如在圖2及圖5中的範例所繪示的接觸窗結構可根據本發明的一方法來構建。方法中一特定的實施方式是如圖6中的流程圖所概述。根據所繪示的實施方式，在步驟400，是提供一矽基板300，如圖6A中所繪示的透視圖。在步驟405，第一掩模(亦即圖案/光刻)304可形成在基板上方，如圖6B所示畫出待形成於基板中的一溝道的輪廓。在步驟410，形成溝道的一刻蝕可根據圖案/光刻來進行，形成溝道320，如圖6C所示。圖3以剖面繪示如此形成的一矩形溝道120的另一範例。如上所述，溝道可形成其他的輪廓，如圖5中所繪示的一範例。參照圖6D，在步驟415，一緩衝材料層305可沉積於基板300及溝道320上方。如圖3B的範例所繪示，緩衝材料層105可覆蓋至基板100的一表面103上方，且可內襯於溝道120的側邊122/124與底部123。在步驟420，一層導電材料(例如多晶矽)可沉積於緩衝材料上方，如圖6E中所示，且在步驟425，一層絕緣材料(例如氧化物)可沉積於導電層上方。根據步驟430，多晶矽與氧化物的交替沉積可重複步驟420及步驟425，以產生多層的多晶矽及氧化物層(以下稱為OP層312)。在步驟435，一層絕緣材料(例如氧化物350)可沉積於圖6E的結構上方，以填入溝道320內，如圖6F所示。在步驟440，過量的氧化材料可通過一選擇性的化學機械拋光(Chemical-MechanicalPlanarization,CMP)程序來除去，其結果如圖6G中所繪示。在步驟445，一第二掩模(例如圖案/光刻)355可形成於圖6G的表面上方，如圖6H中所示，以促使溝道320中OP層312的延伸部分暴露出來。在步驟450，可根據第二掩模355進行一OP深刻蝕程序，以產生導電層的延伸部分在其上暴露的一水平平面325(圖6J)，使其可用於連接至垂直取向的導電結構。圖2繪示一範例，一水平平面125暴露出導電層110的延伸部分的部分下降部分113與上升部分116。垂直取向的導電結構130/132是繪示於圖2中，其是作為與水平平面125中的延伸部分的電性接觸窗。垂直取向的導電結構可以類似於上述參考圖1A的方式來形成。也就是說，在步驟455，一終止層(其可包括氮化矽)及一層間介電層(InterDielectricLayer,ILD)可沉積在圖6J的結構上方。在步驟460，可接著根據特定的接觸窗開口，圖案化所產生的結構，並在步驟465，進行一接觸窗刻蝕。當所有至OP層312(第6E至6J圖)的連結在水平平面325(圖6J)上的一單一層中可使用時，所有的接觸窗開口可具有實質上相同的深寬比，因此，與使用樓梯結構的對應操作相比之下，擴大了穿透氮化矽層有關的工藝窗口。如圖2的描述內容的上述建議，此方法的實施方式可允許形成多餘的接觸窗開口，因而改善如本文敘述所製造的三維存儲器結構的可靠度。綜上所述，雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬
技術領域：
中具有通常知識者，在不脫離本發明的精神和範圍內，當可作各種的更動與潤飾。因此，本發明的保護範圍當視隨附的權利要求範圍所界定的為準。當前第1頁1 2 3