用於調節老化期間的溫度的系統和方法
2023-08-06 22:02:41 1
專利名稱：用於調節老化期間的溫度的系統和方法
技術領域：
本發明的實施例涉及半導體器件的老化。其還涉及用於控制老化期間的溫度的系統和方法。
背景技術：
通過執行老化操作，針對缺陷來篩選半導體器件(例如，微處理器)，其中老化操作使器件經受測試條件，包括升溫測試條件。然而，由於老化功率、環境溫度、氣流和熱沉性能方面的差異，所有的待測試器件可能在測試期間並不經歷相同的溫度。
晶片製造工藝的差異是老化功率的差異的主要原因。製造工藝的差異可以引起一個部分與另一部分的洩漏電流相差多達100％。儘管來自晶片的洩漏電流與晶片上的電晶體的數目成比例，但是洩漏電流與電晶體的關鍵尺寸成反比。當前晶片製作中越來越趨向於增加電晶體的數目和減小電晶體的尺寸，這使得上述情況惡化。提供一種可以改善由老化功率的差異引起的問題的解決方案將是有利的。
發明內容
因此，提供一種用於控制老化期間的溫度使得所有器件在老化期間經歷基本相同的溫度的系統和/或方法是有價值的。
相應地，公開了用於控制老化測試期間的溫度的系統和方法。在一個實施例中，使待測試器件每個都經受一個體偏置電壓。該體偏置電壓可用於控制「結溫(junction temperature)」(例如，在待測試器件處測量的溫度)。可以逐器件地調整施加到每個待測試器件的體偏置電壓，以在每個器件處獲得基本相同的結溫。
描述了用於減少老化測試期間的溫度耗散的系統和方法。使待測試器件每個都經受一個體偏置電壓。該體偏置電壓可用於控制結溫(例如，在待測試器件處測量的溫度)。可以逐器件地調整施加到每個待測試器件的體偏置電壓，以在每個器件處獲得基本相同的結溫。
包含在本說明書中並且形成本說明書的一部分的附圖示出了本發明的實施例，並且與描述一起用來解釋本發明的原理。
圖1示出了根據本發明的一個實施例在N阱中形成的p溝道場效應電晶體的頂視圖；圖2示出了根據本發明的一個實施例的用於老化測試的集成電路器件的一個示例性布局；圖3是根據本發明的一個實施例的用於老化測試的集成電路器件的一個橫截面側視圖；圖4是根據本發明的一個實施例的用於控制老化測試期間的溫度的方法的流程圖。
具體實施例方式
現在將具體參考本發明的各個實施例，其例子示出在附圖中。儘管將結合這些實施例來描述本發明，但是應該理解其並不旨在將本發明限制於這些實施例。相反，本發明旨在覆蓋可以包括在如所附的權利要求所限定的本發明的精神和範圍之內的替代、修改和等同方案。此外，在本發明的以下詳細描述中，為了提供對本發明的全面理解，陳述了大量的特定細節。然而，本領域的普通技術人員將認識到可以在沒有這些細節的情況下實施本發明。在其他情況中，對於眾所周知的方法、過程、組件和電路沒有進行詳細描述，從而不會不必要地使本發明的方面變得模糊。
以下的詳細描述中的某些部分是以過程、邏輯塊、處理和計算機存儲器內的基於數據比特的操作的其他符號表示來呈現的。這些描述和表示是數據處理領域的普通技術人員將他們工作的內容最有效地傳送給該領域的其他技術人員時所用的手段。此處一般地將過程、邏輯塊、處理等構思為導向所需結果的一系列自相容的步驟或指令。步驟是那些需要對物理量進行物理操作的步驟。儘管不是必需的，但是通常這些量採取電子或磁信號的形式，其能夠在計算機系統中進行存儲、傳遞、組合、比較和另外的操縱。已經證明，主要出於通用的原因，有時可以方便地將這些信號稱為比特、字節、值、元素、符號、字符、條件、數目等。
然而，需要牢記所有這些和類似術語是與適當的物理量相關聯的並且僅僅是應用於這些量的方便的標籤。從以下討論可以顯然看出，除非另外特別聲明，否則應明白，貫穿本發明，利用諸如「施加」、「選擇」、「測量」、「調整」、「調節」、「存取」等術語的討論指的是計算機系統或類似智能電子計算設備的動作和過程(例如圖4的流程圖400)，其將表示為計算機系統的寄存器和存儲器內的物理(電子)量的數據操縱並轉換成類似地表示為計算機系統的存儲器或寄存器或其他這類信息存儲、傳輸或顯示設備內的物理量的其他數據。
本發明的實施例的以下描述描述了將體偏置電壓耦合到當利用p型襯底和N阱工藝時經由n型摻雜的傳導子表面(sub-surface)區域而在表面N阱中形成的p溝道場效應電晶體(pFET)或p型金屬氧化物半導體場效應電晶體(p型MOSFET)。然而，根據本發明的實施例可以等同地應用於將體偏置電壓耦合到當利用n型襯底和P阱工藝時經由p型摻雜的傳導子表面區域而在表面P阱中形成的n溝道FET(nFET)或n型MOSFET。因此，根據本發明的實施例適合於利用和以p型或n型材料形成的半導體。
圖1示出了根據本發明的一個實施例的當利用p型襯底和N阱工藝時在N阱10中形成的pFET50(或p型MOSFET)的頂視圖。N阱10具有n型摻雜。利用n型摻雜劑摻雜的半導體器件區域具有一種類型的傳導性，而利用p型摻雜劑摻雜的區域具有另一種類型的傳導性。典型地，在半導體器件的不同區域中利用各種不同的摻雜劑濃度。
在本實施例中，pFET50具有施加到其塊或體端子B的體偏置電壓Vnw。如圖1所示，pFET 50具有柵極G、漏極D(p型摻雜)、源極S(p型摻雜)和塊/體端子B。特別地，塊/體端子B耦合到N阱10。因此，施加到塊/體端子B的電壓被N阱10接收。在體偏置的情況下，塊/體端子B接收體偏置電壓Vnw。因此，體偏置電壓Vnw被施加到N阱10。
將pFET 50進行體偏置以影響其性能。在不進行體偏置的情況下，源極S和塊/體端子B被耦合到一起。在進行體偏置的情況下，源極S和塊/體端子B不被耦合到一起。體偏置使得能夠控制pFET 50的源極S與塊/體端子B之間的電位差，由此提供控制pFET 50的閾值電壓電平的能力。由此還可以控制諸如與pFET 50關聯的洩漏電流之類的其他參數。增大閾值電壓將減小洩漏電流。因此，用於增大閾值電壓的體偏置可用於減小洩漏電流。
用於檢測集成電路缺陷的老化操作一般在應變溫度(例如150攝氏度)、應變電壓(例如1.5倍的正常操作電壓)下並且以低操作頻率(通常比正常操作頻率低的量級)執行。
圖2示出了根據本發明的一個實施例的一個示例性裝置100，其包括配置用於老化操作的多個待測試器件(DUT)101、102、...、N(例如，集成電路器件)。根據本發明的實施例，集成電路器件101、102、...、N由圖1的pFET 50進行例示。如上所注，集成電路器件101、102、...、N可以替換為nFET。
圖2的集成電路101、102、...、N可以排列在印刷線路板110上，該印刷線路板110可以包括用於接納集成電路器件101、102、...、N的插槽。因為理想的情況是在升溫下操作待測試的集成電路器件，所以典型地將線路板110放置在能夠進行測試溫度(例如，150攝氏度)下的溫度調節的溫度室中。典型的老化測試室可以包括多個線路板。
線路板110包括例如在各種電源、測試控制器和/或測量儀器與待測試的集成電路器件101、102、...、N之間傳導電信號的布線走線(trace)。在本實施例中，線路板110包括操作電壓源分布系統151和測試控制分布系統152。應該明白，分布系統151和152可以使用總線、點對點、單獨的拓撲等進行配置。
測試控制分布系統152耦合測試控制器150和待測試集成電路器件101、102、...、N，並且將信號從測試控制器150遞送到待測試集成電路器件101、102、...、N。如以下將更詳細描述的，測試控制器150還可以耦合到電壓源、溫度監測設備和環境溫度傳感器，以便測量和控制有關待測試集成電路器件101、102、...、N的功率消耗和溫度的電參數。
測試控制器150可以位於線路板110上。然而，由於各種因素(例如，用於實現測試控制器150的設備的物理大小和/或特性)，根據本發明的實施例也適合於使測試控制器150組件位於測試環境內的另一地方(例如，在耦合到線路板110的單獨的線路板上，或者在熱測試室之外)。例如，如果測試控制器150被實現為工作站計算機，則由於其大小和操作溫度的限制，將這種工作站放置在熱測試室中通常是不切實際的。
測試單元控制器可以是也可以不是測試控制器150的一部分，其可被用於利用測試圖案序列和/或測試命令來模擬待測試集成電路器件101、102、...、N，並且用於存取結果。根據本發明的實施例也適合於廣泛的測試單元控制器和測試方法，包括例如聯合測試行動組(JTAG)邊界掃描和陣列內置自測試(ABIST)。
操作電壓源分布系統151耦合操作電壓源140和待測試集成電路器件101、102、...、N。操作電壓源140提供電壓(Vdd)和電流以操作待測試集成電路器件101、102、...、N。在本實施例中，操作電壓源140還通過例如總線156耦合到測試控制器150，因此操作電壓源140可以從測試控制器150接收控制信號。
在本實施例中，每個待測試集成電路器件101、102、...、N都耦合到各自的正體偏置電壓生成器121、122、...、N。正體偏置電壓生成器121、122、...、N將正體偏置電壓提供給在待測試集成電路器件101、102、...、N中的pFET器件之下布置的n型阱。這種體偏置使得能夠例如調整pFET器件的閾值電壓以減小pFET器件的洩漏電流。在一個實施例中，由生成器121、122、...、N提供的體偏置電壓在大約零到五伏的範圍內。在本實施例中，正體偏置電壓生成器121、122、...、N還通過例如總線157耦合到測試控制器150，因此體偏置電壓生成器可以從測試控制器150接收控制信號。
以類似的方式，每個待測試集成電路器件101、102、...、N都耦合到各自的負體偏置電壓生成器131、132、...、N。負體偏置電壓生成器131、132、...、N將負體偏置電壓提供給在待測試集成電路器件101、102、...、N中的nFET器件之下布置的p型阱。這種體偏置使得能夠例如調整nFET器件的閾值電壓以減小nFET器件的洩漏電流。在一個實施例中，由生成器131、132、...、N提供的體偏置電壓在大約零到負十伏的範圍內。在本實施例中，負體偏置電壓生成器131、132、...、N還通過例如總線157耦合到測試控制器150，因此體偏置電壓生成器可以從測試控制器150接收控制信號。
應該明白，根據本發明的實施例，正體偏置生成器121、122、...、N和負體偏置電壓生成器131、132、...、N可以位於線路板110上，或者它們可以位於線路板110之外。
通常，體偏置電壓生成器121、122、...、N和131、132、...、N是可變電壓源。它們的輸出電壓可以設置為(一個範圍內的)特定值。數字地(例如通過來自測試控制器150的命令)設置該特定值是理想的，但不是必需的。體偏置電流典型地在每個集成電路小於微安的量級上。因此，偏置電壓生成器121、122、...、N和131、132、...、N可以是相對小且便宜的電壓源。
在本實施例中，裝置100還包括環境溫度監測器160，其測量測試室內的環境溫度。環境溫度測量例如經由總線154向回報告給測試控制器150。裝置100可以包括多個環境溫度監測器。
繼續參考圖2，每個待測試集成電路器件101、102、...、N都耦合到各自的溫度監測器111、112、...、N。該溫度監測器111、112、...、N測量各自的待測試集成電路器件101、102、...、N處的溫度。該溫度測量例如經由總線153向回報告給測試控制器150。
圖3是根據本發明的一個實施例的配置用於老化測試的集成電路器件101的橫截面側視圖。圖3示出了通過多個管腳350連接到線路板110的集成電路器件101。在本實施例中，集成電路器件101包括球柵陣列(BGA)340、封裝330、管芯(die)320和熱沉310。應該明白，包括集成電路器件101的元件只是作為示例，並且本發明不局限於使用由圖3例示的集成電路器件。
在本實施例中，溫度監測器111位於熱沉310與管芯320之間。溫度監測器111例如可以是熱電偶。溫度監測器111連接到走線315，該走線315又可以連接到圖2的總線153，或者該走線315又可以代表圖2的總線153的一部分。
此處將在待測試集成電路器件處測量的溫度稱為「結溫」。在圖3的例子中，結溫是指管芯320處的溫度。
參考圖2，待測試集成電路器件101、102、...、N的結溫(Tjunction)可以根據以下關係來近似Tjunction＝Tambient+Pθi[1]其中，Tambient是由環境溫度監測器160測量的環境溫度；P是由集成電路器件消耗的功率；以及θi是集成電路器件的熱阻(例如，與從圖3的管芯320到周圍空氣的熱傳遞相關聯的熱阻)。
消耗的功率(P)是提供給到集成電路的操作電壓以及施加到集成電路的體偏置電壓二者的函數。根據本發明的實施例，可以將θi視為對於所有的待測試集成電路器件101、102、...、N是常數，因為(如將可以看出的)可以調整功率消耗P使得結溫對於所有的待測試集成電路器件101、102、...、N基本相同。
現在以根據本發明的一個實施例的操作描述圖2的裝置100。概括地說，即使集成電路的操作電壓保持恆定，也可以通過調整集成電路的閾值電壓來調整集成電路的功率消耗(等式[1]中的P)。可以通過調整供給到在集成電路的有源半導體之下布置的體偏置阱的體偏置電壓來調整閾值電壓。調整集成電路的閾值電壓可以增大或減小集成電路的洩漏電流，洩漏電流是集成電路的功率消耗P的重要成分，尤其在低頻率操作期間，例如在老化工藝期間，更是如此。因此，控制洩漏電流提供對功率消耗的控制，並且控制體偏置電壓來控制洩漏電流。
根據本發明的一個實施例，如上文的等式[1]所示，當環境溫度(Tambient)和熱阻(θi)基本恆定時，可以通過控制集成電路消耗的功率(P)來控制待測試集成電路的結溫(Tjunction)。由操作於固定操作電壓下的集成電路所消耗的功率(P)可以通過調整施加到該集成電路的體偏置電壓來控制。
參考圖2，選擇一個特定的結溫(例如，150攝氏度)用於老化測試。也可以指定熱測試室的環境溫度。與每個待測試集成電路器件101、102、...、N相關聯的熱阻(θi)也是已知量，至少是符合要求的近似值。而且已知操作電壓源140所供給的電壓。使用該信息，可以近似出在測試開始時施加到每個待測試集成電路器件101、102、...、N的體偏置電壓的初始量值。
然而，因為使用溫度監測器111、112、...、N分別監測每個待測試集成電路器件101、102、...、N處的溫度，所以不需要確定初始施加到待測試器件的體偏置電壓的量。相反，可以通過測量結溫來根據經驗確定要施加的體偏置電壓的量，並且然後通過調整體偏置電壓以獲得老化測試所需的結溫。
在老化測試操作開始之後，監測每個待測試集成電路器件101、102、...、N處的結溫。如果任何一個待測試器件經歷與老化測試所需的結溫不同的結溫，則可以調整(增大或減小)待測試器件的體偏置電壓，直到結溫返回到所需值。在本實施例中，集成電路器件101、102、...、N每個都與各自的正體偏置電壓生成器121、122、...、N和負體偏置電壓生成器131、132、...、N相關聯，並且因此可以調整施加到一個待測試器件的體偏置電壓而不影響施加到其他待測試器件的體偏置電壓。
施加到每個待測試集成電路器件101、102、...、N的體偏置電壓可以通過測試控制器150基於來自溫度監測器的反饋來自動地進行調整，或者可以手動地對其進行調整。
因此，可以通過控制施加到每個器件的體偏置電壓，分別地控制每個待測試集成電路器件101、102、...、N處的結溫。以這種方式，可以處理從一個待測試器件到另一個待測試器件的差異性，使得每個器件經受相同的測試溫度。
例如，測試室內的環境溫度可能不均勻，因此一些待測試器件經受比其他待測試器件高的環境溫度。假設該情況發生，則其將反映到結溫的測量中，因為結溫是環境溫度的函數(參見上文的等式[1])。因此，處於測試室的較高溫度區域中的器件的結溫可以通過調整施加到這些器件的體偏置電壓來進行調整，直到它們各自的結溫達到所需的測試溫度。
以類似的方式，可以解決從一個待測試器件到另一個待測試器件的熱沉性能的差異。可能存在其他的變量會影響結溫並且會引入各種不同待測試器件之間的差異性。一般來說，通過根據需要給不同的待測試器件施加不同的體偏置電壓，可以減少從一個器件到下一個器件的差異性，使得每個待測試器件經受基本相同的老化測試溫度。
另外，可以隨著老化測試的過程調整體偏置電壓以解決可能隨時間發生的測試條件的變化。例如，當測試室開始加熱時，可以調整體偏置電壓，以便不僅維持所需的結溫，而且使環境溫度控制在可接受的限制內。
圖4是根據本發明的一個實施例的用於控制老化測試期間的溫度的方法的流程圖400。儘管在流程圖400中公開了特定的步驟，但是這些步驟是示例性的。也就是說，本發明也適合於執行各種其他步驟或流程圖400中敘述的步驟的變體。應該明白，流程圖400中的步驟可以以與示出的順序不同的順序來執行。
在圖4的塊410中，給待測試器件施加操作電壓。
在塊420中，給待測試器件施加體偏置電壓。選擇體偏置電壓的量使得在待測試器件處獲得特定的測試溫度。在一個實施例中，待測試器件包括P溝道金屬氧化物半導體(PMOS)器件，並且體偏置電壓在大約零到五伏的範圍內。在另一個實施例中，待測試器件包括n溝道金屬氧化物半導體(NMOS)器件，並且體偏置電壓在大約零到負十伏的範圍內。
在塊430中，測量待測試器件處的溫度(例如，結溫)。
在塊440中，如有必要，對施加到待測試器件的體偏置電壓的量進行調整，並且調整一個必要量以維持待測試器件處的所需測試溫度(例如，結溫)。然後流程圖400返回塊430。以這種方式，在老化期間連續地測量溫度，並且調整體偏置電壓以在整個老化期間維持恰當的結溫。
例如，參考圖2，待測試集成電路器件101接收由電壓源140供給的操作電壓。待測試集成電路器件101還接收來自正體偏置電壓生成器121(如果器件101是NFET器件)或負體偏置電壓生成器131(如果器件101是PFET器件)的體偏置電壓。使用溫度監測器111測量待測試集成電路器件101處的溫度。將待測試集成電路器件101處的溫度提供給測量控制器150。如果待測試集成電路器件101處的溫度小於或者大於所需的測試溫度，則測試控制器150可以調整由正體偏置電壓生成器121或負體偏置電壓生成器131提供給器件的體偏置電壓。類似地，如果環境溫度監測器160測量的溫度增大，則測試控制器150可以調整由正體偏置電壓生成器121或負體偏置電壓生成器131提供給待測試集成電路器件101的體偏置電壓，以維持器件處的所需測試溫度。
總而言之，本發明的實施例提供用於控制老化期間的溫度使得所有器件在老化期間經歷基本相同的溫度的系統和方法。因此，所有待測試器件可以經受基本相同的測試條件。從而，可以消除一個不穩定源，否則該不穩定源會被引入測試結果。
儘管針對其中使所有待測試器件經受基本相同的測試溫度的測試進行了描述，但是應該明白，本發明的實施例同時還可以用於測試處於一定範圍的溫度下的器件。例如，通過使各種不同的待測試器件經受不同的體偏置電壓，可以在一個結溫下測試一些器件，而在另一個結溫下測試其他器件。
另外，儘管針對其中使待測試器件經受在老化操作期間基本保持恆定的測試溫度的測試進行了描述，但是應該明白，本發明的實施例還可以用於改變在測試期間的溫度。例如，通過以受控的方式改變老化期間的體偏置電壓，也以受控的方式改變了老化期間的結溫。
因此，根據本發明的實施例，描述了用於控制老化期間的溫度的系統和方法。儘管已經在特定實施例中描述了本發明，但是應該明白，本發明不應該解釋為受限於這些實施例，而是應該解釋為根據以下的權利要求進行限制。
權利要求
1.一種用於老化測試的裝置，包括待測試器件，其適於接收體偏置電壓；電壓源，其用於給所述待測試器件提供所述體偏置電壓；以及線路板，其用於耦合所述待測試器件和所述電壓源，其中所述待測試器件經受根據所述體偏置電壓調節的測試溫度。
2.根據權利要求1所述的裝置，其中選擇所述體偏置電壓以獲得在所述待測試器件處測量的特定的測試溫度。
3.根據權利要求1所述的裝置，還包括測試控制器，其經由所述線路板耦合到所述待測試器件。
4.根據權利要求1所述的裝置，還包括第二電壓源，其用於給所述待測試器件提供操作電壓。
5.根據權利要求1所述的裝置，其中所述待測試器件包括p溝道金屬氧化物半導體(PMOS)器件。
6.根據權利要求5所述的裝置，其中所述體偏置電壓在大約零到五伏的範圍內。
7.根據權利要求1所述的裝置，其中所述待測試器件包括n溝道金屬氧化物半導體(NMOS)器件。
8.根據權利要求7所述的裝置，其中所述體偏置電壓在大約零到負十伏的範圍內。
9.一種對待測試器件進行老化測試的方法，所述方法包括給所述待測試器件施加操作電壓；給所述待測試器件施加體偏置電壓，其中選擇所述體偏置電壓以獲得在所述待測試器件處測量的特定的測試溫度；以及測量所述待測試器件處的溫度。
10.根據權利要求9所述的方法，還包括調整所述體偏置電壓以調整所述待測試器件處的溫度。
11.根據權利要求9所述的方法，其中所述待測試器件包括p溝道金屬氧化物半導體(PMOS)器件。
12.根據權利要求11所述的方法，其中所述體偏置電壓在大約零到五伏的範圍內。
13.根據權利要求9所述的方法，其中所述待測試器件包括n溝道金屬氧化物半導體(NMOS)器件。
14.根據權利要求13所述的方法，其中所述體偏置電壓在大約零到負十伏的範圍內。
15.一種用於老化測試的裝置，包括多個待測試器件，每個待測試器件都適於接收體偏置電壓，其中監測每個待測試器件處的溫度；電壓源，其用於給所述待測試器件提供體偏置電壓；以及線路板，其包括電路，所述電路將每個待測試器件分別耦合到所述電壓源，使得每個待測試器件可以接收不同的體偏置電壓。
16.根據權利要求15所述的裝置，還包括測試控制器，其經由所述線路板耦合到所述待測試器件。
17.根據權利要求15所述的裝置，還包括電壓源，其用於給所述待測試器件提供操作電壓。
18.根據權利要求15所述的裝置，其中所述待測試器件包括p溝道金屬氧化物半導體(PMOS)器件。
19.根據權利要求18所述的裝置，其中所述體偏置電壓在大約零到五伏的範圍內。
20.根據權利要求18所述的裝置，其中所述待測試器件包括n溝道金屬氧化物半導體(NMOS)器件。
21.根據權利要求20所述的裝置，其中所述體偏置電壓在大約零到負十伏的範圍內。
22.根據權利要求15-21中任意一項所述的裝置，其中選擇施加到待測試器件的體偏置電壓以獲得在所述待測試器件處測量的特定的測試溫度。
23.根據權利要求1-8中任意一項所述的裝置，其中通過調整所述體偏置電壓來進行所述測試溫度的所述調節，並且所述待測試器件經受老化測試溫度。
全文摘要
描述了用於減少老化測試期間的溫度耗散的系統和方法。待測試器件每個都經受一個體偏置電壓。體偏置電壓可用於控制結溫(例如，在待測試器件處測量的溫度)。可以逐器件地調整施加到每個待測試器件的體偏置電壓，以便在每個器件處獲得基本相同的結溫。
文檔編號G01R31/28GK1997904SQ200580006304
公開日2007年7月11日 申請日期2005年3月1日 優先權日2004年3月1日
發明者埃裡克·千裡·盛, 戴維·H·霍夫曼, 約翰·勞倫斯·尼文 申請人:全美達股份有限公司