管狀電極相變化存儲器的製造方法
2023-08-06 10:15:11
專利名稱：管狀電極相變化存儲器的製造方法
技術領域：
本發明涉及以可編程電阻材料為基礎的高密度存儲器件，例如以相變化為基礎的存儲材料，並涉及用以製造這類元件的方法。
背景技術：
以相變化為基礎的存儲材料被廣泛地運用於讀寫光碟片中。這些材料包括有至少兩種固態相，包括如大致非晶態的固態相，以及大致為結晶態的固態相。雷射脈衝用於讀寫光碟片中，以在二種相間切換，並讀取此種材料在相變化之後的光學性質。
如硫屬化物及類似材料的這些相變化存儲材料，可通過施加其幅度適用於集成電路的電流，而引起晶相變化。這種特性則引發使用可編程電阻材料以形成非易失性存儲電路等的興趣。
此領域發展的一種方法致力於在集成電路結構上形成微小孔洞，並使用微量可編程電阻材料填充這些微小孔洞。致力於這些微小孔洞的專利包括於1997年11月11日公告的美國專利No.5,687,112，題為」Multibit Single Cell Memory Element Having Tapered Contact」、發明人為Ovshinky；於1998年8月4日公告的美國專利No.5,789,277，題為」Method of Making Chalogenide[sic]Memory Device」、發明人為Zahorik等；於2000年11月21日公告的美國專利No.6,150,253，題為」Controllable Ovonic Phase-Change Semiconductor Memory Deviceand Methods of Fabricating the Same」、發明人為Doan等。
在相變化存儲器中，數據通過由使用電流而引起相變化材料在非晶態以及結晶態中的轉換而儲存。電流會加熱此材料，並導致在此二態之間的轉換。從非晶態轉變至結晶態一般為低電流步驟。從結晶態轉變至非晶態(以下指稱為重置(reset))一般為較高電流步驟。理想狀態下，引起相變化材料從結晶態轉變至非晶態的重置電流幅度應越低越好。欲降低重置所需的重置電流幅度，可通過減低在存儲器中的相變化材料元件的尺寸而達成。與相變化存儲器件有關的問題之一在於，用以重置操作的電流幅度取決於相變化材料中需要進行相變化部分的體積。因此，使用標準集成電路工藝所製造的單元，將受限於工藝設備的最小特徵尺寸。因此，需要一種可提供次平板印刷(sublithographic)尺寸給存儲單元的技術，其可提供大規模、高密度存儲器件所需要的一致性或可靠度。
一種用以在相變化單元中控制活性區域的尺寸的方法，是設計非常微小的電極，以導通電流至相變化材料本體。此微小電極結構將引起在相變化材料中接觸點處如蘑菇狀的一小部分發生相變化。請參見美國專利申請No.6,429,064、公告於2002/8/6、申請人為Wicker的」Reduced Contact Areas of Sidewall Conductor」；美國專利申請No.6,462,253、公告於2002/10/8、申請人為Gilgenr的」Method forFabricating a Small Area of Contact Between Electrodes」；美國專利申請No.6,501,111、公告於2002/12/31、申請人為Lowrey的」Three-Dimensional(3D)Programmable Device」；美國專利申請No.6,563,156、公告於2003/7/1、申請人為Harshfield的」MemoryElements and Methods for Making Same」。
因此，則有機會設計形成存儲單元的方法與結構，此存儲單元具有微小的可編程電阻材料活性區域，並使用可靠且可重複的製造技術。
發明內容
本發明包括用以形成存儲單元元件的元件以及方法，此存儲單元元件在底電極以及一層可編程電阻材料(例如相變化材料)之間包括有微小的接觸區域。一種用以製造存儲單元元件的方法，包括形成底電極，其包括有管狀構件、第一端(以下稱為「底」)、第二端(以下稱為「頂」)、以及在垂直於此管狀構件的軸向的方向具有厚度的側壁，並在之上具有環狀表面。在此管狀構件的底面形成有碟形構件，其在與此管狀構件同軸的方向具有厚度、其與此管狀構件的側壁的厚度無關。此外，在本發明實施例中，此碟形構件的材料與管狀構件的材料不同。在此管狀構件的環形上表面沉積並接觸有一層相變化材料。第二電極，其形成於其上並與此層相變化材料接觸。
在本文的實施例中，此第一電極以一方法形成，此方法包括形成一層基本上平坦的第一電極材料於接觸點結構上，形成優選地包括介質材料或低導電性材料的圓柱於此層電極材料上，沉積共形層的第二電極材料於此圓柱上、使得此圓柱的電極材料側壁接觸至第一電極材料層，沉積填充材料並接著蝕刻或研磨此結構至正交至此圓柱的上表面之下的水平面，留下具有環形上表面且包括有第二電極材料的管狀構件。此第一電極材料選自可穩定地與其下的材料接觸並與第二電極材料產生良好附著的材料。此第二電極材料的選擇依據電阻率，使得其可作為相變化材料的加熱器，並可良好地附著至相變化材料。在某些實施例中，此第一與第二電極材料為相同材料。在優選實施例中，此第一與第二電極材料為不同材料。
一層可編程電阻材料沉積於此管狀構件的環形表面上、並與之接觸。
本發明公開了一種包括有存儲陣列的集成電路，其包括多個具有存取電晶體的這類存儲器件，其以高密度的列、行陣列方式安排。此存取電晶體在半導體襯底中包括有源極與漏極區域，且包括沿著存儲單元的行方向連接至字線的柵極。此存儲單元形成於此集成電路的電晶體上的一層中，且具有底電極，其接觸至相對應的存取電晶體的漏極。位線以一層位於存儲單元上的金屬層而形成，此存儲單元在陣列中沿著存儲單元的列方向而接觸至此存儲器件的頂電極。在一實施例中，二行存儲單元共用源極接觸點，且源極線連接至源極接觸點，並在此陣列中大致上以與字線平行的方向延伸。
可靠的存儲單元結構可利用低電流操作，並可利用標準平板印刷與沉積工藝製造。此單元結構特別適用於製造大規模集成電路中的CMOS電路。
以下詳細說明本發明的結構與方法。本發明內容說明部分的目的並非在於限定本發明。本發明由權利要求書所限定。凡本發明的實施例、特徵、觀點及優點等將可通過下列說明書、權利要求書及附圖獲得充分了解。
圖1為根據連接至可編程電阻材料的管狀電極的實施例所獲得的通孔剖面圖。
圖2A與2B為導電材料的管狀構件的實施例的直角剖面圖。
圖3包括有如圖1中的存儲元件的存儲陣列的電路圖。
圖4為包括有管狀電極相變化存儲陣列以及其他電路的集成電路元件的方框圖。
圖5為本發明實施例中，二單元陣列結構的剖面圖。
圖6-15示出用以製造管狀相變化存儲元件時的各對應工藝步驟。
主要元件符號說明10相變化存儲單元11底電極12管狀構件13碟形構件14可編程電阻材料15終端18頂電極23字線24字線28共同源極線32底電極構件
33底電極構件34頂電極構件35管狀電極存儲單元36管狀電極存儲單元37頂電極構件41位線42位線50，51，52，53存取電晶體60存儲陣列61行解碼器62字線63列解碼器65總線67總線68偏壓安排供給電壓69偏壓安排狀態機71數據輸入線路72數據輸出線路74其他電路75集成電路100 相變化隨機存取存儲單元101 相變化隨機存取存儲單元113 多晶矽線114 多晶矽線115 漏極區域116 共同源極區域117 漏極區域118 填充層119 共同源極線120 接觸栓塞結構
121接觸栓塞結構125管狀構件126管狀構件127相變化元件128相變化元件130圖案金屬層131層間接觸點132層間接觸點136位線140上表面141表面142(電極材料)層143絕緣填充層145掩模146掩模147掩模148掩模149圓柱形構件150碟形構件151圓柱形構件152碟形構件154側壁結構155側壁結構160圓柱結構161圓柱結構165填充層166環形上表面167環形上表面
具體實施例方式
以下詳細的說明參照附圖。優選實施例僅用以說明本發明，而非用以限制其範圍，本發明的範圍以權利要求書界定。本領域的技術人員應能依據下列說明而理解本發明的等效變化。
圖1為管狀電極相變化存儲單元10的簡化截面圖。此單元包括底電極11，其接觸至存取結構的終端15。此底電極包括管狀構件12以及位於此管狀構件12底部的碟形構件13。此管狀構件12以及碟形構件13包含電極材料，且優選地但非必要地，此二構件包括相同材料，例如氮化鈦等。在某些實施例中，熱絕緣層位於此管狀構件12的內表面之內。在所示出的實施例中，此管狀構件12填充有絕緣材料16，其優選地具有低導熱性。可編程電阻存儲材料層14形成於此管狀構件11的環形上表面之上，並與其接觸。頂電極18與可編程電阻存儲材料層14形成電接觸。
此管狀構件12包括具有內表面12a與外表面12b的側壁，此二者為圓筒狀。因此，內與外表面12a、12b可理解為基本上為圓筒狀的表面，典型地可以沿著固定直線並正交至固定曲線的表而所界定，對於圓筒而言，此固定直線即位於管狀構件中心的軸線，且此固定曲線為以此軸線為中心的圓形。此圓形圓筒形狀的內與外表面12a、12b可以此管狀構件的側壁的厚度的對應半徑所界定，即界定此管狀構件的內徑與外徑。在管狀構件的實施例中，隨著形成此管狀構件的製造技術不同，此圓筒狀形狀可包括圓形、橢圓形、方形、或類似方形的不規則狀的外圓周。本文中所提及的「環形」上表面，並非一定為圓形，而可以為此管狀構件的橫截面形狀。
圖2A與2B顯示圖1中的單元10的底電極11的對應剖面圖。此底電極11包括了填充有材料16的管狀構件12、以及碟形構件13。區域19代表管狀構件12的環形上表面。碟形構件13中平行於管狀構件的軸心的厚度T1，遠大於管狀構件12中垂直於管狀構件軸心的橫向厚度T2。優選地，T1厚度至少為T2厚度的兩倍。
在所述實施例中，此管狀構件在其底端具有由碟形構件13所界定的封閉底部，且其電接觸至接觸點15上表面。在管狀構件單元中的此填充物16可包括二氧化矽、氮氧化矽、氮化矽、氧化鋁、或其他低介電常數(低K)的介質，或為ONO或SONO多層結構。或者，此填充物可包括電絕緣層其包括選自下列群組的一個以上元素矽、鈦、鋁、鉭、氮、氧、以及碳。在優選元件中，此填充物具有低導熱性，其低於約0.014J/cm*K*sec。在其他優選實施例中，此熱絕緣層的導熱性低於此相變化材料於非晶態時的導熱性，或者低於包含有GST的相變化材料的導熱性，亦即0.003J/cm*K*sec。代表性的熱絕緣材料包括該些包括有下列元素的組合物材料矽、碳、氧、氟、以及氫。可用作熱絕緣頂層的熱絕緣材料範例包括二氧化矽、矽碳氧化物(SiCOH)、聚醯亞胺、聚醯胺、以及氟碳聚合物。其他可用作為熱絕緣頂層的例示材料包括含氟二氧化矽、矽氧烷(silsesquioxane)、聚亞芳香醚(polyarylene ether)、聚對二甲苯(parylene)、含氟聚合物、含氟非晶碳、類鑽石碳、多孔性二氧化矽、中孔性二氧化矽、多孔性矽氧烷、多孔性聚醯亞胺、以及多孔性聚亞芳香醚。在其他實施例中，此熱絕緣結構包括以氣體填充的空洞以做為熱絕緣。在此管狀中的單層或複合層均可提供熱絕緣與電絕緣效果在本發明的實施例中，此管狀構件包括形成於圓柱(pillar)的側面的薄膜，此圓柱形成於一層電極材料上。此管狀構件的側壁可非常薄，其由用以在圓柱上進行原形薄膜沉積的工藝所決定。同樣地，在本發明實施例中，此碟形構件的厚度與管狀構件的側壁厚度無關。反而，此碟形構件以不同工藝完成，例如在厚度遠大於側壁厚度的接觸點上以基本上平坦的沉積步驟，而改善接觸點至存取電路的可靠度，並改善存儲單元的結構完整性。
本文中的存儲單元可利用標準的平板印刷(lithographic)工藝以及薄膜沉積技術所製造，不需要額外形成次平板印刷圖案的步驟，並可在此單元中實際上於編程時改變電阻的區域獲得極小的尺寸。在本發明的實施例中，此可編程電阻材料包括相變化材料，例如以下所述的Ge2Sb2Te5或其他材料。單元10中進行相變化的區域非常小，因此相變化所需要的重置電流得幅度也相當小。
存儲材料的實施例包括了相變化為基礎的存儲材料，包括以硫屬化物為基礎與的材料與其他材料做為電阻元件。硫屬化物包括下列四元素中的任一種氧(O)、硫(S)、硒(Se)、以及碲(Te)，形成元素周期表上第VI族的部分。硫屬化物包括將一硫屬元素與一更為正電性的元素或自由基結合而得。硫屬化合物合金包括將硫屬化合物與其他物質如過渡金屬等結合。硫屬化合物合金通常包括一個以上選自元素周期表第六欄的元素，例如鍺(Ge)以及錫(Sn)。通常，硫屬化合物合金包括下列元素中一個以上的複合物銻(Sb)、鎵(Ga)、銦(In)、以及銀(Ag)。許多以相變化為基礎的存儲材料已在技術文件中進行了描述，包括下列合金鎵/銻、銦/銻、銦/硒、銻/碲、鍺/碲、鍺/銻/碲、銦/銻/碲、鎵/硒/碲、錫/銻/碲、銦/銻/鍺、銀/銦/銻/碲、鍺/錫/銻/碲、鍺/銻/硒/碲、以及碲/鍺/銻/硫。在鍺/銻/碲合金家族中，可以嘗試大範圍的合金成分。此成分可以下列特徵式表示TeaGebSb100-(a+b)。一位研究員描述了最有用的合金為，在沉積材料中所包括的平均碲濃度遠低於70％，典型地低於60％，並在一般類型的合金中的碲含量範圍從最低23％至最高58％，且最佳為介於48％至58％得到碲含量。鍺的濃度高於約5％，且其在材料中的平均範圍從最低8％至最高30％，一般低於50％。最佳地，鍺的濃度範圍介於8％至40％。在此成分中所剩下的主要成分則為銻。上述百分比為原子百分比，其為所有組成元素總和為100％。(Ovshinky『112專利，欄10～11)由另一研究者所評估的特殊合金包括Ge2Sb2Te5、GeSb2Te4、以及GeSb4Te7。(Noboru Yamada，」Potential of Ge-Sb-Te Phase-changeOptical Disks for High-Data-Rate Recording」，SPIE v.3109，pp.28-37(1997))更一般地，過渡金屬如鉻(Cr)、鐵(Fe)、鎳(Ni)、鈮(Nb)、鈀(Pd)、鉑(Pt)、以及上述的混合物或合金，可與鍺/銻/碲結合以形成相變化合金，其包括有可編程的電阻性質。可使用的存儲材料的特殊範例，如Ovshinsky『112專利中欄11-13所述，其範例在此列入參考。
相變化合金能在此單元活性通道區域內依其位置共序在材料為一般非晶態的第一結構狀態與為一般結晶固體狀態的第二結構狀態之間切換。這些材料至少為雙穩定態的。「非晶」一詞指相對較無次序的結構，其比單晶更無次序性，而帶有可檢測的特徵，如比結晶態更高的電阻值。「結晶態」指相對較有次序的結構，其比非晶態更有次序，因此包括有可檢測的特徵，例如比非晶態更低的電阻值。典型地，相變化材料可電切換至完全結晶態與完全非晶態之間所有可檢測的不同狀態。其他受到非晶態與結晶態的改變而影響的材料特中包括，原子次序、自由電子密度、以及活化能。此材料可切換成為不同的固態、或可切換成為由兩種以上固態所形成的混合物，提供從非晶態至結晶態之間的灰階部分。此材料中的電性質也可能隨之改變。
相變化合金可通過施加電脈衝而從一種相態切換至另一相態。先前觀察指出，較短、較大幅度的脈衝傾向於將相變化材料的相態改變成大體為非晶態。較長、較低幅度的脈衝傾向於將相變化材料的相態改變成大體為結晶態。在較短、較大幅度脈衝中的能量夠大，因此足以破壞結晶結構的鍵結，同時夠短因此可以防止原子再次排列成結晶態。在沒有不適當實驗的情形下，可決定特別適用於特定相變化合金的適當脈衝量變曲線。
在本文的後續部分，此相變化材料以GST代稱，同時應該了解，也可使用其他類型的相變化材料。在本文中所描述的一種適用於PCRAM中的材料，為Ge2Sb2Te5。
如相變化材料等可編程的電阻材料，其有用的特徵包括此材料具有可編程的電阻值，且優選以可逆方式進行編程，例如具有可由電流誘發而在可逆地切換的至少二相態。此至少二相態包括非晶態以及結晶態。然而，在操作中此可編程電阻材料不一定完全轉換成非晶態或結晶態。中間相態或者混合相態可具有可檢測的材料特徵差異。此二固態相一般應為雙穩定態的，且具有不同的電性質。此可編程電阻材料可為硫屬化物材料。硫屬化物材料可包括GST。或者，其可為上述相變化材料中的其他種類。
圖3示出存儲陣列，其可利用本文所述的方式形成。在圖3中，共同源極線28、字線23、以及字線24設置為大致上平行於Y軸。位線41、42則設置為大致上平行於X軸。在方塊45中的Y解碼器以及字線驅動器連接至字線23、24。在方塊46中的X解碼器與一組感測放大器，連接至位線41、42。共同源極線28連接至存取電晶體50、51、52、53的源極終端。存取電晶體50的柵極連接至字線23。存取電晶體51的柵極連接至字線24。存取電晶體52的柵極連接至字線23。存取電晶體53的柵極連接至字線24。存取電晶體50的漏極連接至管狀電極存儲單元35的底電極構件32，此管狀電極存儲單元具有頂電極構件34。此頂電極構件34連接至位線41。相同地，存取電晶體51的漏極連接至管狀電極存儲單元36的底電極構件33，此管狀電極存儲單元具有頂電極構件37。此頂電極構件37連接至位線41。存取電晶體52、53連接至位於位線42上相對應的管狀電極存儲單元。如圖所示，共同源極線28被二列存儲單元共用，其中一列在圖中呈現Y軸方向排列。在其他實施例中，此存取電晶體可被二極體體或其他用以在讀取與寫入數據陣列中控制電流至選定裝置的結構所取代。
圖4為根據本發明實施例的集成電路的簡化方框圖。此集成電路75包括存儲陣列60，其以管狀電極相變化存儲單元形成於半導體襯底上。行解碼器61連接至多條字線62，且在存儲陣列60中沿著各列排列。列解碼器63連接至多條位線64，其在存儲陣列60中沿著各列排列並用以讀取以及編程從存儲陣列60中的存儲單元的側壁所獲得的數據。位址從總線65提供至列解碼器63以及行解碼器61。在方塊66的中的感測放大器以及數據讀入(data-in)線路，經由數據總線67而連接至列解碼器63。數據從集成電路襯底75上的輸入/輸出埠、或從集成電路75的其他內部或外部數據來源，經由數據輸入線路71而提供至方塊66的數據輸入結構。在所述實施例中，此集成電路也包括其他電路74，如通用處理器或專用電路、或以薄膜保險相變化存儲單元陣列所支持而可提供系統單晶片(system on a chip)功能的組合模組。數據從方塊66中的感測放大器經由數據輸出線路72，而傳送至集成電路75的輸入/輸出埠，或傳送至集成電路75內部或外部的其他數據目的。
在本實施例中使用偏壓安排狀態機69的控制器，控制偏壓安排供給電壓68的應用，例如讀取、編程、擦除、擦除確認與編程確認電壓等。此控制器可使用公知的專用邏輯電路。在替代實施例中，此控制器包括通用處理器，其可應用於同一集成電路中，此集成電路執行電腦程式而控制此元件的操作。在又一實施例中，此控制器使用了專用邏輯電路以及通用處理器的組合。
圖5示出了一對管狀電極相變化隨機存取存儲單元100-101。此二單元100-101形成於半導體襯底上。在每二列存儲單元存取電晶體間，以淺溝槽隔離介質溝而隔離。這些存取電晶體以共同源極區域116、與漏極區域115、117而形成於襯底上。多晶矽字線113，114形成存取電晶體的柵極。接觸栓塞結構121、120接觸各個存取電晶體的漏極，且在本實施例中，共同源極線119接觸陣列中一列的源極區域。在其他實施例中，此共同源極線通過在襯底中置入摻雜區域而形成，此摻雜區域可如在表面上選擇性地含有金屬矽化物的n+摻雜區域。栓塞結構120作為終端，其接觸此單元100的底電極的存取電晶體。栓塞結構121作為終端其接觸另一單元101的底電極的存取電晶體。此單元100，101包括管狀構件125、126，其分別包含電極材料，此導體材料如氮化鈦或其他可與元件127、128中的相變化材料兼容的導體。相變化元件127、128接觸管狀構件125、126的環形上表面。單元100-101的頂電極122、123接觸至此相變化元件127、128，且包括如氮化鈦或其他可與元件127、128中的相變化材料兼容的導體的材料。使用標準金屬化技術所形成的圖案金屬層136，包括如以銅或鋁為基礎的金屬，其覆蓋此陣列的單元並提供位線。導電栓塞131、132連接圖案金屬層136與相對應的頂電極122、123。
在代表性的實施例中，此栓塞結構包括鎢栓塞，且頂與底電極則包括氮化鈦。其他可使用於這類結構中的導體類型，包括如鋁及鋁合金、氮化鈦、氮化鉭、氮化鋁鈦、或氮化鋁鉭。其他可使用的導體包括選自下列群組中的一個以上鈦(Ti)、鎢(W)、鉬(M0)、鋁(Al)、鉭(Ta)、銅(Cu)、鉑(Pt)、銥(Ir)、鑭(La)、鎳(Ni)、釕(Ru)、以及氧(O)。
圖6-15顯示用以製造圖5的管狀電極存儲單元的各工藝步驟。圖6示出在前段工藝後的結構99，其形成在陣列中對應為字線以及存取電晶體的標準CMOS元件於實施例中，此陣列可參照圖4。其中包括有栓塞120、121，其形成於對應的通孔中，這些通孔從填充層118的上表面140開始、延伸穿過填充層118、而至相應存取電晶體的漏極終端(115，117)。在本實施例的工藝中，此金屬線119以及栓塞120、121利用標準鎢栓塞技術而形成，且其尺寸通過用以形成該些通孔的平板印刷工藝所界定。在圖6中，金屬線119位於半導體襯底的摻雜區域116之上，而此摻雜區域116對應至圖左的第一存取電晶體的源極終端、以及圖右的第二存取電晶體的源極終端。摻雜區域115對應至第一存取電晶體的漏極終端。包括有多晶矽113以及金屬矽化物覆蓋層的字線作為此第一存取電晶體的柵極。填充層118包括如二氧化矽的介質，並位於多晶矽字線113之上。栓塞120接觸至摻雜區域115並延伸至結構99的表面140。此第二存取電晶體的漏極終端由摻雜區域117所提供。包括有多晶矽114以及金屬矽化物覆蓋層的字線作為此第二存取電晶體的柵極。栓塞121接觸至摻雜區域117並延伸至結構99表面。隔離溝槽將此包括有漏極終端115、117雙電晶體結構與相鄰的雙電晶體結構分隔。栓塞120、121的上表面140作為用以存取結構99中的存取電晶體的終端。
圖7示出工藝中的下一步驟。在此實施例中，第一電極材料層142沉積於襯底99的上表面14之上，此層142可以選擇性地利用化學機械研磨等方式進行平坦化，以提供均勻的電極材料層於集成電路的陣列區域上。完成後的層142的厚度可例如介於20至100nm之間。此第一電極材料可為鈦、鋁、鎢、氮化鈦、銅、或其他可與此工藝相容的金屬，其可與栓塞的上表面形成良好附著、可與第二電極材料形成良好附著，同時相當穩定。
接著，包括有二氧化矽或其他如上所述的介質或低導熱性的絕緣填充層143，利用化學氣相沉積、等離子體增強化學氣相沉積、高密度等離子體化學氣相沉積等此領域公知方式而沉積。此絕緣填充層143的厚度可例如介於100至200nm之間。
此工藝的下一步驟示出於圖8中，光阻層沉積並經顯影，而形成光阻掩模145、146。在本發明實施例中，此掩模145、146具有如天線的圓形、橢圓形或方形的形狀，且在光平板印刷(photolithographic)工藝的公差範圍內對準至栓塞120、121。
在圖9中則示出此工藝的下一步驟，此光阻掩模145、146經削切而形成較小的掩模147、148。舉例而言，光阻掩模145，146可利用氧氣等離子進行蝕刻而形成一個所謂的次平板印刷結構，即較小的掩模147、148，此二者保存了掩模145、146的天線形狀，僅直徑較小。
如圖10所示，在下一步驟中，較小掩模147、148作為蝕刻掩模，以界定圓柱結構160、161，其包括相對應的碟形構件150、152，此二碟形構件包括有電極層142的材料、以及由填充層143的材料所形成的圓柱形構件149、151。在此單元的實施例中，圓柱狀構件149、151的直徑約為20至50nm。此碟形構件150、152位於栓塞120、121的上表面140上，並與栓塞120、121形成良好的電氣以及物理接觸。
圖11示出此工藝的下一步驟，其進行了一層153第二電極材料的共形沉積於圓柱結構160、161、以及此襯底的表面141上。在此工藝的實施例中，此第二電極材料與第一電極材料相同。在其他實施例中，此第二電極材料的電阻率高於第一電極材料的電阻率，同時其對於可編程電阻材料有良好的粘著性。舉例而言，此第二電極材料可為氮化鉭、氮化鈦、氮化鋁、金屬氧化物如氧化銥或氧化鋰、或上述材料的組合。此第二電極材料可利用公知的技術所沉積，例如化學氣相沉積、濺鍍、或其他適用於所選定材料的原形沉積技術。
如圖12所示，下一工藝步驟包括對層153進行各向異性蝕刻，以在圓柱160、161上形成側壁結構154、155，同時從存取層99的上表面141移除電極材料。
如圖13所示的下一步驟中，填充層(在回蝕刻後所剩餘的部分標示為165)先沉積，緊接著以化學機械研磨等方式進行回蝕刻，以降低圓柱160、161的上表面的水平面，而從圓柱160、161的上表面移除電極材料，並確立管狀構件125，126的高度。在回蝕刻之後，管狀構件125、126的環形上表面166、167露出於此結構的上表面162。在代表性實施例中，此管狀電極構件125，126的高度約為80至150nm，例如約100nm。管狀電極構件125，126的側壁厚度約為10至30nm，例如約20nm。因此，在優選實施例中，碟形構件150的厚度可至少為管狀電極構件156、157的側壁厚度的兩倍以上。
圖14示出在填充層165的表面以如濺鍍等方式沉積GST共形層158或其他可編程電阻材料後的結構。GST可利用250℃的濺鍍而沉積，或者利用金屬有機化學氣相沉積(MO-CVD)工藝而沉積。在代表性實施例中，此共形層158的厚度介於約30至100nm之間。接著，一層159電極材料沉積於層158上，此層159的材料可與層142相同，且其厚度介於30至100nm之間。
圖1示出下一步驟中，經過平板印刷蝕刻以圖案化層158、159而在管狀電極構件125、126上界定存儲元件127，128的結果。
下一步驟如前述圖5中所示，絕緣填充層沉積於圖15的結構上。在可能的實施例中，此填充層利用如等離子體增強化學氣相沉積(PECVD)或高密度等離子化學氣相沉積(HDP CVD)而將二氧化矽或其他類似材料沉積而得。最後，進行金屬化以界定位線136以及層間接觸點131、132，如圖5中所示。
在操作時，電流所流經的路徑，包括與栓塞120接觸的存取元件的終端、管狀構件125的側壁、以及接觸至可編程電阻存儲元素127的環形表面。此電流路徑還包括頂電極構件122、栓塞131、以及金屬線136。活性區域一般位於可編程電阻存儲元件中、接近此管狀構件的環形表面時，其中相變化的發生是因為電流流動所產生的熱量，而由於發生相變化的區域相當微小，因此降低了重置所需要的電流幅度。此外，由於環形表面的形狀，管狀構件直徑的變化、管狀構件的側壁厚度的變化等，對於此單元在操作上的特性僅有相當小的影響，因此相對於以其他結構所形成的大範圍陣列，本發明的陣列中可允許單元的特性均勻分布。
在上述實施例中，此管狀構件的側壁沿著此單元的周圍連續延伸。在替代實施例中，可使用沉積技術以使得管狀構件的側壁不連續，進一步減少活性區域的體積。
雖然本發明已參照優選實施例進行了描述，應該了解的是，本發明並不受限於其詳細描述內容。替換方式及修改方式已於先前描述中建議，並且其它替換方式及修改方式是本領域的技術人員可想到的。特別是，根據本發明的結構與方法，所有具有實質上相同於本發明的構件結合而達成與本發明實質上相同結果的，皆不脫離本發明的範圍。因此，所有這些替換方式及修改方式意欲落在本發明所附的權利要求書及其等價物所界定的範疇中。任何在前文中提及的專利申請以及公開文本，均列為本申請的參考。
權利要求
1.一種用以製造存儲器件的方法，包括形成第一電極，包括有管狀構件，該管狀構件具有軸向、第一端、第二端、以及在與該管狀構件的軸向垂直的方向具有厚度的側壁，並於該第二端具有環形表面，以及連接至該管狀構件該第一端的碟形構件，包括形成第一電極材料層；形成圓柱於該第一電極材料層上；沉積共形電極材料層於該圓柱以及該第一電極材料層上，以形成以電極材料包覆的圓柱；以及蝕刻該電極材料包覆的圓柱，以從該圓柱的頂端移除電極材料而顯露出環形表面；形成可編程電阻材料層，其接觸至該管狀構件的該環形表面；以及形成第二電極，其接觸至該可編程電阻材料層。
2.如權利要求1所述的方法，其中該碟形構件包括有第一材料，且該管狀構件包括有與該第一材料不同的第二材料。
3.如權利要求1所述的方法，其中該管狀構件包括有圓筒狀內表面以及外表面，並於該管狀構件的該內表面內部包括有熱絕緣層。
4.如權利要求1所述的方法，其中該可編程電阻材料包含有非晶態，且該管狀構件具有圓筒狀內表面以及外表面，並於該管狀構件的該內表面內包括有熱絕緣層，該熱絕緣層的導熱性低於該可編程電阻材料層於非晶態時的導熱性。
5.如權利要求1所述的方法，其中該管狀構件包括有圓筒狀內表面以及外表面，在該內表面與該外表面之間的厚度少於30nm。
6.如權利要求1所述的方法，其中該管狀構件於其軸向的長度少於150nm。
7.如權利要求1所述的方法，其中該管狀構件包括有圓筒狀內表面，其直徑少於50nm。
8.如權利要求1所述的方法，其中該管狀構件包括有圓筒狀內表面以及外表面，且該內表面與該外表面之間包括有厚度，且其中該碟形構件的厚度大於該內表面與該外表面之間的該側壁的厚度的兩倍。
9.如權利要求1所述的方法，其中該可編程電阻材料包括硫屬化物。
10.如權利要求1所述的方法，其中該可編程電阻材料包括至少二固相態，該二固相態可通過電流而可逆地誘發。
11.如權利要求1所述的方法，其中該可編程電阻材料包括至少二固相態，其包括大致為非晶態以及大致為結晶態。
12.如權利要求1所述的方法，其中該可編程電阻材料包括Ge2Sb2Te5。
13.如權利要求1所述的方法，其中該碟形構件包括第一材料，且該管狀構件包括第二材料，其電阻率高於該第一材料的電阻率。
14.一種用以製造存儲器件的方法，包括形成存儲單元存取層於襯底上，該存儲單元存取層包括層間介質，其具有上表面以及曝露於該上表面的接觸點；沉積第一電極層於該上表面上並接觸至這些接觸點；形成圓柱於該第一電極層上；沉積共形電極材料層於該圓柱與該第一電極層上，以在該圓柱上形成電極材料側壁，而留下包覆有電極材料的圓柱；以及蝕刻該包覆有電極材料的圓柱，以從該圓柱的上端移除該電極材料，而曝露出管狀構件的環狀上表面，該管狀構件包括至少一部份的該電極材料側壁；形成相變化材料層，其接觸至該管狀構件的該上表面；以及形成一頂電極材料層，其接觸至該相變化材料層；以及蝕刻該頂電極材料層以及該相變化材料層，以界定存儲單元堆疊與該存儲單元存取層的該上表面的對應接觸點。
15.如權利要求14所述的方法，其中該管狀構件具有圓筒狀內表面以及外表面，並於該管狀構件內表面內包括熱絕緣層。
16.如權利要求14所述的方法，其中該相變化材料具有非晶態，且該管狀構件具有圓筒狀內表面以及外表面，並於該管狀構件的該內表面內部包括熱絕緣層，其導熱性低於該相變化材料於非晶態時的導熱性。
17.如權利要求14所述的方法，其中該管狀構件具有圓筒狀內表面以及外表面，在該內表面與該外表面之間的厚度少於30nm。
18.如權利要求14所述的方法，其中該管狀構件於其軸向的長度少於150nm。
19.如權利要求14所述的方法，其中該管狀構件包括有圓筒狀內表面，其直徑少於50nm。
20.如權利要求14所述的方法，其中該管狀構件包括有圓筒狀內表面以及外表面，且該內表面與該外表面之間包括有厚度，且其中該碟形構件的厚度大於該內表面與該外表面之間的該側壁的厚度的兩倍。
21.如權利要求14所述的方法，其中該相變化材料包括硫屬化物。
22.如權利要求14所述的方法，其中該相變化材料包括Ge2Sb2Te5。
23.一種用以製造存儲器件的方法，包括形成第一電極，其包括有管狀構件，該管狀構件具有軸向、第一端、第二端、以及在與該管狀構件的軸向垂直的方向具有厚度的側壁，並於該第二端具有環形表面，以及連接至該管狀構件的該第一端的碟形構件，其中該碟形構件包括第一材料，且在與該管狀構件同軸的方向具有厚度，該厚度與該管狀構件的側壁的厚度並無依賴關係，並且該管狀構件包括第二材料，其與該第一材料不同；形成可編程電阻材料層，其接觸至該管狀構件的該環形表面；以及形成第二電極，其接觸至該可編程電阻材料層。
24.一種存儲器件，包括第一電極，其包括有管狀構件，該管狀構件具有軸向、第一端、第二端、以及在與該管狀構件的軸向垂直的方向具有厚度的側壁，並於該第二端具有環形表面，以及連接至該管狀構件的第一端的碟形構件，其中該碟形構件包括第一材料，且在與該管狀構件同軸的方向具有厚度，該厚度與該管狀構件的側壁的厚度並無依賴關係，並且該管狀構件包括第二材料，其與該第一材料不同；可編程電阻材料層，其接觸至該管狀構件的該環形表面；以及第二電極，其接觸至該可編程電阻材料層。
25.如權利要求24所述的存儲器件，其中該管狀構件包括有圓筒狀內表面以及外表面，並於該管狀構件的該內表面內部包括有熱絕緣層。
26.如權利要求24所述的存儲器件，其中該可編程電阻材料包含有非晶態，且該管狀構件具有圓筒狀內表面以及外表面，並於該管狀構件的該內表面內包括有熱絕緣層，該熱絕緣層的導熱性低於該可編程電阻材料於該非晶態時的導熱性。
27.如權利要求24所述的存儲器件，其中該管狀構件包括有圓筒狀內表面以及外表面，在該內表面與該外表面之間的厚度少於30nm。
28.如權利要求24所述的存儲器件，其中該管狀構件在其軸向的長度少於150nm。
29.如權利要求24所述的存儲器件，其中該管狀構件包括有圓筒狀內表面，其直徑少於50nm。
30.如權利要求24所述的存儲器件，其中該管狀構件包括有圓筒狀內表面以及外表面，且其在該內表面與該外表面之間包括有厚度，且其中該碟形構件的厚度大於該內表面與該外表面之間的該側壁的厚度的兩倍。
31.如權利要求24所述的存儲器件，其中該可編程電阻材料包括硫屬化物。
32.如權利要求24所述的存儲器件，其中該可編程電阻材料包括至少二固相態，該二固相態可通過電流而可逆地誘發。
33.如權利要求24所述的存儲器件，其中該可編程電阻材料包括至少二固相態，其包括大致為非晶態以及大致為結晶態。
34.如權利要求24所述的存儲器件，其中該可編程電阻材料包括Ge2Sb2Te5。
35.如權利要求24所述的存儲器件，其中該第二材料的電阻率高於該第一材料的電阻率。
全文摘要
本發明涉及一種用以製造存儲單元元件的方法，包括形成底電極，其包括有管狀構件、頂、底、以及在垂直於此管狀構件的軸向的方向具有厚度的側壁，並具有環狀上表面。在此管狀構件的底面形成有碟形構件，其在與此管狀構件同軸方向具有厚度、其與此管狀構件的側壁的厚度無關。在此管狀構件的上表面沉積並接觸有一層可編程電阻材料。頂電極，其與此層可編程電阻材料接觸。本發明還公開一種集成電路，其包括由此種存儲單元所形成的陣列。
文檔編號G11C11/56GK101038951SQ20071008558
公開日2007年9月19日 申請日期2007年3月12日 優先權日2006年3月15日
發明者龍翔瀾 申請人:旺宏電子股份有限公司