一種基於電壓檢測和頻率檢測的晶片抗攻擊方法
2023-07-08 04:37:36 1
專利名稱：一種基於電壓檢測和頻率檢測的晶片抗攻擊方法
技術領域：
本發明涉及SOC集成電路設計領域，尤其是一種基於電壓檢測和頻率檢測的晶片 抗攻擊方法。
背景技術：
在信息的價值越來越被人們重視的情況下，信息安全已經成為了業界討論的熱點 話題。隨著攻擊技術的不斷發展，安全系統的解決方案逐漸從軟體向硬體尤其是集成電路 轉移。其原因在於硬體相比於軟體擁有更加高的安全級別。然而，隨著測量技術和分析技術的不斷進步，出現了許多破解加密集成電路的攻 擊方法。非破壞性攻擊方法由於保持晶片的物理封裝，攻擊技術門檻及成本都較低，在晶片 攻擊中普遍使用。針對電源的攻擊和針對時鐘頻率的攻擊是非物理攻擊的兩種常見攻擊手 段。針對電源的攻擊手段和針對時鐘頻率的攻擊手段的思路是增加或降低晶片的輸 入電源或時鐘頻率，使晶片的工作電源或時鐘頻率偏離其正常工作範圍，晶片工作發生紊 亂，從而獲得異常的訪問途徑。目前，國內專利CN2840135對基於電源和頻率的抗攻擊手段的原理有所講述，但 是並未揭示針對此兩類攻擊的基於IC設計層面的抗攻擊方法。
發明內容
本發明的目的就是要解決上述現有技術的缺點，提供一種基於電壓檢測和頻率檢 測的晶片抗攻擊方法。本發明解決其技術問題採用的技術方案這種基於電壓檢測和頻率檢測的晶片抗 攻擊方法，晶片系統包括CPU主控單元、頻率檢測單元、電壓檢測單元、抗攻擊單元以及非 易失性存儲器單元，在非易失性存儲器內存放晶片系統正常工作的核心數據；通過頻率檢 測單元對外部的時鐘輸入進行監測，一旦輸入的時鐘頻率發生異常，頻率檢測單元對該異 常發生反應，並將反應結果傳給CPU主控單元；通過電壓檢測單元對外部的供電電壓進行 監測，一旦輸入電壓值與正常值偏離較大，電壓檢測模塊對該電壓偏移發生反應，並將反應 結果傳給CPU主控單元，電壓檢測單元為模擬模塊，接受晶片外部的供電電壓，產生過高或 過低電壓信號，由CPU主控單元控制選擇輸出復位或中斷；CPU主控單元接收到頻率檢測單 元和電壓檢測單元的異常反應後，通過抗攻擊單元對整個晶片系統進行控制，實施對晶片 內部的核心數據的保護。作為優選，所述頻率檢測單元中，環振產生頻率檢測的基準時鐘f\，環振為模擬模 塊，將環振Disable，基準時鐘經分頻器後時鐘頻率降為f2，該時鐘作為頻率計的基準時 鍾，對外部輸入時鐘進行頻率計計數，計數結果進入比較器，與CPU主控單元預設的晶片可 接受高低極限頻率進行比較，依據比較結果產生頻率檢測的輸出，該輸出為復位或中斷，送 入CPU主控單元。
3
作為優選，抗攻擊單元採取的保護方式有三種。1、抗攻擊單元接收電壓檢測單元和頻率檢測單元的復位輸出，直接對整個晶片復 位，切斷非易失性存儲區的核心數據的讀通道。2、抗攻擊單元接收電壓檢測單元和頻率檢測單元的中斷輸出，啟動中斷，由中斷 服務程序對晶片內的核心數據實施保護，切斷CPU到非易失性存儲器的核心數據區的讀操作。3、抗攻擊單元接收到電壓檢測單元或頻率檢測單元的復位或中斷輸出後，啟動硬 件保護電路，通過總線向非易失性存儲器發送寫或插除命令，將晶片內部的非易失性存儲 區的核心數據改寫或插除。前兩種抗攻擊單元採取的抗攻擊方式是一種弱保護的方法，當晶片遭受異常電壓 或頻率攻擊時，晶片切斷晶片內部敏感數據區的讀通道，晶片重新上電後，BOOT數據和程序 數據依然保留，並且讀通道回復正常，晶片可以正常工作。第三種抗攻擊單元採取的抗攻擊 方法是一種強保護的方法，當晶片遭受異常電壓或頻率攻擊時，晶片內部非易失性存儲器 的的BOOT數據和程序數據已經被改寫或插除，當晶片重新上電後，BOOT數據讀出錯，讀程 序數據也發生錯誤，晶片無法再重新工作。抗攻擊單元對抗攻擊地方時的選擇受CPU主控 單元的控制，CPU主控單元可以Disable任何一種抗攻擊方式。第三種抗攻擊方法對晶片 的破壞性大，只在高安全性場合採用。本發明有益的效果是本發明主要是從IC設計的層面，設計電壓檢測模塊和頻率 檢測模塊，從晶片內部對輸入晶片的異常電源和時鐘頻率作出反應，啟動晶片內部的抗攻 擊單元，使晶片免受攻擊。
圖1是本發明的系統方框結構示意圖；圖2是本發明的頻率檢測單元的方框結構示意圖；圖3是本發明的抗攻擊單元的一種實施例1示意圖；圖4是本發明的抗攻擊單元的一種實施例2示意圖；圖5是本發明的抗攻擊單元的一種實施例3示意圖。
具體實施例方式下面結合附圖和實施例對本發明作進一步說明如圖1所示，本發明一種基於電壓檢測和頻率檢測晶片抗攻擊方法，包括CPU主 控單元、頻率檢測單元、電壓檢測單元、抗攻擊單元以及非易失性存儲器單元。所述CPU主控單元(101)是晶片的工作核心，為各種應用開發，包括抗攻擊控制提 供硬體平臺，一般包括CPU內核以及存儲資源，如RAM、ROM等。所述頻率檢測單元(102)對外部的時鐘輸入進行監測，一旦輸入的時鐘頻率發生 異常，頻率檢測單元對該異常發生反應，並將反應結果傳給CPU主控單元，其實現框圖為 (圖 2)環振產生頻率檢測的基準時鐘，環振為模擬模塊，為降低功耗CPU主控單元可以 將環振Disable。基準時鐘經分頻器後時鐘頻率降為f2，該時鐘作為頻率計的基準時鐘，
4對外部輸入時鐘進行頻率計計數，計數結果進入比較器，與CPU主控單元預設的晶片可接 受高低極限頻率進行比較。依據比較結果產生頻率檢測的輸出，該輸出為復位(fcLreset) 或中斷(fd_isr)，送入CPU主控單元。所述電壓檢測單元(104)對外部的供電電壓進行監測，一旦輸入電壓值與正常值 偏離較大，電壓檢測模塊對該電壓偏移發生反應，並將反應結果傳給CPU主控單元。電壓檢 測單元為模擬模塊，接受晶片外部的供電電壓，產生過高或過低電壓信號，由CPU主控單元 控制選擇輸出復位(vd_reset)或中斷(vd_isr)。所述非易失性存儲器(105)存放晶片系統正常工作的核心數據，通常有ROM、 FLASH等。晶片的BOOT數據和程序數據通常存放在非易失性存儲器中，當改變BOOT數據 後，晶片將無法再次正常啟動。而程序數據是晶片的敏感數據，通常是不希望競爭對手得到 的，在晶片設計過程中其安全性需要重點保護。所述抗攻擊單元(103)是CPU主控單元的抗攻擊核心部件，CPU接收到頻率檢測 單元和電壓檢測單元的異常反應後，通過抗攻擊單元對整個晶片系統進行控制，實施對芯 片內部的關鍵數據的保護。實施例1抗攻擊單元接收電壓檢測單元和頻率檢測單元的復位輸出(fcLreset或vd_ reset)，直接對整個晶片復位，切斷非易失性存儲區的敏感數據的讀通道。該方法要求敏感 數據區的最大地址空間是固定的，在應用過程中敏感數據不應超過此最大存儲空間。如圖3所示，VPP為晶片的供電電源，Clk為晶片的時鐘源，正常情況下晶片由上 電復位(POR)對系統復位。頻率檢測(FD)和電源檢測(VR)分別檢測輸入的時鐘頻率和電 源，頻率過高或過低以Fhout或Flout輸出，電壓過高或高低以Vhout或Vlout輸出，防攻 擊單元檢測到Fhout、Flout或Vhout、Vlout任一有效後，產程復位信號Rst_Fd_Vr，該信號 與上電復位的復位輸出Rst_P0r_Pdr作組合邏輯操作，作為晶片的系統復位。組合邏輯單 元實現Rst_Fd_Vr和Rst_Por_Pdr任一有效，系統即復位。此實施例對用第一種抗攻擊方 法。實施例2抗攻擊單元接收電壓檢測單元和頻率檢測單元的中斷輸出(fd_isr或vd_isr)， 啟動中斷，由中斷服務程序對晶片內的敏感數據實施保護，如切斷CPU到非易失性存儲器 的敏感數據區的讀操作。該方法對敏感數據區的要求比較靈活，用戶可以依據所使用的敏 感數據的大小對相應的敏感數據區實施保護。如圖4所示，VPP為晶片的供電電源，Clk為晶片的時鐘源，晶片的系統復位由POR 產生。頻率檢測(FD)和電源檢測(VR)分別檢測輸入的時鐘頻率和電源，頻率過高或過低 以Fhout或Flout輸出，電壓過高或高低以Vhout或Vlout輸出，防攻擊單元檢測到Fhout、 Flout或Vhout、Vlout任一有效後，產程中斷信號Isr_Fd_Vr。該中斷信號與系統內其他中 斷源(IsrO，Isrn)經過中斷控制後產生一個中斷信號，通過人機互動控制觸發晶片外 部的中斷服務程序。中斷服務程序通過內核邏輯Disable通過總線向非易失性存儲器的讀 操作，保護存儲器內數據被竊取。此實施例對用第二種抗攻擊方法。實施例3抗攻擊單元接收到電壓檢測單元或頻率檢測單元的復位或中斷輸出後，啟動硬體
5保護電路，通過總線向非易失性存儲器發送寫或插除命令，將晶片內部的非易失性存儲區 的BOOT數據或敏感數據改寫或插除。如圖5所示，系統上電後，FD和VR進入default模式，此時啟動FLASH的trim讀 操作，trim讀操作是從FLASH的trim數據區執行讀命令，讀取FD和VR的trim數據，trim 讀操作不受CPU控制。當FD、VR接收到正確的trim值後，FD和VR進入active模式，頻率 檢測和電壓檢測正常工作，輸入頻率和時鐘正常時，CPU通過FLASH控制器與FLASH交互。 一旦有異常頻率輸入或輸入電壓偏移過大時，CPU啟動抗攻擊單元，向FLASH的trim數據 區執行寫操作，改變FD和VR正常工作的trim值，同時將晶片復位，對FLASH和其他非易失 性存儲器內的敏感數據進行保護。由於FLASH內trim值在Clk或Vpp異常時由CPU啟動抗攻擊單元被改寫，因此芯 片再次上電後，通過trim操作送到FD和VR的trim值不能使FD和VR正常工作，晶片無法 進入正常工作模式。此抗攻擊方式的關鍵是一旦探測到基於電壓或頻率的攻擊行為，晶片就自動執 行自毀，對晶片的破壞性大，在安全性要求不是太高的場合不建議使用。此實例為第三種控 攻擊方法。術語解釋FD 頻率檢測VR:電壓檢測P0R:上電復位PDR:下電復位OTP 一次可編程 ROM非物理攻擊不破壞晶片的物理封裝的攻擊技術，利用溫度、電壓、頻率等異常使 晶片工作發生紊亂，以竊取晶片內數據的一類攻擊方法。除上述實施例外，本發明還可以有其他實施方式。凡採用等同替換或等效變換形 成的技術方案，均落在本發明要求的保護範圍。
權利要求
一種基於電壓檢測和頻率檢測的晶片抗攻擊方法，其特徵在於晶片系統包括CPU主控單元、頻率檢測單元、電壓檢測單元、抗攻擊單元以及非易失性存儲器單元，在非易失性存儲器內存放晶片系統正常工作的核心數據；通過頻率檢測單元對外部的時鐘輸入進行監測，一旦輸入的時鐘頻率發生異常，頻率檢測單元對該異常發生反應，並將反應結果傳給CPU主控單元；通過電壓檢測單元對外部的供電電壓進行監測，一旦輸入電壓值與正常值偏離較大，電壓檢測模塊對該電壓偏移發生反應，並將反應結果傳給CPU主控單元，電壓檢測單元為模擬模塊，接受晶片外部的供電電壓，產生過高或過低電壓信號，由CPU主控單元控制選擇輸出復位或中斷；CPU主控單元接收到頻率檢測單元和電壓檢測單元的異常反應後，通過抗攻擊單元對整個晶片系統進行控制，實施對晶片內部的核心數據的保護。
2.根據權利要求1所述的基於電壓檢測和頻率檢測的晶片抗攻擊方法，其特徵在於 所述頻率檢測單元中，環振產生頻率檢測的基準時鐘fi，環振為模擬模塊，將環振Disable， 基準時鐘經分頻器後時鐘頻率降為f2，該時鐘作為頻率計的基準時鐘，對外部輸入時鐘 進行頻率計計數，計數結果進入比較器，與CPU主控單元預設的晶片可接受高低極限頻率 進行比較，依據比較結果產生頻率檢測的輸出，該輸出為復位或中斷，送入CPU主控單元。
3.根據權利要求1所述的基於電壓檢測和頻率檢測的晶片抗攻擊方法，其特徵在於 抗攻擊單元接收電壓檢測單元和頻率檢測單元的復位輸出，直接對整個晶片復位，切斷非 易失性存儲區的核心數據的讀通道。
4.根據權利要求1所述的基於電壓檢測和頻率檢測的晶片抗攻擊方法，其特徵在於 抗攻擊單元接收電壓檢測單元和頻率檢測單元的中斷輸出，啟動中斷，由中斷服務程序對 晶片內的核心數據實施保護，切斷CPU到非易失性存儲器的核心數據區的讀操作。
5.根據權利要求1所述的基於電壓檢測和頻率檢測的晶片抗攻擊方法，其特徵在於 抗攻擊單元接收到電壓檢測單元或頻率檢測單元的復位或中斷輸出後，啟動硬體保護電 路，通過總線向非易失性存儲器發送寫或插除命令，將晶片內部的非易失性存儲區的核心 數據改寫或插除。
全文摘要
本發明涉及一種基於電壓檢測和頻率檢測的晶片抗攻擊方法，晶片包括CPU主控單元、頻率檢測單元、電壓檢測單元、抗攻擊單元以及非易失性存儲器單元，在非易失性存儲器內存放晶片正常工作的核心數據；通過頻率檢測單元對外部的時鐘輸入進行監測，一旦輸入的時鐘頻率發生異常，頻率檢測單元對該異常發生反應，並將反應結果傳給CPU主控單元；CPU主控單元接收到頻率檢測單元和電壓檢測單元的異常反應後，通過抗攻擊單元對整個晶片進行控制，實施對晶片內部的核心數據的保護。本發明有益的效果是主要是從IC設計的層面，設計電壓檢測模塊和頻率檢測模塊，從晶片內部對輸入晶片的異常電源和時鐘頻率作出反應，啟動晶片內部的抗攻擊單元，使晶片免受攻擊。
文檔編號G06F21/00GK101968840SQ20101052197
公開日2011年2月9日 申請日期2010年10月26日 優先權日2010年10月26日
發明者夏軍虎, 徐功益, 錢志恆 申請人:杭州晟元晶片技術有限公司