一種提高對可控矽調光器兼容性的LED驅動晶片及電路的製作方法

2023-07-23 19:00:47

本發明涉及led驅動領域，尤其涉及一種提高對可控矽調光器兼容性的led驅動晶片及電路。

背景技術：

可控矽調光器作為傳統照明燈具的調光設備，具有成本低，電路簡單可靠，調光效果好等優點。因此可控矽調光器成為白熾燈等傳統照明燈具最為廣泛使用的調光設備。隨著led燈對傳統照明燈具的逐步替代，市場要求led驅動電路也必須兼容可控矽調光器。

由於白熾燈等傳統照明燈具屬於阻性負載，可控矽調光器對於阻性負載有天然的自適性。而led屬於電流驅動的負載，當led電流較小，驅動電路輸入電流小於可控矽調光器的保持電流時，該可控矽調光器將無法正常開啟和維持，從而導致led燈閃。為了防止燈閃，要求led驅動電路提高對可控矽調光器的兼容性，以使電路輸入電流始終大於可控矽調光器的保持電流。

圖1示出了現有的提高對可控矽調光器兼容性的led驅動電路。如圖1所示，驅動電路輸入電流iin'由交流電源ac'提供，該輸入電流首先流過可控矽調光器11'，而後經整流電路12'整流後流過電阻rdet'產生電壓vdet'。放大器21'的正負輸入信號分別為vdet'和vref'，輸出端與高壓mos管m0'的柵極相連。當流過可控矽調光器11'的電流減小時，vdet'從負壓上升，放大器21'將vdet'與vref'比較，以根據比較結果控制mos管m0'導通，並通過限流電阻r1'對母線電壓vin'下拉，從而增大輸入電流，保證流過可控矽調光器11'的電流大於其保持電流。

上述led驅動電路雖然能夠提高對可控矽調光器的兼容性，但其仍具有如下缺點：

(1)mos管m0'必須為高壓管，增加了面積與成本。

(2)由mos管m0'下拉增加的輸入電流通過限流電阻r1'和m0'直接流到地，增加了損耗影響效率。

(3)在led驅動電路中，放大器一般集成在led驅動晶片內。在此基礎上，如果高壓mos管m0'設置在晶片外部作為外圍電路，則會增加系統成本，同時放大器21'的輸出端必須通過晶片外部管腳與該高壓mos管m0'相連，所以晶片必須另外增加了一個管腳，增加了晶片成本；如果高壓mos管m0'集成在晶片內部，放大器21'的輸出端可直接與高壓mos管m0'的柵極相連，但該高壓mos管21'的漏極必須通過電阻r1'連接到晶片外部與整流電路12'的正輸出端相連的母線上，所以晶片仍需增加一個額外的管腳。

技術實現要素：

針對上述現有技術的不足，本發明的目的在於提供一種提高對可控矽調光器兼容性的led驅動晶片及電路，其無需採用高壓mos管且無需額外增加晶片管腳，從而降低成本，同時增加的輸入電流不會直接流入地，從而有效降低損耗，提高效率。

為了實現上述目的，本發明採用如下技術方案：

一種提高對可控矽調光器兼容性的led驅動晶片，連接至一包括可控矽調光器和輸入電流採樣電阻的外圍電路，且一輸入電流流過所述可控矽調光器和輸入電流採樣電阻，該晶片包括：

一遲滯比較器，其正輸入端連接一內部基準電壓端，負輸入端連接所述外圍電路以接收所述輸入電流流過所述輸入電流採樣電阻產生的電壓；

一跨導模塊，其正輸入端連接一內部基準電流端，負輸入端連接一輸出電流反饋端；

一第一nmos管，其柵極連接所述跨導模塊的輸出端；

一第一pmos管，其柵極通過一第一反相器連接所述遲滯比較器的輸出端，源極連接一晶片內部電源，漏極連接所述第一nmos管的漏極；

一第二pmos管，其源極通過一第一電流源連接所述晶片內部電源，柵極連接所述遲滯比較器的輸出端，漏極連接所述第一nmos管的源極；

一第二nmos管，其柵極連接所述遲滯比較器的輸出端，漏極連接所述第一nmos管的源極，源極通過一第二電流源接地；

一補償電容，其上極板連接所述跨導模塊的輸出端，下極板接地；

一隔離電容，其上極板連接所述第一nmos管的源極，下極板接地；

一第一比較器，其正輸入端連接一鋸齒波產生電路，負輸入端連接所述第一nmos管的源極；以及

一驅動模塊，其輸入端通過一開關邏輯模塊連接所述第一比較器的輸出端，輸出端連接所述外圍電路以及所述開關邏輯模塊的輸入端。

進一步地，所述鋸齒波產生電路包括：

一第二反相器，其輸入端連接所述開關邏輯模塊的輸出端；

一第三pmos管，其柵極連接所述第二反相器的輸出端，源極通過一第三電流源連接所述晶片內部電源，漏極連接所述鋸齒波產生電路的輸出端；

一第三nmos管，其柵極連接所述第二反相器的輸出端，源極接地，漏極連接所述鋸齒波產生電路的輸出端；以及

一斜坡電容，其上極板連接所述鋸齒波產生電路的輸出端，下極板接地。

進一步地，所述開關邏輯模塊包括一第二比較器和一rs觸發器，其中，

所述第二比較器的正輸入端連接所述驅動模塊的輸出端，負輸入端接地；

所述rs觸發器的置位端連接所述第二比較器的輸出端，復位端連接所述第一比較器的輸出端，輸出端連接所述驅動模塊的輸入端。

本發明另一方面提供一種提高對可控矽調光器兼容性的led驅動電路，其包括一led驅動晶片和一外圍電路，其特徵在於，所述led驅動晶片為前述提高對可控矽調光器兼容性的led驅動晶片。

進一步地，所述外圍電路包括：

一交流電源；

所述可控矽調光器，其輸入端連接所述交流電源的正輸出端；

所述輸入電流採樣電阻，其一端連接所述遲滯比較器的第二輸入端，另一端接地；

一整流電路，其正輸入端連接所述調光器的輸出端，負輸入端連接所述交流電源的負輸出端，負輸出端連接所述遲滯比較器的第二輸入端；

一變壓器，其原邊異名端連接所述整流電路的正輸出端，副邊異名端連接一led負載的負極；

一功率mos管，其柵極連接所述驅動模塊的輸出端，漏極連接所述變壓器的原邊同名端；

一輸出電壓採樣電阻，其一端連接所述功率mos管的源極，另一端接地；以及

一續流二極體，其陽極連接所述變壓器的副邊同名端，陰極連接所述led負載的陽極。

進一步地，所述外圍電路還包括一鉗位二極體，其陰極連接所述遲滯比較器的第二輸入端，陽極接地。

通過採用上述技術方案，本發明具有如下有益效果：

(1)本發明無需通過對母線電壓直接瀉放電流來實現流過可控矽調光器的電路輸入電流始終大於可控矽保持電流，從而不需要增加高壓管且不需要額外增加晶片管腳，降低了成本。

(2)本發明通過快速增加功率mos管的開關導通時間來增大驅動電路輸入電流，增大的輸入電流並不會通過電阻直接瀉放到地，從而有效降低損耗提高效率。

(3)外圍電路中增設了鉗位二極體，當輸入電流較大時，輸入電流採樣電阻兩端的壓降將被鉗位二極體鉗位，從而大部分輸入電流流過鉗位二極體時壓降不變，因此降低了輸入電流採樣電阻的損耗。

附圖說明

圖1為現有對可控矽調光器兼容的led驅動電路的電路原理圖；

圖2為本發明對可控矽調光器兼容的led驅動電路的電路原理圖；

圖3圖2中的鋸齒波產生電路的電路原理圖；

圖4圖2中的鋸齒波產生電路的電路原理圖；

圖5為圖2中的開關邏輯模塊的電路原理圖。

具體實施方式

下面根據附圖，給出本發明的較佳實施例，並予以詳細描述，使能更好地理解本發明的功能、特點。

如圖2所示，本發明一種提高對可控矽調光器兼容性的led驅動電路包括一外圍電路1及一led驅動晶片2。其中，外圍電路1為通用電路，其包括交流電源ac、可控矽調光器11、整流電路12、變壓器t0、輸出電壓採樣電阻rcs、功率mos管m0、續流二極體d0、led負載、輸入電流採樣電阻rdet以及鉗位二極體d1；led驅動晶片2為本發明的核心，其包括遲滯比較器21、跨導模塊gm、第一反相器inv1、補償電容ccomp、隔離電容ccompbf、第一nmos管m1、第二nmos管m4，第一pmos管m2、第二pmos管m3、第一電流源i0、第二電流源i1、第一比較器cmp1、鋸齒波產生電路22、開關邏輯模塊swotich_logic以及驅動模塊drv。

下面結合圖2詳細介紹上述各部件的功能以及它們之間的相互連接關係：

交流電源ac用於提供電路輸入電流iin，其正輸出端與可控矽調光器11的輸入端相連，其負輸出端與整流電路12的負輸入端相連。

可控矽調光器11用於調光，其輸入端與交流電源ac的正輸出端相連，其輸出端與整流電路12的正輸入端相連。

整流電路12用於使輸入電流整流，其正輸入端與可控矽調光器11的輸出端相連，其負輸入端與交流電源ac的負輸出端相連；整流電路12的正輸出端與變壓器t0原邊的高端相連，其負輸出端與遲滯比較器21的負輸入端相連。

遲滯比較器21用於實時檢測判斷輸入電流是否過小，其正輸入端與一內部基準電壓端相連以接收一內部基準電壓vref1，負輸入端與輸入電流採樣電阻rdet的一端相連以接收輸入電流流過rdet產生的電壓vdet；其輸出端與pmos管m3、nmos管m4的柵極以及反相器inv1的輸入端相連以輸出信號ics。

跨導模塊gm用於led恆流環路的調整，通過將輸出反饋電流io_fb與一內部基準電流vref比較，根據比較結果輸出固定比例的補償電容電壓comp，以控制功率mos管m0的導通時間從而實現恆流效果。跨導模塊gm的正輸入端與內部基準電流端相連並接收內部基準電流vref，負輸入端與輸出電流反饋端相連，並接收輸出電流反饋信號io_fb；其輸出端與補償電容ccomp的上極板相連，並輸出補償電容電壓comp。

反相器inv1實現一般的邏輯反向作用，其輸入端與遲滯比較器21的輸出端相連，其輸出端與pmos管m2的柵極相連。

補償電容ccomp是環路恆流控制的需要，用於將跨導模塊gm的輸出信號轉變為低頻直流電壓來控制開關m0導通，其上極板與跨導模塊gm的輸出端線相連，其下極板接地。

隔離電容ccompbf用於在compbf與comp暫時隔離時，快速增加功率mos管m0的導通時間，迅速提高輸入電流。隔離電容ccompbf的上極板與nmos管m1的源極相連，其下極板接地。

nmos管m1用於實現compbf與comp的隔離，其漏極與pmos管m2的漏極相連，m1的柵極與跨導模塊gm的輸出端相連，m1的源極與隔離電容ccompbf的上極板相連。

nmos管m4為下拉導通管，其漏極與pmos管m3的漏極相連，m4的柵極與遲滯比較器21的輸出端相連，m4的源極與電流源i1的輸入端相連。

pmos管m2為上拉導通管，其源極與晶片內部電源vdd相連，m2的柵極與反相器inv1的輸出端相連，m2的漏極與nmos管m1的漏極相連。

pmos管m3為上拉導通管，其源極與電流源i0的輸出端相連，m3的柵極與遲滯比較器21的輸出端相連，m3的漏極與nmos管m4的漏極相連。

電流源i0提供上拉電流，其輸入端與晶片內部電源vdd相連，其輸出端於pmos管m3的源極相連。

電流源i1提供下拉電流，其輸入端與nmos管m4的輸入端相連，其輸出端接地。

第一比較器cmp1用於將電壓信號compbf與一鋸齒波進行比較，以生成控制m0導通的方波信號ton，其正輸入端與隔離電容ccompbf的上極板相連，其負輸入端與鋸齒波產生電路22的輸出端相連，其輸出端與開關邏輯模塊switch_logic的輸入端相連。

鋸齒波產生電路22用於產生鋸齒波vramp，其輸出端與第一比較器cmp1的負輸入端相連。

開關邏輯模塊switch_logic用於產生方波信號swon控制開關管的通斷，其輸入端與第一比較器cmp1的輸出端相連，其輸出端與驅動模塊drv的輸入端相連。

驅動模塊drv為led驅動晶片中通用的模塊，用於驅動功率mos管m0導通，其輸入端與開關邏輯模塊switch_logic的輸出端相連，其輸出端與功率mos管m0的柵極和開關邏輯模塊switch_logic的輸入端連接。

變壓器t0用於實現變壓功能，其原邊異名端與整流電路12的正輸出端相連，其原邊同名端與功率mos管m0的漏極相連。其副邊同名端與續流二極體d0的陽極相連，其副邊異名端與led負載的陰極相連。

續流二極體用於實現續流功能，其陽極與變壓器t0副邊同名端相連，其陰極與led負載的陽極相連。

輸入電流採樣電阻rdet用於採樣輸入電流信號，其一端與遲滯比較器21的負輸入段信號vdet相連，另一端接地。

鉗位二極體d1用於實現鉗位功能，其陽極接地，其陰極與遲滯比較器21的負輸入端相連。

輸出電壓採樣電阻rcs用於採樣輸出電壓，其一端與功率mos管m0的源極相連，另一端接地。

功率mos管m0，其漏極與變壓器t0的原邊同名端相連，其柵端與驅動模塊drv的輸出端相連，其源極與輸出電壓採樣電阻rcs的一端相連。

本發明採用的鋸齒波產生電路22如圖4所示，包括：一第二反相器inv2，其輸入端連接開關邏輯模塊的輸出端以接收開關信號swon；一第三pmos管m5，其柵極連接第二反相器inv2的輸出端，源極通過一第三電流源i2連接晶片內部電源vdd，漏極連接鋸齒波產生電路22的輸出端；一第三nmos管m6，其柵極連接第二反相器inv2的輸出端，源極接地，漏極連接鋸齒波產生電路22的輸出端；以及一斜坡電容cramp，其上極板連接鋸齒波產生電路22的輸出端，下極板接地。本發明的鋸齒波產生電路22的工作原理為：pmos管m5控制電流源i2對電容cramp充電，nmos管m6控制電容cramp的放電。當swon為高時，電流源i2對電容cramp充電，電容上極板的電壓vramp線性上升；當swon為低時，電流源i2被m5斷開，m5迅速對電容cramp放電。

此外，本發明中開關邏輯模塊switch_logic的電路結構如圖5所示，包括一第二比較器cmp2和一rs觸發器23。其中，第二比較器cmp2的正輸入端接驅動模塊drv的輸出端，負輸入端接地；rs觸發器23的置位端接第二比較器cmp2的輸出端，復位端接第一比較器cmp1的輸出端，輸出端接驅動模塊drv的輸入端。

結合圖2和圖3，本發明的工作原理如下：當輸入電流減小時，vdet從負壓逐漸上升；當vdet電壓上升到大於內部基準電壓vref1時，遲滯比較器21的輸出信號ics翻轉為低電平，此時pmos管m2和nmos管m4關斷，pmos管m3導通；由於隔離電容ccompbf的容值比較小，只有1～3pf，compbf電壓將被電流源i0迅速充高，從而使得第一比較器cmp1輸出的ton高電平時間迅速增加，功率mos管m0的導通時間增大；由於輸入電流將隨m0的導通時間增大而增大，因而輸入電流被迅速增加。

隨著電路輸入電流的增加，vdet開始下降，當vdet負壓降至遲滯比較器21的遲滯比較點時，ics重新翻轉為高電平。此時pmos管m3關斷，pmos管m2和nmos管m4導通，compbf快速下降並恢復到補償電容ccomp上的電壓與nmos管m1的柵源電壓之差，環路依然保持恆流輸出效果。當輸入電流較大時，輸入電流採樣電阻rdet兩端的壓降被二極體d1鉗位，從而降低損耗。

可見，本發明並非通過直接下拉母線電壓vin來使輸入電流增加，輸入電流增加的部分依然作為輸出電流的一部分，所以相對於圖1的現有技術效率明顯提高，特別是在輸出電流較小的情況下，效率改善更為明顯。

以上記載的，僅為本發明的較佳實施例，並非用以限定本發明的範圍，本發明的上述實施例還可以做出各種變化。即凡是依據本發明申請的權利要求書及說明書內容所作的簡單、等效變化與修飾，皆落入本發明專利的權利要求保護範圍。