氮化鎵基GaN功率集成電路製造工藝的製作方法
2023-07-27 23:31:46 1
專利名稱：氮化鎵基GaN功率集成電路製造工藝的製作方法
技術領域：
本發明涉及兼容矽工藝的氮化鎵基電力電子技術，尤其是涉及基於矽襯底的增強型AlGaN/GaN HEMTs高壓器件研製與單片氮化鎵基集成電路。
背景技術：
隨著微電子技術的發展，傳統Si和GaAs半導體器件性能已接近其材料本身決定的理論極限。寬禁帶半導體氮化鎵(GaN)具有禁帶寬度大(3.4eV)、臨界擊穿電場高(3MV/ cm)、飽和電子漂移速度高(3X107cm/s)、高濃度二維電子氣O X 1013cm2)、熱導率大、抗輻射能力強以及良好的化學穩定性等特點，已經在微波通信系統、廣播電視發射、雷達和導航系統作為微波功率放大的核心部件，實現信號的發射和遠距離傳輸。全球高達50%的電氣與電子系統均由基於功率半導體器件與集成電路的功率管理系統所控制。近些年來，研究人員發現因為GaN材料臨界擊穿電場比矽(Si)高近10倍， AlGaN/GaN功率器件的導通電阻0 QN)在耐壓超過350V的應用中比Si器件低近三個數量級，完全突破主流矽基功率器件的理論極限，並可同步縮小晶片面積和減輕驅動電路的重量。此外，作為工作溫度約250°C的功率電子應用，GaN電力電子新技術因具有無少數載流子存儲效應、高溫可靠性等優點超越了矽基功率半導體工作的溫度上限150°C。專家預言在5 10年內上述技術逐步替代矽基IGBT和快恢復二極體，並在未來的智能電網、混合動力汽車、高速鐵路以及涉及航空航天領域等新型產業中扮演舉足輕重的角色，如圖1(a) (b)所示。國際主要研究機構相繼開展了相關的研究工作。在美國，主要有UCSB、康奈爾大學等研究機構主要從事該領域的項目研究。知名半導體國際整流頂公司於2010年推出 7. 5^13. 2V應用的DC/DC-BUCK氮化鎵基功率晶片產品。日本相對起步較晚，但是對這方面非常重視，資金投入力度大，從事機構眾多，包括東芝(Toshiki)、古河(Furukawa)JlvT (Matsushita)、豐田(Toyota)和富士(Fujitsu)等大公司。目前其研究水平已經超過美國。 目前豐田公司重點致力將高壓開關AlGaN/GaN HEMTs用於其環保型混合動力汽車「I^rius」 系列的電源系統中，以提高系統的驅動力和穩定性。AlGaN/GaN材料因自身的壓電極化和自發極化特點，常規HEMTs的溝道呈耗盡性， 柵控開關表現出常通狀態，這不但與主流的通用電子線路系統設計不兼容，而且還需額外增添一個直流電源供電為常通器件供電，從而顯著增加系統的功耗和體積，因此開發出集成可承受高擊穿電壓的增強型AWaN/GaN HEMTs器件的功率集成電路，尤其是兼容主流矽基工藝的氮化鎵集成電路，在現代電力電子應用中是至關重要的。
發明內容
本發明目的是研製可集成增強型AWaN/GaN高壓器件，實現高壓增強型AWaN/ GaN器件、高壓AlGaN/GaN肖特基二極體與低壓器件(增強型低壓器件、耗盡型低壓器件) 在III-氮化物襯底上單片功率集成，滿足頻率高於MHz、高溫、高電壓的特殊應用。本發明為實現上述目的，採用如下技術方案本發明氮化鎵基GaN功率集成電路製造工藝包括如下步驟
1)準備清洗矽基於襯底的MGaN/GaN寬禁帶材料樣品；
2)形成臺面隔離結構；
3)自對準形成HEMTs器件的源漏歐姆接觸；
4)自對準形成增強型HEMTs器件的Ni/Au金屬柵；
5)自對準形成耗盡型HEMTs器件的Ni/Au金屬柵；
6)PECVD高低頻交替澱積生長SiN介質層，保護器件的有源區；
7)澱積金屬引線層，實現器件之間的電連接。優選地，步驟1)所述低阻矽襯底依次生長2. 5um GaN/20nm AlGaN寬禁帶材料，利用Resurf電荷共享，提高AlGaN/GaN HEMTs高壓器件的橫向耐壓。優先地，步驟1)所述的AlGaN層厚度為20nm，Al百分比為20%。AlGaN由下至上依次分為3層，厚度為2nm的未摻雜AlGaN勢壘層，厚度為15nm的矽摻雜濃度為3 X 1018cm_3 的AlGaN摻雜層，厚度為3nm的未摻雜AlGaN隔離層。AKiaN層的三明治結構設計能保證電子器件有較高的電子濃度和較大的輸運速度。優先地，步驟4)所述的自對準RIE等離子刻蝕CF4,採用能量為12(Tl50W，刻蝕時間為13(Tl50s，最終在Ni/Au金屬柵正下方的AKiaN層形成面密度約為IX IO19CnT2的負電荷F—離子。優選地，步驟4)所述的高壓增強型HEMTs採用叉指式版圖設計，器件漂移區為 5 15um，其中源場板Lfp的長度為3飛um為宜。優選地，步驟6)所述的SiN複合介質層厚度為0. 3^0. 35um,交替使用高低頻 13. 56MHz/384KHz頻率源生長的SiN介質層折射係數為2 2. 09，張應力為1. 65MPa以內。本發明與主流的矽基功率半導體相比，其優越性表現為如下特點
(1)本發明GaN基集成工藝步驟簡單，且具有比體矽-高壓B⑶工藝更優的功率因子， 並滿足高溫、高壓以及高可靠性等特殊應用，有望成為新能源、混合動力型汽車電源等新興產業的新技術。(2)本發明氮化鎵材料外延在低阻矽基材料襯底上，不僅利用Resurf結構實現電荷分享，減小了器件的表面電場和縮短了器件的漂移區長度，而且矽襯底熱導率(150 W/ K-m)遠優於藍寶石襯底的熱導率GO W/K·!!!)，有利於晶片的快速散熱和提高高壓器件的
可靠性。(3)本發明採用RIE自對準刻蝕技術，僅在金屬柵Ni/Au正下方的AlGaN勢壘層中形成帶負電荷F—離子分布，中和調製金屬柵溝道裡面的電子濃度，獲得閾值電壓Kth大於零的AlGaN/GaN增強型器件。(4)本發明採用源場板，能夠達到分擔金屬柵Ni/Au邊緣所承受的電壓和對高壓器件漂移區電場進行優化的雙重目的，並進一步有效地屏蔽密勒電容Cgd對器件頻率響應的影響，滿足高頻功率驅動的應用。(5)本發明高低頻PECVD澱積介質層SiN，減少介質層對器件產生的附加應力，降低MGaN/GaN HEMTs器件表面反向漏電流。(6)本發明單片氮化鎵功率電路實現了增強型MGaN/GaN HEMTs與AlGaN/GaN SBD兩種高壓器件的片內集成，滿足高頻、高溫工作的應用需求。
圖1是Si、SiC和GaN三種半導體電力電子器件在擊穿電壓、溫度特性的比較； 圖2是本發明GaN氮化鎵基功率集成電路工藝平臺；
圖3是源場板結構MGaN/GaN HEMTs器件(a)俯視圖、(b)剖面圖和(c)耗盡型/增強型兩種器件的柵下方溝道區能帶分布圖4是增強型/耗盡性型AlGaN/GaN HEMTs器件特性對比(a)轉移特性，(b)輸出特性和(c)柵正反向特性；
圖5是增強型AWaN/GaN HEMTs器件擊穿特性和(b) HEMTs器件的擊穿電壓隨ZeD和 Zfp變化關係；
圖6是有場板和無場板結構兩種器件的電場分布模擬結果； 圖7是增強型AWaN/GaN HEMTs器件擊穿電壓與比導通電阻的關係圖； 圖8是不同材料製備的電力電子器件中擊穿電壓與比導通電阻的關係； 圖9是增強型AlGaN/GaN HEMTs器件的微波特性； 圖10是柵寬為Imm的功率AlGaN/GaN器件的直流，交流和瞬態特性； 圖11是高壓MGaN/GaN SBD器件的正向特性和反向特性； 圖12是單片氮化鎵基瞬態測試電路與瞬態波形圖。
具體實施例方式下面結合附圖和實例對本發明涉及的GaN氮化鎵基工藝開發和升壓晶片設計做進一步說明。圖2闡述了作為電力電子應用的低阻矽襯底氮化鎵基工藝平臺，主要器件包括增強型/耗盡型HEMTs低壓電晶體、增強型HEMTs高壓器件、AWaN/GaN SBD高壓肖特基二極體。增強型/耗盡型HEMTs低壓器件在HVICs晶片中主要作為邏輯控制和為晶片提供自保護檢測功能。增強型HEMTs器件與AlGaN SBD高壓肖特基二極體主要實現功率變換的目的。 高低壓區域採用MESA臺面隔離技術。氮化鎵工藝製程主要包括感應耦合等離子刻蝕設備 STS-RIE刻蝕形成臺面隔離結構；自對準蒸發Ti/Al/Ni/Au多層金屬與RTA快速熱退火，形成HEMTs器件的源漏歐姆接觸和高壓肖特基二極體的負極；自對準RIE等離子刻蝕與電子束蒸發金屬Ni/Au和爐退火修復工藝，形成增強型HEMTs器件的Ni/Au金屬柵；自對準電子束蒸發金屬Ni/Au與柵圖形化剝離工藝，形成耗盡性器件的Ni/Au金屬柵與高壓肖特基二極體的正極；PECVD高低頻13. 56MHz/384KHz交替低溫生長低應力的SiN複合介質層，覆蓋器件有源區；電子束蒸發金屬Ni/Au，作為器件的金屬引線，和高壓HEMTs器件的源極金屬場板。圖3 (a) (b) (c)分別闡述了源場板結構AlGaN/GaN HEMTs器件(a)俯視圖、(b)剖面圖和(c)耗盡型/增強型兩種器件的柵下方溝道區能帶分布圖。採用軟體 ntaUrUS-ISE 針對被CF4等離子轟擊的溝道區進行模擬。模擬結果表明，當存在於AWaN層中的面密度約為IX IO19cnT2帶負電極性F-離子將柵下方的能級抬高了約為leV，使溝道處的導帶高於費米能級，器件從耗盡型變為增強型。圖4 (a) (b) (c)比較了增強型/耗盡型AlGaN/GaN HEMTs器件的轉移特性，輸出特性和柵正反向特性。位於金屬柵Ni/Au下方AKiaN勢壘層中的固定電荷F —負電極性耗盡了溝道中的電子，是器件閾值電壓從-2V左右提高到0. 5V，器件從耗盡型變成增強型的重要因素之一。此外，F—負離子抬高了金屬柵的勢壘高度，也使器件的柵極漏電流降低6個數量級。為權衡器件的閾值電壓，正向電流和反向漏電流這三個參數，等離子CF4調製技術需要精確優化刻蝕RF頻率、功率和時間等關鍵參數。圖5闡述了器件擊穿電壓以及漏電流隨Zra和Zfp的變化規律。判定器件是否擊穿以反向漏電流ImA/mm為標準。對於無場板結構的器件，當分別為5um，IOum和15um時， 擊穿電壓分別為73V，217V和390V。對於場板Zfp為3um的器件，上述三種器件的擊穿電壓分別為115V，410V和475V。當場板長度Zfp超過3um後，器件擊穿電壓由於場板與漏之間的距離被縮短開始略為下降。值得關注的是，低溫沉積厚度為300nm氮化矽SiN介質層的質量也是影響擊穿電壓的原因之一，為此我們採用PECVD高低頻13. 56MHz/384KHz交替生長總厚度約為0. 3^0. 35um的SiN絕緣層厚度，以減少器件的表面漏電流。圖6對比模擬了有場板和無場板器件電場的分布情況器件，結果表明對於無場板結構的器件，肖特基柵邊緣的電場達到GaN材料的臨界擊穿電場，約為3MV/cm ；對場板長度 Lw為3um的器件而言，儘管在場板邊緣處6um位置出現了強度為1. 5MV/cm的電場，但是柵邊緣的電場明顯被降低，電場強度約為lMV/cm，將柵邊緣的強電場有效地釋放。這能大大地提高柵正下方F —負離子的穩定性，增強了這種增強型AlGaN/GaN HEMTs器件的可靠性和延長了使用壽命。此外，漏極附近的高電場仍然值得高度關注，可以採用矽基/GaN外延層的背柵結構來消除該高電場。圖7闡述了器件的擊穿電壓與比導通電阻的關係，器件有源區面積被用於計算器件比導通電阻。結果表明場板結構在有效地提高器件擊穿電壓的同時，縮小了器件有源區面積使器件獲得較低的比導通電阻。此外，對於、D和Zfp分別為15um和3um的器件，Δ&/ Δ 『 190表明該器件有著良好的低電壓柵控制高電壓能力，能適合高壓功率電子的應用。圖8闡述了高壓功率HEMTs器件和超結結構Si-LDMOS的擊穿電壓和比導通電阻的比較。對於擊穿電壓約為500V的兩種器件，SL0P-LDM0S器件比導通電阻為96 m Ω ■ cm2, 增強型AWaN/GaN HEMTs器件的比導通電阻很低，僅為2. 9 m Ω ■ cm2，後者比前者低30 倍。由功率FOM= BV2/7 。n，sp可知，FOM越大表示器件有著更強的功率特性。與上述Si-LDMOS 器件相比，增強型AlGaN/GaN HEMTs器件的FOM最大，FOM值為77. 8，這進一步表明氮化鎵 GaN基的HEMTs器件比矽基器件在功率電子領域更為優勢，尤其在擊穿電壓大於500V甚至 KV量級的功率電子應用中。圖9闡述了增強型AWaN/GaN高壓器件的高頻參數/τ和/mx隨Kgs的變化。由
Zim^Cgl可知，器件漂移區長度LGD增加不會降低特徵頻率/τ，三種器件Vgs約大於0. 5
伏時，/τ都約為2GHz。另一方面，/MX測試結果表明當Kgs略為0. 5伏時，當器件的漂移長度從5um增加到15咖，/·將略為下降，約低於10GHz，這說明在總導通電阻中佔主要成分的漂移區電阻是限制器件功率輸出的重要原因。增強型AlGaN/GaN HEMTs器件有著良好的高頻特性意味著它用於高頻功率開關將會有一個比矽器件更低的開關損耗。圖10闡述了針對柵寬為Imm的增強性AlGaN/GaN HEMTs功率管的AC、DC和瞬態測試結果。器件AC和DC測試結果較為吻合。當Kgs等於3V時，器件的正向電流接近90mA。 器件瞬態測試結果反映出瞬態正向電流略低於來自AC和DC的測試結果，這源於在AKiaN 層中存在著密度較高的表面態和體內缺陷，它們具有受主陷阱的特性，較容易俘獲溝道中的電子。此外，AWaN/GaN器件的膝點電壓較低，其值約為2V，遠低於超結結構的LDM0S，這表明HEMTs器件有著較低的導通損耗，因此增強型AWaN/GaN HEMTs非常適合在功率電子領域的應用。圖11描述了 AlGaN/GaN SBD高壓器件的正向特性和反向特性。SBD正嚮導通電壓為0. 6V。此外，對於耐壓區長度僅為IOum的SBD器件而言，器件承受的電壓就可達到400V， 因此可實現增強型AlGaN/GaN HEMTs器件與AlGaN/GaN SBD器件的片內集成，滿足功率驅動的應用。圖12闡述了單片氮化鎵基瞬態測試電路和瞬態波形，其中常關型AKiaN/GaN HEMTs與AlGaN/GaN SBD高壓肖特基二極體單片集成，常關型AlGaN/GaN HEMTs的漏電極和 AlGaN/GaN SBD高壓肖特基二極體的正極片內電連接。為了減小(。n · AMa，版圖設計採用了叉指式設計並結合結終端耐壓技術。從波形圖可以知道，氮化鎵功率晶片的導通與關斷時間很短，約為20nm左右。其中Vsw，Vg，Isw為通道1,2,4.有助於展示變型及實現附加的背景資料可見於以下文獻。將這些文獻以引文形式併入。[1] S. G. Nassif-Khalil and C. Α. Τ. Salama, "Super-junction LDMOS on a si 1 icon-on-sapphire substrate, " IEEE Electron Device Lett, 2003 ； 50(5) :1385-1391.Μ. Rub, Μ. Bar, G. Demi, et al, "A 600 V 8. 7 Ω ■ mm2 lateral super junction transistor,，，in Proc. ISPSD, 2006:305-308.B. Zhang, W. L. Wang, W. J. Chen, et al. , "High-Voltage LDMOS With Charge-Balanced Surface Low On-Resistance Path Layer, ，， IEEE Electron Device Lett, 2009; 30(8): 849-851.黃偉，王勝，張樹丹，許居衍，「用於功率變換的高擊穿增強型AlGaN/GaNHEMTs, 」固體電子學研究與進展，2010年30(3) 463-467。
權利要求
1.一種氮化鎵基GaN功率集成電路製造工藝，其特徵在於包括如下步驟準備清洗矽襯底的AWaN/GaN寬禁帶材料樣品；採用感應耦合等離子刻蝕設備STS-RIE，各向異性刻蝕包含二維電子氣通道的厚度 20nm約為MGaN層，形成臺面隔離結構；自對準電子束蒸發Ti/Al/Ni/Au多層金屬，源漏圖形化剝離和RTA快速熱退火，形成 HEMTs器件的源漏歐姆接觸和高壓肖特基二極體的負極；自對準RIE等離子刻蝕與電子束蒸發金屬Ni/Au和爐退火修復工藝，形成增強型HEMTs 器件的Ni/Au金屬柵；自對準電子束蒸發金屬Ni/Au，柵圖形化剝離，形成耗盡性器件的Ni/Au金屬柵與高壓肖特基二極體的正極；PECVD高低頻13. 56MHz/384KHz交替低溫生長低應力的SiN複合介質層，覆蓋器件有源區；電子束蒸發金屬Ni/Au，作為器件的金屬引線，和高壓HEMTs器件的源極金屬場板。
2.根據權利要求1所述的氮化鎵基GaN功率集成電路製造工藝，其特徵在於步驟1)所述的低阻率大於IOkQ · cm的P型矽襯底片上外延生長厚度為2. 5um GaN/20nm AlGaN的寬禁帶材料樣品，利用Resurf電荷分享，提高AlGaN/GaN HEMTs高壓器件的橫向耐壓。
3.根據權利要求1所述的氮化鎵基GaN功率集成電路製造工藝，其特徵在於步驟1) 厚度為20nm且Al百分比為20%的AKiaN由下至上依次分為3層，厚度為2nm的未摻雜 AlGaN勢壘層，厚度為15nm的矽摻雜濃度為3 X IO18CnT3的AlGaN摻雜層，厚度為3nm的未摻雜AKiaN隔離層；AKiaN層的三明治結構設計能保證電子器件異質結中有較高的電子濃度和較大的輸運速度。
4.根據權利要求1所述的氮化鎵基GaN功率集成電路製造工藝，其特徵在於步驟4) 自對準RIE等離子刻蝕，採用能量為12(Tl50W，刻蝕時間為13(Tl50s ；爐退火修復，採用 400 425°C，修復時間為9 lOmin。
5.根據權利要求1所述的氮化鎵基GaN功率集成電路製造工藝，其特徵在於高壓HEMTs器件的版圖結構為叉指式，源柵間距Lgs，柵長Lg，柵寬Wg，柵漏間距Lgd分別為 0. 8um lum，0. 8 lum，1 L 2mm，5 15um。
6.根據權利要求5所述的氮化鎵基GaN功率集成電路製造工藝，其特徵在於高壓 HEMTs器件的源場板長度Zfp，為3 6um。
7.根據權利要求6所述的氮化鎵基GaN功率集成電路製造工藝，其特徵在於步驟6)採用PECVD澱積溫度控制在275土 10°C以內，高低頻率13. 56MHz/384KHz交替生長總厚度約為 0. 3^0. 35um的SiN絕緣層厚度，減少器件的表面漏電流。
8.根據權利要求1所述的氮化鎵基GaN功率集成電路製造工藝，其特徵在於步驟7)金屬引線Ni/Au能夠實現叉指結構的增強型HEMTs器件與MGaN/GaN SBD肖特基高壓二極體單片功率集成電路。
全文摘要
本發明公布了一種氮化鎵基GaN功率集成電路製造工藝。本發明採用感應耦合等離子刻蝕技術ICP各向異性刻蝕，切斷高壓區域與低壓區域的電流通道，實現上述區域的電隔離。利用自對準等離子刻蝕技術RIE，在金屬柵Ni/Au正下面的AlGaN勢壘區域形成帶負電荷的F-離子層，耗盡異質結中高密度的二維電子氣，將耗盡型的溝道轉變成增強型，AlGaN/GaNHEMTs器件特性成為常關型。藉助外延層GaN/矽襯底的Resurf耐壓結構和表面源場板，優化高壓器件漂移區的電場分布與設計器件的偏移區，屏蔽密勒電容Cgd對器件頻率響應的影響，獲得可作為高速開關應用的常關型氮化鎵基AlGaN/GaNHEMTs高壓器件。
文檔編號H01L21/822GK102543871SQ20121000381
公開日2012年7月4日 申請日期2012年1月9日 優先權日2012年1月9日
發明者於宗光, 劉召軍, 李海鷗, 陳萬軍, 黃偉 申請人:無錫晶凱科技有限公司