形成互連結構的方法
2023-07-27 22:35:51
形成互連結構的方法
【專利摘要】一種在半導體器件中形成互連結構的方法，其中，在電介質層上沉積另一電介質層(66)之前，用諸如孔生材料之類的填充材料(64)填充在所述電介質層中限定的通孔(62)。在另一電介質層中形成溝槽(72)，其後去除在通孔中暴露出的填充材料。該方法提供了魯棒的工藝，該工藝提供了改善的通孔和溝槽形狀控制。
【專利說明】形成互連結構的方法
【技術領域】
[0001]本發明涉及一種形成用於半導體器件的互連結構的方法，尤其涉及以多層面互連構造形成這種結構的方法。
【背景技術】
[0002]集成電路半導體器件的特徵尺寸穩定地減小，因此在作為一個整體的器件的性能中，器件的不同部分之間的互連部分的性能變成了一個越發重要的因素。而且，提高器件的複雜度並減小其尺寸提高了對多層互連部分的需要。
[0003]可使用所謂的「鑲嵌」工藝(damascene process)來製造這種互連部分,在該工藝中，形成電介質層，其後蝕刻掉電介質層，留下對所期望的互連部分的路徑進行限定的溝槽的圖案。其後，沉積互連金屬以填充溝槽。這留下了由過多的金屬所形成的不平坦表面。其後使用化學機械拋光(CMP)步驟來使該結構平坦化，從該表面去除過多的金屬以提供平坦的表面以適於進一步處理。
[0004]通常，從交替的溝槽層和通孔層(via layer)建立多層結構。溝槽層包括水平互連部分，通孔層為下面的半導體器件提供了不同層面的多個互連層之間的垂直連接。
[0005]所述互連結構的重要的性能特性是對傳輸延遲的最小化。這種延遲通常由互連部分的電阻和電容所確定。因此，由於銅具有相對低的電阻所以越來越優選地使用銅。銅可以與具有低介電常數的絕緣材料(已知作為低k材料)相結合，以為互連部分提供優良的性能。
【發明內容】
[0006]本發明提供了形成用於半導體器件的互連結構的方法，該方法包括:
[0007](a)沉積第一電介質層；
[0008](b)使得第一電介質層形成圖案以在第一電介質層中形成通孔；
[0009](c)用填充材料填充所述通孔，所述填充材料可相對於第一電介質層的材料選擇性地被蝕刻；
[0010](d)在第一電介質層上沉積第二電介質層，所述第一電介質層可相對於所述填充材料選擇性地被蝕刻；
[0011](e)使得第二電介質層形成圖案以在第二電介質層中形成限定了由所述互連結構提供的互連部分的溝槽；
[0012](f)從所述通孔中去除由所述溝槽暴露出的填充材料；以及
[0013](g)沉積導電材料以填充所述溝槽和通孔。
[0014]該方法提供了相對魯棒的工藝，實現了改善的通孔和溝槽形狀控制。
[0015]之前的工藝被發現傾向於在通孔/溝槽界面處將角磨圓，還傾向於改變溝槽深度。本工藝改善了形狀，使得這些形狀更加接近於與器件設計者所期望的較尖銳的形狀相對應。對互連部分和相關電介質層的橫向尺寸和垂直尺寸更好的控制改善了相關器件的定時和功率性能。
[0016]優選的是，用於填充通孔的填充材料是有機材料，所述有機材料的分解溫度高於執行第二電介質層的沉積的溫度。
[0017]沉積第二電介質層的工藝通常在高達大約350°C的溫度進行。因此，優選的是，填充材料具有高於350°C的分解溫度。
[0018]在形成圖案的步驟(e)中，可採用由有機材料形成的光致抗蝕劑層，其後可在與步驟(f)中去除填充材料相同的處理中蝕刻掉所述有機材料。
[0019]在執行填充材料去除步驟(f)的過程中，可蝕刻掉填充材料，或者可選地，可通過分解去除填充材料。
[0020]用作填充材料的優選材料是可熱降解聚合物(TDP)材料，這類材料通常被稱作孔生材料(porogen material)。
[0021]對孔生材料的適當選擇包括(甲基)丙烯酸族的聚合物，(甲基)丙烯酸族包括可被氟化的抗蝕劑。可從銷售商獲得幾種適合的材料，包括Shipley XP0733 (?)、JRSMicroTDP-C1002 (?)、和 DowChemical 的 Houdini (?)。
[0022]可用於填充通孔的有機材料的其他例子包括SiLK(來自DowChemical的paralene材料)或有機BCB型材料。
[0023]適合的有機填充材料可具有足夠低的粘性以填充通孔，並形成基本上平整的上表面而不需要進一步進行平坦化處理。在所選擇的特定聚合物的特性不能保證平整的情況下，可採用化學機械拋光步驟以使通孔層的上表面平坦化。
[0024]優選的是，第一電介質層和第二電介質層由低k電介質材料形成。這種材料被認為具有大約為3或更低的介電常數。多孔材料尤其優選的是諸如作為Black Diamond(?)或Auroral出售的材料。材料的其它例子是BD2x(?)和Coral (?)。
[0025]當在現有的互連結構上沉積第一電介質層時，在下方結構的導電互連材料的之上優選地以自對準方式提供擴散阻擋層。在2006年6月19日提交的共同未決的未公開歐洲專利申請06115669.1 (NXP文獻號PH005919)中描述了形成所述阻擋層的優選方法。該申請的內容作為參考材料結合於此。
【專利附圖】
【附圖說明】
[0026]現在將以示例的方式參照附圖描述已知工藝和本發明的實施例，其中:
[0027]圖1至圖12示出了在根據已知工藝形成互連結構的過程中的連續階段的截面側視圖；以及
[0028]圖13至圖26示出了根據本發明的實施例製造互連結構的過程中的連續階段的截面側視圖。
【具體實施方式】
[0029]應該注意，這些附圖是示意性地而非按比例繪製。為了在圖中清楚和方便起見，這些附圖的各部分的相對尺寸和比例被以放大地或縮小地示出。在改進的和不同的實施例中，相同的標號通常被用於指代對應的或類似的部件。
[0030]現在將參照圖1至圖12來描述已知的互連結構製造工藝。圖1示出限定了溝槽4的低k電介質材料層2的一部分。在溝槽中提供有由銅形成的互連部分6，該溝槽在其每一側和底部上具有阻擋層，通常由TaN/Ta或TiN形成。如圖2和圖3所示，SiC(N)或SiN阻擋層8沉積在顯然較厚的SiOC層10之前的初始層上，在適當的時候將在所述層10中形成溝槽和通孔。其後，層10由硬掩模覆蓋，硬掩模由用TEOS和TiN形成的連續沉積層12和14形成。
[0031]接下來，沉積光致抗蝕劑材料層16，然後使其形成圖案，以形成如圖4所示的窗口18。其後，執行幹法蝕刻以蝕刻暴露在窗口 18的位置處的TiN層，從而形成如圖5所示的結構。
[0032]其後，沉積BARC材料層20，其後沉積以光刻方式形成圖案的另一光致抗蝕劑層22(見圖6)。
[0033]通過在光致抗蝕劑層22中限定的窗口執行蝕刻處理，依次去除BARC層、TEOS層、和SiOC層的暴露材料，如圖7所示。這樣形成了通孔24。
[0034]隨後如圖8所示去除光致抗蝕劑層22和BARC層20。
[0035]現在沉積另外的光致抗蝕劑材料26，使其填充通孔，而且在該結構的上表面上延伸。光致抗蝕劑材料被大量剝去，但是保留通孔底部的部分28 (見圖10)。其後，在由TiN層14所限定的窗口處蝕刻掉TEOS層和下面的SiOC材料，以形成溝槽30。在該處理期間，光致抗蝕劑部分28被用來保持通孔24的形狀，其後其可被剝去。阻擋層8的下方區域也被蝕刻掉，如圖11所示。
[0036]在通過沉積金屬互連材料34 (典型的為銅)以填充這些部分之前，在溝槽30和通孔24的壁上形成TaN/Ta襯裡層32，如圖12所示。
[0037]在2004 年 12 月在 IDEM Tech.Dig.中第 317-320 頁所發表的題為「Demonstrationof an extendable and industrial300mm BEOL integration for the 65-nm technologynode」的論文中公開了類似的工藝，其內容作為參考材料結合於此。
[0038]現在將參照圖13至圖26描述實現本發明的工藝。
[0039]除了通過在圖13所示的現有的互連結構中的示例所表示存在三個銅互連部分50之外，開始點類似於圖1所示的開始點。其後，在該結構上形成阻擋層。如圖14所示，優選地以自對準方式限定阻擋層的形成，並且分離的阻擋層區域52在各個銅互連部分50的上表面上延伸。可選地，可形成連續的阻擋層54(例如，由SiCN形成)，如圖15所示。
[0040]其後，沉積低k電介質層56。在該層中限定通孔，並且該層典型地可為大約IOOnm至300nm厚。
[0041]其後如圖17所示，沉積光致抗蝕劑層58，並且以光刻方式形成圖案，以形成窗口60。在窗口 60處對電介質層56進行各向異性蝕刻以形成通孔62 (見圖18)。
[0042]可在該階段以任意方式蝕刻掉暴露於通孔底部的擴散阻擋層52的區域，如圖19所示。可選地，可在下述處理中稍後執行該步驟。
[0043]其後，沉積填充材料64以填充通孔62。該填充材料(優選地為孔生材料)還可在該結構的上表面上延伸，如圖20所示。在此情況下，執行平坦化處理(諸如回蝕或化學機械拋光)以去除上方材料，並且暴露下方的電介質材料，如圖21所示。如果填充材料的粘性使得通孔可被完全填充而在該結構之上沒有過量材料，則可不需要這樣的平坦化處理。接下來，沉積另一電介質材料層66，如圖22所示。在該層中限定互連溝槽，該層可為大約IOOnm 至 300nm 厚。
[0044]現在沉積另一光致抗蝕劑層68，並且以光刻方式形成圖案，如圖23所示。執行各向異性蝕刻，以去除光致抗蝕劑掩模68的窗口 70處暴露出的電介質層66中的材料。這樣形成了溝槽72。
[0045]進行進一步的蝕刻以從通孔62去除填充材料64，如圖24所示。
[0046]當還未以參照圖19所述的方式形成阻擋層52中的開口時，現在可以執行適當的蝕刻處理，如圖25所示。
[0047]最終，在通孔62和溝槽72的壁上形成襯裡層74 (典型地為TaN/Ta)，用互連金屬76填充這些圖案的剩餘體積，以完成互連結構，如圖26所示。
[0048]可選地，在包含互連金屬之前，可採用穿通處理來從通孔底部去除襯裡層74。在此情況下，在完成的器件中在通孔和下方的連接部分之間形成Cu-Cu觸點，這極大降低了通孔阻抗。
[0049]參照圖13至圖26所述的實施例展示了相對於圖1至圖12所示的已知工藝的很多優點。
[0050]在實施例中可見，僅對電介質層而非如已知工藝所示的三個多層進行蝕刻穿透來形成通孔。這有助於保證在繼續限定溝槽層面之前使全部通孔打開。
[0051]不再需要TiN硬掩模。這去除了對專用的TiN幹法蝕刻工具的需要，導致產量增大。而且，TiN的存在使得在電極上建立包含TiN的聚合物，這需要多個清理周期，進而減
小了產量。
[0052]TiN聚合物還可能繼續留在晶圓上，並且減小了通孔臨界尺寸(「⑶」)，因此增大了通孔阻抗。在極端情況下，其甚至可在通孔的底部形成蝕刻停止部分。
[0053]在可選處理中，可從在與填充材料64相同的步驟中沉積的孔生材料替代地形成電介質層66。其後，在與在層66中形成溝槽相同的蝕刻處理期間蝕刻掉通孔填充材料。然而，當對蝕刻時間進行控制不太重要時，圖中描述的方式是優選的。這是因為全部暴露出的孔生材料被蝕刻掉。在替代方式中，時間過長的蝕刻可導致在溝槽限定層中對孔生材料的過蝕刻，這削弱了對溝槽的限定。
[0054]可進一步通過在互連部分周圍包括氣隙來改善器件性能。由於空氣具有I的介電常數k，相對於單獨由低k電介質圍繞的互連部分，這可提供改善了的性能。在EP1577940中描述了製造具有氣隙的多層面互連的方法，其內容以引用的方式結合於此。
[0055]通過閱讀本公開，其它變型和改進對於本領域技術人員來說是明顯的。這些變型和改進可包括本領域已知的、且替代已在此描述的特徵或除在此描述的特徵以外使用的等效方式和其它特徵。
[0056]儘管在本申請中權利要求被闡明為特徵的特定組合，但是應該理解，本發明所公開的範圍還包括任何新特徵或在此清楚地或暗示地所公開的特徵的任意新組合或這些特徵的任何概括，無論其是否涉及與任何權利要求中當前要求保護的內容相同的發明，並且無論其是否緩解了本發明所要解決的技術問題相同的任一或全部技術問題。
[0057]在單一實施例的組合中還可以提供分開的實施例的內容中所描述的特徵。反之，在單一實施例的內容中為了簡短起見而描述的各個特徵還可被分別提供或以任何適當的子組合提供。 申請人:在此指出，在對本申請或從本申請衍生出的其它申請進行審查期間，新的權利要求可被闡述為這些特徵和/或這些特徵的組合。
【權利要求】
1.一種形成用於半導體器件的互連結構的方法，該方法包括:(a)沉積第一電介質層(56)；(b)使得第一電介質層形成圖案以在第一電介質層中形成通孔(62)；(C)用填充材料(64)填充所述通孔，所述填充材料可相對於第一電介質層的材料選擇性地被蝕刻；(d)在第一電介質層上沉積第二電介質層(66),所述第一電介質層可相對於所述填充材料選擇性地被蝕刻；(e)使得第二電介質層形成圖案以在第二電介質層中形成限定了由所述互連結構提供的互連部分的溝槽(72)；(f)從所述通孔中去除由所述溝槽暴露出的填充材料；以及(g)沉積導電材料(76)以填充所述溝槽(72)和所述通孔(62)。
2.如權利要求1所述的方法，其中，所述填充材料(64)是有機材料，所述有機材料的分解溫度高於執行沉積步驟(d)的溫度。
3.如權利要求2所述的方法，其中，形成圖案的步驟(e)包括沉積由有機材料形成的光致抗蝕劑層(68)並使其形成圖案，並且在與蝕刻步驟(f)中去除填充材料(64)相同的蝕刻處理中蝕刻掉形成圖案的光致抗蝕劑層。
4.如權利要求1或2所述的方法，其中，通過對填充材料(64)進行分解來在步驟(f)中去除填充材料(64)。
5.如權利要求2至4任一項所述的方法，其中，填充材料(64)是孔生材料。
6.如前述任一權利要求所述的方法，其中，在步驟(c)中用填充材料(64)填充通孔(62)以限定大致平整的上表面，而無需進一步的平坦化處理。
7.如前述任一權利要求所述的方法，其中，第一電介質層(56)和第二電介質層(66)由具有低於3的介電常數的低k電介質材料形成。
8.如前述任一權利要求所述的方法，其中，在步驟(a)中，在現有的互連結構(50)上沉積第一電介質層(56)，並且在現有的互連結構的導電材料上提供自對準擴散阻擋層(52)。
9.如前述任一權利要求所述的方法，其中，在步驟(a)中，在現有的互連結構(50)上沉積第一電介質層(56),並且在現有的互連結構的導電材料上提供擴散阻擋層(52, 54),該方法在通孔形成步驟(b)之後和填充步驟(c)之前包括步驟:蝕刻掉由通孔(62)暴露出的擴散阻擋層的區域。
10.如權利要求1至8任一項所述的方法，其中，在步驟(a)中，在現有的互連結構(50)上沉積第一電介質層(56)，並且在現有的互連結構的導電材料上提供擴散阻擋層(52，54)，該方法在填充材料蝕刻步驟(f)之後包括步驟:蝕刻掉由通孔(62)暴露出的擴散阻擋層的區域。
【文檔編號】H01L21/768GK103560107SQ201310412208
【公開日】2014年2月5日 申請日期:2007年10月5日 優先權日:2006年10月9日
【發明者】羅埃爾·達門 申請人:英聞薩斯有限公司