三維固體發光器件及其製造方法
2023-07-27 19:36:11
專利名稱：三維固體發光器件及其製造方法
三維固體發光器件及其製造方法技術領域本專利申請涉及一種固態照明器件。
背景技術：
與如白熾照明或螢光照明等其它形式的照明相比，如發光二極體(LED)和固體雷射器等固態光源能夠提供顯著的優勢。 例如，當將LED或固體雷射器布置成紅色、綠色和藍色元件的 陣列時，它們可以用作白光光源或用作多色顯示。在這樣的配 置中，固態光源通常比傳統的白熾光或螢光更高效，並且產生 更少的熱量。儘管固態照明提供了一定優勢，但是用於固態照 明的傳統半導體結構和器件相對昂貴。與傳統固態照明器件有 關的成本之一 涉及傳統固態照明器件相對低的製造吞吐量。參照圖l,傳統的LED結構100包括襯底105,例如，該襯底 105可以由藍寶石、^碳化石圭或尖晶石形成。在襯底105上形成《爰 沖層IIO。緩衝層110也被稱為成核層，主要用作浸潤層，從而 促進藍寶石襯底的平滑、均勻的覆蓋。緩衝層110—般由GaN、 InGaN、 AlN或AlGaN形成，並且厚度約為IOO到500A(埃)。通 常使用金屬有機化學氣相沉積(MOCVD),來將緩衝層110沉積 為薄的非晶層。然後，在緩衝層110上形成p型摻雜的III-V族氮化物層120。 p型摻雜的III-V族氮化物層120 —般為GaN。在p型摻雜的III-V 族氮化物層120上形成InGaN量子阱層130。然後，在InGaN量子 阱層130上形成有源III-V族氮化物層140。在III-V族層140上形 成n型摻雜的III-V族氮化物層150 。 p型摻雜的III-V族氮化物層 120也可以是n型摻雜的。在n型摻雜的III-V族氮化物層150上形9成p型電才及160。在第一III-V族氮化物層120上形成n型電才及170。 上述傳統LED結構IOO的一個缺點是與小的襯底尺寸相關 的低的製造吞吐量。例如，提供的藍寶石或碳化矽襯底的直徑 一般為2到4英寸。上述傳統LED結構100的另 一個缺點是一般不 以單晶形態提供如藍寶石或碳化矽等合適的襯底。即使在緩沖 層110的協助下，p型摻雜的III-V族氮化物層120也可能由於晶 格失配而發生斷裂。p型摻雜的III-V族氮化物層120可能由於p 型摻雜的III-V族氮化物層和襯底之間不同的熱膨脹而發生斷 裂或分層。結果，損害了LED結構100的發光性能。因此，需要一種使用更簡單的工藝並且以降低的成本提供 固態照明的半導體結構和/或器件。發明內容在一個方面，本發明涉及一種半導體器件，包括襯底， 其包括具有第一取向的第一表面和具有與所述第一取向不同的 第二取向的第二表面；所述第一表面和所述第二表面上的一個或多個緩衝層；以及所述一個或多個緩衝層上的多個III-V族氮化物層，其中，所述多個ni-v族氮化物層被配置為在所述多個III-V族氮化物層中的 一 個或多個III-v族氮化物層中通過電流時發光。在一個方面，本發明涉及一種半導體發光器件，包括襯 底，其具有第一取向的第一表面和與所述第一取向不同的第二 取向的第二表面；以及所述第一表面和所述第二表面至少之一 上的一層或多層發光二極體。在一個方面，本發明涉及一種半導體發光器件，包括襯 底，其具有第一取向的第一表面和與所述第一取向不同的第二 取向的第二表面；以及所述第一表面和所述第二表面至少之一上的多個III-V族氮化物層，其中，所述多個III-V族氮化物層在通過電流時發光。在一個方面，本發明涉及一種半導體發光器件，包括村 底，其具有第一取向的第一表面和與所述第一取向不同的第二 取向的第二表面；所述第一表面和所述第二表面至少之一上的一個或多個緩衝層；以及所述一個或多個緩衝層上的多個ni-v 族氮化物層，其中，所述多個ni-v族氮化物層在通過電流時發光。在一個方面，本發明涉及一種半導體發光器件，包括襯底，其具有第一取向的第一表面和與所述第一取向不同的第二取向的第二表面；所述第一表面和所述第二表面至少之一上的 一個或多個光學反射層；以及所述一個或多個光學反射層上的多個ni-v族氮化物層，其中，所述多個in-v族氮化物層在通過 電流時發光。在一個方面，本發明涉及一種半導體發光器件，包括襯 底，其具有第一取向的第一表面和與所述第一取向不同的第二 取向的第二表面；所述第一表面和所述第二表面至少之一上的 一個或多個光學反射層；所述一個或多個光學反射層上的一個 或多個緩衝層；以及所述一個或多個緩衝層上的多個III-V族氮化物層，其中，所述多個ni-v族氮化物層在通過電流時發光。在一個方面，本發明涉及一種半導體器件，包括矽村底， 其具有沿(100)方向的上表面；所述矽襯底中的溝槽，其中，所 述溝槽一部分由沿(lll)方向的溝槽表面限定；所述上表面和所 述溝槽表面至少之一上的緩衝層；所述緩沖層上的下III-V族氮 化物層；所述下III-V族氮化物層上的量子阱層，其中，所述量 子阱層被配置為在所述量子阱層中通過電流時發光；以及所述 量子阱層上的上III-V族氮化物層。在另 一 方面，本發明涉及一種用於製造半導體器件的方法，包括在具有第一表面的襯底中形成溝槽，其中，所形成的所 述溝槽具有取向與所述第一表面的取向不同的第二表面；在所 述第一表面和所述第二表面至少之一上形成一個或多個緩沖 層；在所述一個或多個緩衝層上形成下III-V族氮化物層；在所 述下III-V族氮化物層上形成量子阱層，其中，所述量子阱層被 配置為在所述量子阱層中通過電流時發光；以及在所述量子阱 層上形成上III-V族氮化物層。在另 一方面，本發明涉及一種用於製造半導體器件的方法， 包括在具有第一表面的襯底中形成溝槽，其中，所形成的所 述溝槽具有取向與所述第一表面的取向不同的第二表面；在所 述第一表面和所述第二表面至少之一上形成一個或多個光學反 射層；在所述一個或多個光學反射層上形成一個或多個緩衝層； 在所述一個或多個緩衝層上形成下III-V族氮化物層；在所述下 III-V族氮化物層上形成量子阱層，其中，所述量子阱層被配置為在所述量子阱層中通過電流時發光；以及在所述量子阱層上 形成上III-v族氮化物層。系統的實現可以包括如下中的一個或多個。襯底可以包括矽、玻璃、氧化矽、藍寶石或不鏽鋼。半導體器件可以是發光二極體(LED)或固體雷射器。村底可以包括V型或U型溝槽。襯 底可以包括矽，並且其中第一取向沿(100)晶面方向，並且第二 取向沿(lll)晶面方向。半導體器件還可以包括在第一表面、或 第二表面、或第一表面和第二表面兩者上並且在多個III-V族氮 化物層下的一個或多個緩衝層，其中所述一個或多個緩衝層用 於減少襯底和多個III-V族氮化物層中的至少一個III-V族氮化 物層之間的晶格失配。所述一個或多個緩衝層包括從由GaN、 ZnO、 A1N、 HfN、 AlAs、 SiCN、 TaN和SiC構成的組中選擇的中的至少一個緩沖層的厚度為1到1000埃。所述多個III-V族氮化物層包括緩衝層上的下III-V族氮化物層；所述下ni-v族氮化物層上的量子阱層，其中，所 述量子阱層被配置為在所述量子阱層中通過電流時發光；以及所述量子阱層上的上III-V族氮化物層。所述下III-v族氮化物層 由n型摻雜的GaN形成，並且所述上III-V族氮化物層由p型摻雜 的GaN形成。所述下III-V族氮化物層由p型摻雜的GaN形成，並 且所述上III-V族氮化物層由n型摻雜的GaN形成。所述量子阱層 包括由從由InN和InGaN構成的組中選擇的材料形成的層。所述 量子阱層包括由從由GaN和AlGaN構成的組中選才奪的材料形成 的層。半導體器件還包括所述下III-V族氮化物層上的下電極； 以及所述上III-V族氮化物層上的上電極。所述上電極包括透明 導電材料。所述上電極包括銦錫氧化物(ITO)、 Au、 Ni、 Al或 Ti。與所公開的LED結構和製造工藝相關的優點能夠克服III-V 族層與襯底之間的晶格失配，並且能夠防止傳統LED結構中相 關的層斷裂。所公開的LED結構和製造工藝還能夠防止由p型摻 雜的III-V族氮化物層與襯底之間不同的熱膨脹引起的p型摻雜 或n型摻雜的III-V族氮化物層中的斷裂或分層。與所公開的LED 結構相關的優點是通過增加LED結構的密度並且通過來自溝槽 中的傾斜或垂直表面的額外發光，該LED結構可以顯著增大發 光效率。與所公開的LED結構和製造工藝相關的另 一 個優點是可以 使用如ALD和MOCVD系統等現有商用半導體處理設備來製造 所公開的LED結構。因此，與需要專用製造設備的一些傳統LED 結構相比，所公開的LED製造工藝可以在成本和時間方面更為 高效。所公開的L E D製造工藝還更適合於大批量的半導體照明器件製造。矽晶片或玻璃村底可以用於生產固態LED。由於與 在傳統LED結構中使用的襯底相比，可以提供尺寸大得多的矽 晶片(例如，6到12英寸矽晶片)，因此能夠大幅提高製造吞吐量。 此外，矽基村底還可以允許在襯底中製造驅動和控制電路。因 此與傳統的LED器件相比，可以使LED器件更加集成化和小型 化。所公開的LED結構和製造工藝的又一 個優點是可以在LED 結構的上111 - V族氮化物層上形成透明導電層，以改善上電極和 上III-V族層之間的電接觸，並且同時最大化來自LED結構的上 表面的發光強度。實施例可以包4舌如下優點中的一個或多個優點。與傳統的 照明器件相比，所公開的照明器件和相關製造工藝可以以更高 的製造吞吐量並由此以更低的製造成本來提供照明器件。所公 開的照明器件和相關製造工藝還可以提供能夠包括集成在單個 半導體襯底上的發光單元、驅動器、電源和光調製單元的更集 成化的照明器件。
包括在說明書中並構成說明書的一部分的附圖示出本發明 的實施例，並且和說明書一起用來解釋本發明的原理。 圖1是傳統的基於半導體的LED結構的橫截面圖。 圖2是根據本申請的矽基LED結構的橫截面圖。 圖3是根據本申請的另 一 個矽基L E D結構的橫截面圖。 圖4A是根據本申請的在V型溝槽上構建的矽基LED結構的 橫截面圖。圖4B是圖4A的矽基LED結構的立體圖。圖5A至51是在形成圖4A的矽基LED結構的不同步驟時的14橫截面圖。圖6是根據本申請的在U型溝槽上構建的另 一個矽基LED 結構的橫截面圖。圖7是用於製造圖2至6中的矽基照明器件的流程圖。圖8是用於製造圖2至6中的矽基照明器件的另 一 個流程圖。圖9是根據本申請的另 一個矽基LED結構的橫截面圖。
具體實施方式
參照圖2， LED結構200包括襯底205,該襯底205可以具有 沿(111)或(100)晶向的上表面。襯底205可以由石圭、氧化石圭或玻 璃形成。對於矽襯底，襯底205可以包括(100)或(111)上表面。 襯底205還可以包括含有用於驅動和控制LED結構200的電路的 互補金屬氧化物半導體(CMOS)材料。在襯底205上形成緩衝層 (過渡層)210。優選地，緩衝層210可以包括一個或多個光學反 射層。該光學反射層可以是由A1、 Ag、 Au或其氧化物形成的薄 膜，或者可以是其他多層金屬反射膜。作為另一個例子，可以 在襯底205上只形成一個或多個光學反射層，而不形成緩衝層 210。此外，可選地，還可以在襯底205上形成一個或多個光學 反射層之後，在該一個或多個光學反射層上形成緩衝層210。如 果不存在該光學反射層，則該LED結構所發出的光將以360度向 外發射，這將導致一部分光進入襯底，導致襯底發熱，並且發 光效率下降。然而，如果存在光學反射層，則可以通過利用該 光學反射層反射原本要進入襯底的部分光，使其從LED結構的 表面射出，從而提高發光效率，並降低器件溫度。緩衝層210 可以由GaN、 ZnO、 A1N、 HfN、 AlAs、 TaN或SiC形成。如以下 結合圖6詳細說明，在溫度維持在450。C到750。C,如維持在約 600。C等的真空室中，使用原子層沉積(ALD)在襯底205上沉積緩衝層210。還可以使用等離子增強化學氣相沉積(PECVD)、化 學氣相沉積(CVD)或分子束外延(MBE)來沉積緩沖層210，並且 可以使用與緩衝層210相同的工藝來形成光學反射層以及後述 的III-V族氮化物層和電極。緩衝層210可以具有約1到1000A的 厚度，如10到100A等。緩衝層210可以浸潤並且在襯底205上形 成均勻層。緩衝層210還可以具有晶格與襯底205和下III-V族氮 化物層220外延匹配的晶體結構。然後，在緩衝層210上形成下III-V族氮化物層220。下III-V 族氮化物層220 —般由n型摻雜的GaN形成。例如，可以利用Si、 Ge等來進行n型摻雜。在III-V族氮化物層220上形成量子阱層 (量子激發層)230。在本說明書中，術語"量子阱"是指將如電子 和空穴等電荷載流子或帶電粒子限制在二維平面區域內的勢 阱。在半導體發光器件中，當電子和空穴在量子阱中複合並產 生光子時，量子阱可以俘獲所激發的電子和空穴，並限定發光 波長。在本說明書中，量子阱層可以包括均勻層或多個量子阱。 例如，量子阱層(例如，230、 430和630)可以包括由InN、 GaN 或InGaN製成的大致均勻層。量子阱層還可以包括限定一個或 多個量子阱的多層結構。例如，量子阱可以通過InGaN層夾在 兩個GaN層之間形成。量子阱還可以通過InGaN層夾在GaN或 AlGaN層之間形成。量子阱層(例如，230、 430和630)可以包括 一個或一堆這樣的層狀結構，每個層狀結構均限定了如上所述的量子阱。InN的帶隙約為1.9eV,這低於GaN的約為3.4eV的帶隙。InN 或InGaN層的較低帶隙可以限定用於俘獲如電子和空穴等電荷 載流子的勢阱。所俘獲的電子和空穴可以複合以產生光子(發 光)。因此，InN或InGaN層的帶隙可以確定發光顏色。換而言的組分，可以調節發光顏色。例 如，量子阱可以從量子阱中的InN層中產生紅色發光，從 In(0.5)Ga(0.5)N層中產生綠色發光，並且從In(0.3)Ga(0.7)N層中 產生藍色發光。然後，在量子阱層230上形成上III-V族氮化物層240。上 III-V族氮化物層240可以由如Al。jGao.9N等p型摻雜的GaN形 成。例如，可以利用Mg、 Zn等來進行p型摻雜。量子阱層230 可以包括下III-V族氮化物層220和上III-V族氮化物層240之間 的一個或多個量子阱。可以可選地在上III-V族氮化物層240上 形成導電層250。導電層250可以由銦錫氧化物(ITO)或薄層p型 歐姆金屬(ohmic metal)製成。在導電層250上形成上電極260。 上電極260還可稱為p型電極。在下III-V族氮化物層220上形成 下電極270。下電極270還可稱為n型電極。在導電層250中使用 透明ITO材料可以在將從量子阱層230發射的、來自導電層250 的上表面的透射光最大化的同時，顯著地增大電極260和上 ni-V族氮化物層240之間的電導率。在一些實施例中，參照圖3， LED結構300包括襯底205,該 襯底205可以具有沿(111)或(100)晶向的上表面。在村底205上形 成第一緩衝層213。在第一緩衝層213上形成第二緩衝層215。然 後，在第二緩衝層215上形成下III-V族氮化物層220。然後，與 關於LED結構200所述的類似地，可以依次形成量子阱層230、 上III-V族氮化物層240、導電層250、上電極260和下電極270。在一些實施例中，參照圖4A和4B,可以在襯底405中的一 個或多個V型溝槽410上形成LED結構400。襯底405可以具有沿 (100)晶面方向的上表面405A,該襯底405是商用最常見的矽襯 底。襯底405可以由石圭、氧化矽或玻璃形成。對於石圭襯底，村底 405可以包括(100)或(111)上表面。V型溝槽410的表面410A、410B可以沿(lll)晶面方向。襯底405還可以包括含有用於驅動 和控制LED結構400的電路的互補金屬氧化物半導體(CMOS)材料。在襯底405的表面405A和V型溝槽410中的傾斜表面410A、 410B上形成緩衝層415。如以下結合圖7詳細說明，緩沖層415 可以由如TaN、 TiN、 GaN、 ZnO、 A1N、 HfN、 AlAs或SiC等一 種或更多種材料形成。緩衝層415可以具有l到IOOOA的厚度， 如10到IOOA等。在緩衝層415上形成下III-V族氮化物層420 。下III-V族氮化 物層420可以由摻雜矽的n型GaN形成。下III-V族氮化物層420 可以具有如IO微米等1到50微米的厚度。在下III-V族氮化物層 420上形成量子阱層430。量子阱層430可以由具有如50A等5到 200A的厚度的InN或InGaN製成。在量子阱層430上形成上III-V 族氮化物層440。上III-V族氮化物層可以是具有如l微米等O.l 到10微米的厚度的摻雜鋁的p型GaN層440。量子阱層430可以在 下III-V族氮化物層420和上III-V族氮化物層440之間形成量子 阱。在上III-V族氮化物層440上可選地形成導電層450。導電層 450至少是部分透明的。適合於導電層450的材料可以包括ITO下在上III-V族氮化物層440上)形成上電極460 。可以至少通過是 否將襯底405減薄以允許更多的發射光從LED結構400射出來判 斷是否包括導電層450。如果襯底405沒有減薄以使更多的光可 以從LED結構400射出，則優選包括導電層450。然後，可以在 下III-V族氮化物層420上形成下電極470 。量子阱層430可以在下III-V族氮化物層420和上III-V族氮 化物層44 0之間形成用於電荷載流子進入的量子阱。可以在下電 極470和上電才及460之間施加電壓，以在量子阱層430中產生電場，從而激發由量子阱層430形成的量子阱中的載流子。量子阱 層430可以在下III-V族氮化物層420和上III-V族氮化物層440之 間形成用於電荷載流子進入的量子阱。激發的載流子的複合可 以產生發光。發射波長主要取決於量子阱層430中材料的帶隙。
在一些實施例中，參照圖6， LED結構600包括具有一個或 多個U型溝槽610的襯底605。 U型溝槽610可以具有與襯底605 的上表面基本垂直的表面。在襯底605的上表面和U型溝槽610 中的側表面上形成緩衝層610。然後，在緩衝層610上形成下 ni-V族氮化物層620。然後，與關於LED結構200、 300或400所 述的類似地，可以依次形成量子阱層630、上III-V族氮化物層 640、導電層650、上電極660和下電極670。
在溝槽中形成的LED結構的優點是與平坦的水平表面相 比，來自V型和U型溝槽(410和610)中的傾斜或垂直表面的發光 更為有效。因此可以顯著提高發光效率。
參照圖5A至5I和圖7， LED結構400(200、 300或600)的製造 工藝可以包括以下步驟。在襯底405上形成掩模層401(圖5A)。 襯底405具有上表面405A。掩模層401中的開口 402用於限定要 形成的溝槽的位置和開口 。在襯底405中形成一個或多個V型溝 槽410(步驟710,圖5B)。可以通過對^"底405進^亍化學蝕刻來形 成V型溝槽410。例如，與沿其它晶面方向相比，蝕刻劑可以對 (lll)矽晶面具有較低的蝕刻速率。因此，蝕刻劑可以在襯底405 中形成V型溝槽410,其中溝槽表面410A、 410B是沿(lll)矽晶 面的。可以通過定向等離子蝕刻來形成U型溝槽610。對於LED 結構200和300，可以省略步驟710。
接著，可以使用原子層沉積(ALD)或MOCVD在襯底405上 形成一個或多個緩衝層(步驟720)。例如，接著，使用原子層沉 積(ALD)在襯底205上形成第一緩衝層213(或210)(步驟720)。襯
19底205可以是(111)或(100)矽晶片。緩衝層213或210可以由GaN、 ZnO、 A1N、 HfN、 AlAs或SiC形成。可以使用如可從Applied Material, Inc.獲得的IPRINTTM Centura⑧等商用設備，來實現緩 衝材料的原子層沉積。原子層沉積可以包括真空室除氣、前驅 體材料的應用和逐層沉積緩衝材料的步驟。襯底(或腔室)溫度 可以控制在大致600。C。在ALD工藝中形成晶核的層厚度可以 薄至12A,這與一些傳統LED結構(例如圖1中描繪的LED結構 100)中使用MOCVD進行緩沖層形成所需的大致300A的厚度相 比，要薄得多。步驟720還可稱為低溫緩衝層的ALD。
在維持在相對較低的溫度的真空室中使用原子層沉積 (ALD)來在襯底205上沉積第 一緩衝層213,其中該相對較低的 溫度為450。C到950。C，如600。C等。在維持在相對較高的溫度 的真空室中使用原子層沉積(ALD)來在第 一緩衝層213上沉積 第二緩衝層215，其中該相對較高的溫度為750。C到1050。C，如 900。C等。第一和第二緩衝層213和215可以由GaN、 ZnO、 A1N、 HfN、 AlAs或SiC形成。第一和第二緩衝層213或215可以具有約 20-300A的厚度。第 一緩衝層213的晶體結構可以具有與村底 205外延匹配的晶格。第二緩衝層215可以具有與第一緩衝層213 和下III-V族氮化物層220的晶體結構外延匹配的晶格。LED結構 300中的多個緩衝層可以提供從襯底205到下III-V族氮化物層 220的更加平滑的晶才各匹配過渡。
接著，使用ALD在第一緩衝層213上形成第二緩沖層215(在 LED結構300的製造中包括該步驟)。除在第二緩沖層215的ALD 過程中可以將襯底(或腔室)溫度控制在大致1200°C以外，第二 緩衝層215的材料和處理參數與第一緩衝層213的材料和處理參 數類似。襯底205上的緩衝層210、 213或215的ALD形成可以減 少或防止一些傳統LED結構的緩衝層中晶體缺陷的形成，從而
20可以提高LED器件的發光效率。
對於LED結構400，可以在襯底405的表面405A和V型溝槽 410中的傾斜表面410A、 410B上通過MOCVD、 PVD或ALD形成 緩衝層415。緩衝層415可以通過TaN或TiN材料的ALD形成。在 其它例子中，緩沖層415的形成可以包括下列過程之一使用 MOCVD在1000。C時沉積A1N並且在1000。C時沉積GaN;使用 MOCVD在700°C沉積GaN ，接著使用MOCVD在1000。C時沉積 GaN;使用PVD在500。C時沉積HfN，接著使用MBE在700。C時 沉積GaN;以及使用MOCVD在1000。C時沉積SiCN,接著使用 MOCVD在1000。C沉積GaN。
適合於緩衝層415的材料還可以包括GaN、 ZnO、 A1N、 HfN、 AlAs或SiC。還可以使用以上關於緩沖層213和215的形成所述 的步驟通過ALD來形成緩沖層415。例如，緩沖層415的ALD形 成可以包括使用TaN或TiN以及10到IOOA的層厚度。原子層沉積 (ALD)是 一 種"納米，，技術，允許以精確控制的方式沉積幾納米 的超薄膜。ALD具有自限制原子逐層生長和與襯底高度共形的 有益特性。對於LED結構中緩衝層的形成，ALD可以使用兩種 或更多種的前驅體，如液態滷化物或氣態有機金屬。ALD可以 包括加熱以將前驅體離解成反應物。前驅體之一還可以是等離 子氣體。由於循環次數決定原子層數並且因此決定沉積膜的精 確厚度，所以通過每次循環沉積一層，ALD在超薄膜生長中提 供極高的精確度。因為ALD工藝在每次循環中精確地沉積一個 原子層，所以在納米尺度獲得對沉積工藝的完全控制。此外， ALD具有能夠進行基本上各向同性沉積的優點。因此，ALD有 益於在V型溝槽410中的傾斜表面410A和410B以及在U型溝槽 610中的垂直表面上沉積緩衝層。
在V型溝槽410中的表面410A和410B上形成緩衝層415的一個優點是表面410A和410B的(111)晶向可以允許在石圭襯底、緩 衝層415和下III-V族氮化物層420之間進行較好的晶格匹配。較 好的晶才各匹配可以顯著地減少 一 些傳統L E D結構中由晶才各失配 導致的斷裂問題。
接著，在緩衝層415上形成下III-V族氮化物層420(步驟730, 圖5D)。下III-V族氮化物層420可以由n型摻雜的GaN材料形成。 可以在摻雜矽的同時使用MOCVD在緩衝層415上生長GaN。矽 摻雜可以增強張應力從而使壓縮和抗張強度更加平衡。結果， 在形成下III-V族氮化物層420時基本上可以防止斷裂。
接著，在下III-V族氮化物層420上形成量子阱層"0(步驟 740，圖5E)。量子阱層430可以包括由InN、 GaN或InGaN形成 的基本均勻層。量子阱層430還可以包括限定一個或多個量子阱 的多層結構。例如，量子阱可以通過InGaN層夾在兩個GaN層 或AlGaN層之間形成。量子阱層430可以包括一個或一堆這樣的 層狀結構，每個層狀結構均限定量子阱。
在量子阱層430上形成上III-V族氮化物層440(步驟750，圖 5F)。代替下III-V族氮化物層420n型摻雜並且上III-V族氮化物 層440p型摻雜，下III-V族氮化物層420可以p型摻雜並且上III-V 族氮化物層44 0可以n型摻雜(如在圖8的流程圖中所示)。
接著，可以可選地在上III-V族氮化物層440上形成透明導 電層450(步驟760，圖5G)。量子阱層的形成可以包括多個 MOCVD步驟。例如，該多個步驟中的每個步驟可以包括厚度 為50A的層的沉積。
還可以通過MOCVD形成量子阱層430、上III-V族氮化物層 440和導電層450。下III-V族氮化物層420、量子阱層430、上III-V 族氮化物層44 0和導電層4 5 0的M 0 C V D形成以及緩衝層415的 ALD形成可以在同一 ALD/CVD腔室系統中進行，從而最小化村底移入移出真空室的次數。工藝吞吐量可以進一步提高。還可 以減少處理過程中的雜質。
接著，可以利用光致抗蝕劑塗#1量子阱層430、上III-V族 氮化物層440和導電層450，並通過光刻法對它們進行圖形化。 然後，可以通過溼法蝕刻去除量子阱層430、上III-V族氮化物 層440和導電層450的一部分，從而暴露下III-V族氮化物層420 的上表面的一部分(步驟770,圖5H)。
接著，在導電層450上形成上電極460(步驟780,圖5H)。上 電極460可以包括厚度分別為12nm和100nm的Ni/Au雙層。上電 極460的製造可以包括在導電層450和下III-V族氮化物層420的 暴露上表面上塗敷光致抗蝕劑層。然後，使用光刻法來圖形化 該光致抗蝕劑層，並選擇性地去除以形成掩模。接著，在掩模 的開口中相繼沉積電極材料。隨後去除不需要的電極材料和光
致抗蝕劑層。
接著，在下III-V族氮化物層420上形成下電極470(圖5H)。 下電才及470可以包4舌AuSb/Au雙層。AuSb層的厚度為18nm而Au 層的厚度為100nm。也可以通過在下III-V族氮化物層420上形成 具有開口的光致抗蝕劑掩模、沉積電極材料並且隨後去除不需 要的電極材料和光致抗蝕劑層，來實現下電極470的形成。最後 形成LED結構400。
可選地，參照圖51,可以在LED結構400上引入保護層480, 以保護LED結構不受到環境中的潮溼、氧氣和其他有害物質的 損害。保護層480可以由如氧化矽、氮化矽或環氧樹脂等的電介 質材料形成。可以將保護層圖形化以暴露上電極460和下電極 470，從而允許它們接收外部電壓。在一些實施例中，保護層還 可以包括如Al和Cu等導熱材料，以為LED結構400提供適當的 冷卻。圖8是用於製造LED結構400(200、 300或600)的流程圖。除 與圖7中示出的兩個的摻雜III-V族層的順序相反，下III-V族氮 化物層是p型摻雜而且上III-V族氮化物層是n型摻雜以外，步驟 810至880與步驟710至780類似。
在一些實施例中，參照圖9，除首先在襯底205上形成多面 表面910以外，LED結構900與LED結構400類似。在多面表面910 上形成緩沖層210。例如，襯底的上表面205A可以沿(100)方向 (對於大多數常見矽襯底是這種情況)。多面表面910可以沿(111) 晶向。多面表面910的周期可以為0.1微米到1000微米。多面表 面910的優點是它們可以幫助減小由於襯底205和下III-V族氮 化物層220之間晶格失配造成的應力。
所公開的LED結構和製造工藝可以包括如下優點中的一個 或多個優點。所公開的LED結構和製造工藝可以克服III-V族層 和村底之間的晶格失配，並防止傳統的LED結構中相關的層斷 裂。所公開的L E D結構和製造工藝還可以防止由於p型摻雜的 III-V族氮化物層和襯底之間不同的熱膨脹導致的p型摻雜或n 型摻雜的III-V族氮化物層中的斷裂或分層。與所公開的LED結 構相關的優點是通過增加LED結構的密度以及通過來自溝槽中 的傾斜或垂直表面的額外發光，LED結構可以顯著提高發光效 率。
與所公開的L E D結構和製造工藝相關的優點是可以在襯底 中的溝槽中構建LED結構。通過來自溝槽中傾斜或垂直表面的 發光，可以顯著地提高發光效率。所公開的LED結構和製造工 藝的另 一個優點是矽晶片可以用於生產固態LED。與傳統LED 結構中使用的襯底相比，由於可以提供更大的尺寸(例如8英寸、 12英寸或更大)的矽晶片，因此可以大幅提高製造吞吐量。此外， 矽基襯底還允許在襯底中製造驅動和控制電路。因此與傳統的LED器件相比，該LED器件可以更加集成化和小型化。與所公 開的LED結構和製造工藝相關的另 一個優點是可以使用如ALD 和MOCVD系統等現有的商用半導體處理設備來製造所公開的 LED結構。因此，與需要專用製造設備的一些傳統LED結構相 比，所公開的LED製造工藝可以在成本和時間上更為高效。所 公開的L E D製造工藝還更適合於大批量的半導體照明器件制 造。此外，所公開的LED結構和製造工藝的又一個優點是可以 形成多個緩衝層以平滑地使矽襯底和下III-V族氮化物層的晶 格匹配。所公開的LED結構和製造工藝的又一個優點是可以在 LED結構的上III-V族氮化物層上形成透明導電層，以改善上電 極和上III-V族層之間的電接觸，並且同時最大化來自LED結構 的上表面的發光強度。
應當認為前述說明和附圖僅是對本發明原理的示例性說 明。可以以多種形狀和大小來配置本發明，並且本發明不受優 選實施例的尺寸的限制。本領域技術人員容易想到本發明的多 種應用。因此，不期望將本發明限制於所公開的具體例子或所 示出並說明的確切結構和操作。相反，在本發明的範圍內，可 以採用所有適當的修改和等同物。例如，n型摻雜的和p型摻雜 的III-V族氮化物層可以轉換位置，也就是說，p型摻雜的III-V 族氮化物層可以位於量子阱層下，並且n型摻雜的III-V族層可 以位於量子阱層上。所公開的LED結構可以適合於發出綠光、 藍光以及發出其它有色光。
應當注意，所7>開的系統和方法適應於廣泛的應用，如固 體雷射器、藍色/UVLED、霍爾效應傳感器、開關、UV檢測器、 微電子機械系統(MEMS)和射頻功率電晶體等。所公開的器件 可以包括用於各種應用的附加組件。例如，基於所公開的器件
25明應用，所公開的系統可以包括附加的反射器和散射器。
還應當理解，當前公開的半導體器件不限於上述溝槽。村
底可以包括具有第一取向(orientation)的第一表面和具有第二 取向的第二表面。第 一和第二表面可以或可以不形成溝槽或溝 槽的一部分。在村底上可以形成多個III-V族氮化物層。當在 III-V族氮化物層中通過電流時，III-V族氮化物層發光。
權利要求
1.一種半導體發光器件，包括襯底，其具有第一取向的第一表面和與所述第一取向不同的第二取向的第二表面；以及所述第一表面和所述第二表面至少之一上的一層或多層發光二極體。
2. —種半導體發光器件，包括襯底，其具有第一取向的笫一表面和與所述第一取向不同 的第二取向的第二表面；以及所述第一表面和所述第二表面至少之一上的多個III-V族 氮化物層，其中，所述多個III-V族氮化物層在通過電流時發光。
3. —種半導體發光器件，包括村底，其具有第一取向的第一表面和與所述第一取向不同 的第二取向的第二表面；所述第一表面和所述第二表面至少之一上的一個或多個緩 衝層；以及所述一個或多個緩衝層上的多個III-V族氮化物層，其中， 所述多個III-V族氮化物層在通過電流時發光。
4. 一種半導體發光器件，包括襯底，其具有第一取向的第一表面和與所述第一取向不同 的第二取向的第二表面；所述第一表面和所述第二表面至少之一上的一個或多個光 學反射層；以及所述一個或多個光學反射層上的多個III-V族氮化物層，其 中，所述多個III-V族氮化物層在通過電流時發光。
5. —種半導體發光器件，包括襯底，其具有第一取向的第一表面和與所述第一取向不同 的第二取向的第二表面；所述第一表面和所述第二表面至少之一上的一個或多個光學反射層；所述一個或多個光學反射層上的一個或多個緩沖層；以及 所述一個或多個緩衝層上的多個III-V族氮化物層，其中， 所述多個III-V族氮化物層在通過電流時發光。
6. 根據權利要求3所述的半導體發光器件，其特徵在於， 所述緩沖層包括一個或多個光學反射層。
7. 根據權利要求4到6中任一項所述的半導體發光器件， 其特徵在於，所述光學反射層可以是由Al、 Ag、 Au或其氧化物 形成的薄膜，或者可以是其他多層金屬反射膜。
8. 根據權利要求1到5中任一項所述的半導體發光器件，其 特徵在於，所述襯底包括矽、玻璃、氧化矽、藍寶石、不鏽鋼 或III-V族氮化物。
9. 根據權利要求1到5中任一項所述的半導體發光器件，其 特徵在於，還包括所述襯底中的溝槽，其中，所述第一表面是 所述襯底的上表面，所述溝槽一部分由所述第二表面限定。
10. 根據權利要求9所述的半導體發光器件，其特徵在於， 所述襯底包括矽，其中，所述第一表面平行於(100)晶面，並且 所述第二表面平行於(lll)晶面。
11. 根據權利要求3或5所述的半導體發光器件，其特徵在 於，所述一個或多個緩衝層包括第一緩衝層和第二緩衝層，其 中，所述第一緩衝層和所述第二緩衝層在不同的溫度下形成或 者由不同的材料形成。
12. 根據權利要求3或5所述的半導體發光器件，其特徵在 於，所述一個或多個緩衝層包括從由GaN、 ZnO、 A1N、 HfN、 AlAs、 SiCN、 TaN和SiC構成的組中選擇的材料。
13. 根據權利要求3或5所述的半導體發光器件，其特徵在於，所述一個或多個緩沖層中的至少一個緩衝層的厚度為l到IOOO埃。
14. 根據權利要求3或5所述的半導體發光器件，其特徵在 於，所述多個III-V族氮化物層包括所述一個或多個緩衝層上的下III-V族氮化物層； 所述下III-V族氮化物層上的量子阱層，其中，所述量子阱 層在通過電流時發光；以及所述量子阱層上的上III-V族氮化物層。
15. 根據權利要求14所述的半導體發光器件，其特徵在於， 所述一個或多個緩衝層被配置為與所述襯底和所述下III-V族 氮化物層的晶格匹配。
16. 根據權利要求14所述的半導體發光器件，其特徵在於， 所述下III-V族氮化物層由n型摻雜的GaN形成 III-V族氮化物層由p型摻雜的GaN形成。
17. 根據權利要求14所述的半導體發光器件 所述下III-V族氮化物層由p型摻雜的GaN形成 III-V族氮化物層由n型摻雜的GaN形成。
18. 根據權利要求14所述的半導體發光器件，其特徵在於，形成的層。
19. 根據權利要求14所述的半導體發光器件，其特徵在於， 所述量子阱層包括由從由GaN和AlGaN構成的組中選擇的材料 形成的層。
20. 根據權利要求14所述的半導體發光器件，其特徵在於， 形成的層。
21. 根據權利要求14所述的半導體發光器件，其特徵在於，並且所述上其特徵在於， 並且所述上所述量子阱層包括由從由InN和AlGaN構成的組中選擇的材料 形成的層。
22. 根據權利要求14所述的半導體發光器件，其特徵在於， 所述量子阱層包括由從由InGaN和AlGaN構成的組中選擇的材 料形成的層。
23. 根據權利要求14所述的半導體發光器件，其特徵在於， 還包括所述下III-V族氮化物層上的下電極；以及所述上ni-v族氮化物層上的上電極。
24. 根據權利要求23所述的半導體發光器件，其特徵在於， 所述上電極包括透明導電材料。
25. 根據權利要求23所述的半導體發光器件，其特徵在於， 所述上電極包括銦錫氧化物、Au、 Ni、 Al或Ti。
26. —種半導體器件，包括 矽村底，其具有沿(100)方向的上表面； 所述矽襯底中的溝槽，其中，所述溝槽一部分由沿(lll)方向的溝槽表面限定；所述上表面和所述溝槽表面至少之一上的緩衝層； 所述緩衝層上的下III-V族氮化物層；所述下III-V族氮化物層上的量子阱層，其中，所述量子阱 層被配置為在所述量子阱層中通過電流時發光；以及 所述量子阱層上的上in-v族氮化物層。
27. 根據權利要求26所述的半導體器件，其特徵在於，還 包括所述下III-V族氮化物層上的下電極；以及 所述上III-V族氮化物層上的透明上電極。
28. 根據權利要求26所述的半導體器件，其特徵在於，所述緩衝層包括從由GaN、 ZnO、 A1N、 HfN、 AlAs、 SiCN、 TaN 和SiC構成的組中選擇的材料。
29. 根據權利要求26所述的半導體器件，其特徵在於，所 述量子阱層包括由從由InN和InGaN構成的組中選擇的材料形 成的層。
30. 根據權利要求26所述的半導體器件，其特徵在於，所 述量子阱層包括由,人由GaN和AlGaN構成的組中選擇的材料形成的層。
31. 根據權利要求26所述的半導體器件，其特徵在於，所 述量子阱層包括由從由GaN和InGaN構成的組中選擇的材料形 成的層。
32. 根據權利要求26所述的半導體器件，其特徵在於，所 述量子阱層包括由從由InN和AlGaN構成的組中選擇的材料形 成的層。
33. 根據權利要求26所述的半導體器件，其特徵在於，所 述量子阱層包括由從由InGaN和AlGaN構成的組中選擇的材料 形成的層。
34. 根據權利要求26所述的半導體器件，其特徵在於，所 述下III-V族氮化物層由n型摻雜的GaN形成，並且所述上III-V 族氮化物層由p型摻雜的GaN形成。
35. 根據權利要求26所述的半導體器件，其特徵在於，所 述下III-V族氮化物層由p型摻雜的GaN形成，並且所述上III-V 族氮化物層由n型摻雜的GaN形成。
36. —種用於製造半導體器件的方法，包括 在具有第一表面的襯底中形成溝槽，其中，所形成的所述溝槽具有取向與所述第一表面的取向不同的第二表面；在所述第一表面和所述第二表面至少之一上形成一個或多個緩衝層；在所述一個或多個緩衝層上形成下III-V族氮化物層； 在所述下III-V族氮化物層上形成量子阱層，其中，所述量 子阱層被配置為在所述量子阱層中通過電流時發光；以及 在所述量子阱層上形成上III-V族氮化物層。
37. —種用於製造半導體器件的方法，包括 在具有第一表面的襯底中形成溝槽，其中，所形成的所述溝槽具有取向與所述第一表面的取向不同的第二表面；在所述第一表面和所述第二表面至少之一上形成一個或多個光學反射層；在所述一個或多個光學反射層上形成一個或多個緩衝層； 在所述一個或多個緩沖層上形成下III-V族氮化物層； 在所述下III-V族氮化物層上形成量子阱層，其中，所述量子阱層被配置為在所述量子阱層中通過電流時發光；以及 在所述量子阱層上形成上III-V族氮化物層。
38. 根據權利要求36或37所述的方法，其特徵在於，通過 原子層沉積、金屬有機化學氣相沉積、等離子增強化學氣相沉 積、化學氣相沉積、物理氣相沉積或分子束外延，來形成所述 一個或多個光學反射層、緩衝層、III-V族氮化物層以及電極。
39. 根據權利要求36或37所述的方法，其特徵在於，在 450。C到750。C或750。C到1050。C的溫度下在所述襯底上沉積所 述一個或多個緩沖層。
40. 根據權利要求36或37所述的方法，其特徵在於，所述 一個或多個緩沖層包括從由GaN、 ZnO、 A1N、 HfN、 AlAs、 SiCN、 TaN、以及SiC構成的組中選擇的材料。
41. 根據權利要求36或37所述的方法，其特徵在於，還包括在所述下ni-v族氮化物層上形成下電極；以及 在所述上ni-v族氮化物層上形成上電^u
全文摘要
本發明涉及一種三維固體發光器件及其製造方法。該三維固體發光器件包括襯底，其具有第一取向的第一表面和與所述第一取向不同的第二取向的第二表面；以及所述第一表面和所述第二表面至少之一上的多個III-V族氮化物層，其中，所述多個III-V族氮化物層在通過電流時發光。
文檔編號H01L33/00GK101615646SQ20081013058
公開日2009年12月30日 申請日期2008年7月10日 優先權日2008年6月24日
發明者潘曉和 申請人:潘曉和