總線通信收發器的製造方法
2023-07-27 08:43:36 3
總線通信收發器的製造方法
【專利摘要】本發明涉及一種總線通信收發器。總線通信收發器響應於信號的上升時間來測量延遲時間並且基於測量結果調整相同信號的下降波形。能夠在預定的標準範圍內調節信號波形特別是佔空比。而且，在沒有接收被施加到總線的電壓的變化以及與總線相連接的總負荷的變化的影響的情況下，總線通信收發器實現優秀的實時操作。總線通信收發器通過使用信號測量延遲時間並且調節信號的波形。
【專利說明】總線通信收發器
【技術領域】
[0001]本發明涉及一種總線通信收發器，並且更加具體地，涉及一種能夠與單線總線相連接的總線通信收發器。
【背景技術】
[0002]已知當通過諸如LIN (局域互連網絡)的單線總線執行通信時使用的網絡協議。在LIN的情況下，網絡主要被安裝在汽車上並且被用於控制諸如門鏡和門鎖的各種裝置。
[0003]在LIN中，要被輸入到總線以及從總線輸出的信號的波形被標準化以滿足各種條件。佔空比被包含在這些條件中並且佔空比是用於比預定的電壓高的信號的時間與用於比預定的電壓低的信號的時間的比率。佔空比根據LIN的環境的變化而變化，並且存在信號波長離開標準的範圍的情況。
[0004]在LIN的情況下，車載電池被用作給總線供應電壓的電源。已知車載電池的電源電壓在7V和18V之間很大地變化，同時執行充電操作或者放電操作，即使當被規定的電壓是12V時。而且，通過與總線相連接的總負荷的變化有時候引起佔空比的變化。
[0005]專利文獻I公開LSI的輸出電路。LSI的輸出電路在信號的上升時間和下降時間處檢測單調波形並且基於檢測的結果調整下一個信號的波形。
[0006]引用列表
[0007][專利文獻I] JP2001_274670A
【發明內容】
[0008]提供一種總線通信收發器，該總線通信收發器能夠通過使用信號來測量延遲時間並且基於延遲時間來調整信號的波形，並且其在實時特性中是優秀的。根據本說明書和附圖的描述其他目的和新特徵將會變得清楚。
[0009]根據一個實施例，總線通信收發器(LTr)基於信號的上升波形來測量延遲時間並且基於測量結果來調整信號的下降波形。
[0010]根據實施例，能夠實現總線通信收發器，其能夠調整信號的波形，特別地，在不經歷將電壓供應到總線的變化和與總線相連接的總負荷的影響的情況下將佔空比調整到預定的範圍，並且在實時特性中是優秀的。
【專利附圖】
【附圖說明】
[0011]圖1A是示意性地圖示第一實施例中的總線通信收發器和總線的配置示例的框圖；
[0012]圖1B是示意性地示出第一實施例中的總線通信收發器，特別地，延遲時間測量電路部分和輸出波形調整電路部分的更加詳細的配置的圖；
[0013]圖1C是示意性地示出第一實施例中的鎖存電路部分的配置示例的框圖；
[0014]圖2是示出當第一實施例中的總線通信收發器操作時從每個部分獲得的信號的時間變化的示例的時序圖；
[0015]圖3A是示出當在第一實施例中的總線通信收發器LTr中沒有執行波形調整時總線信號的波形示例的曲線圖；
[0016]圖3B是示出當在第一實施例中的總線通信收發器LTr中調整在圖3A中示出的總線信號的下降時間處的電壓傾斜時總線信號的波形示例的曲線圖；
[0017]圖3C是示出當在第一實施例中的總線通信收發器LTr中沒有執行波形調整時總線信號的另一波形示例的曲線圖；
[0018]圖3D是示出當在第一實施例中的總線通信收發器LTr中調整總線信號的下降時間處的電壓傾斜時在圖3C中示出的總線信號的波形示例的曲線圖；
[0019]圖4是示意性地示出總線通信收發器的配置，特別地，第二實施例中的延遲時間測量電路部分和輸出波形調整電路部分的配置的電路圖；以及
[0020]圖5是示意性地示出總線通信收發器的配置，特別地，第三實施例中示出的延遲時間測量電路部分和輸出波形調整電路部分的配置的電路圖。
【具體實施方式】
[0021]在下文中，下面將參考附圖描述根據本發明的實施例的總線通信收發器。
[0022][第一實施例]
[0023]圖1A是示意性地示出第一實施例中的總線通信收發器LTr和總線LBS的配置示例的框圖。將參考圖1A描述所示出的總線通信收發器LTr和總線LBS的組件。
[0024]在圖1A中所示出的總線通信收發器LTr包含傳輸信號輸入節點TX、傳輸電路部分TXC、總線連接節點LBT、接收電路部分RXC、接收信號輸出節點RX、延遲時間測量電路部分DTM、從電阻IsS、以及第一二極體D1。傳輸電路部分TXC包含輸出波形調整電路部分OWR和輸出電路部分OPC。輸出電路部分OPC包含第二二極體D2和N溝道型電晶體NI。總線LBS包含總線共同的主電阻IsM和作為包括所有被連接到總線的負載的電容的總的總線電容的電容C。一個或者多個負載通常與總線相連接。此外，在圖1A中示出第二電源電壓VSup和接地電壓。在此，在圖1A中未示出第一電源電壓VDD。可期望的是，第一電源電壓VDD是在總線通信收發器LTr中使用的比較低的電壓並且是通常從恆壓源(未示出)供應的5V或者3.3V的電壓。而且，在LIN的情況下第二電源VSup是從車載電池(未示出)供應的電壓並且允許其在7至18V的範圍中變化。。
[0025]將會描述在圖1A中所示出的總線通信收發器LTr的組件的連接關係。傳輸信號輸入節點TX共同地與輸出波形調整電路部分OWR的輸入節點和延遲時間測量電路部分DTM的第一輸入節點相連接。延遲時間測量電路部分DTM的輸出節點與輸出波形調整電路部分OWR的其它輸入節點相連接。輸出波形調整電路部分OWR的輸出節點與電晶體NI的柵極相連接。電晶體N的源極被接地。電晶體N的漏極與第二二極體D2的陰極相連接。第二二極體D2的陽極、第一二極體Dl的陰極和接收電路部分RXC的輸入節點被共同地與總線連接節點LBT相連接。第一二極體Dl的陽極與從電阻IsS的一端相連接。從電阻IsS的另一端與第二電源電壓VSup相連接。接收電路部分RXC的輸出節點被共同地與延遲時間測量電路部分DTM的第二輸入節點和接收信號輸出節點RX相連接。
[0026]將會描述在圖1A中所示出的總線LBS的組件的連接關係。第二電源電壓VSup與主電阻IsM的一端相連接。主電阻IsM的另一端被共同地與總線連接節點LBT和電容C的一端相連接。電容C的另一端被接地。
[0027]將會描述在圖1A中所示出的第一實施例中的總線通信收發器LTr的操作。傳輸電路部分TXC在施加預定的調整之後通過總線連接節點LBT將從傳輸信號輸入節點TX供應的傳輸信號傳送到總線LBS。接收電路部分RXC通過總線連接節點LBT將從總線LBS接收的接收信號輸出到接收信號輸出節點RX。
[0028]應注意的是，除了與總線連接節點LBT相連接的接收電路部分RXC的輸入節點之夕卜，從傳輸電路部分TXC輸出的信號被供應到總線LBS。然而，引起延遲直到被外部地供應到傳輸信號輸入節點TX的傳輸信號的上升波形通過傳輸電路部分TXC和接收電路部分RXC並且到達接收信號輸出節點RX。延遲時間測量電路部分DTM測量延遲時間，並且生成指示測量結果的控制信號並且將其輸出到傳輸電路部分TXC的輸出波形調整電路部分0WR。輸出波形調整電路部分OWR響應於控制信號調整傳輸信號的波形。輸出電路部分OPC將在調整之後的傳輸信號傳遞到總線連接節點LBT。
[0029]圖1B是示意性地示出在第一實施例中的總線通信收發器LTr的配置示例的電路圖，並且特別地，延遲時間測量電路部分DTM和輸出波形調整電路部分OWR的更加詳細的配置。在圖1B中示出的總線通信收發器LTr當中，將會特別地描述延遲時間測量電路部分DTM和輸出波形調整電路部分OWR的組件。
[0030]在圖1B中所示出的總線通信收發器LTr包含傳輸信號輸入節點TX、輸出波形調整電路部分0WR、總線連接節點LBT、輸出電路部分0PC、接收電路部分RXC、接收信號輸出節點RX、延遲時間測量電路部分DTM、從電阻IsS、以及第一二極體D1。輸出波形調整電路部分OWR包含第零至第四個恆流源ICCO至ICC4、第一至第三開關SWl至SW3、以及逆變器INVl。逆變器INV是所謂的CMOS (互補金屬氧化物半導體)型逆變器，其包含P溝道型電晶體P和N溝道型電晶體N。延遲時間測量電路部分DTM包含緩衝器BUF1、電容Cl、第一至第四電阻Rl至R4、第一至第三比較器CMPl至CMP3以及鎖存電路部分Lat。輸出電路部分OPC包含第二二極體D2和N溝道型電晶體NI。此外，在圖1B中進一步示出第一電源電壓VDD、第二電源VSup以及接地電壓。
[0031]在圖1B中，比較器CMPl至CMP3的數目是3，開關SWl至SW3的數目是3，電阻Rl至R4的數目是4，以及恆流源ICCO至ICC5的數目是6，但是這些數目僅是示例性的。即，這些數目可以根據需要而改變並且沒有限制本實施例中的總線通信收發器LTr的配置。
[0032]而且，在本實施例中，LIN被用作總線LBS但這僅是示例。即，即使在使用除了 LIN之外的總線的情況下本發明中的總線通信收發器是可應用的。因此，在本實施例中總線LBS的種類不受限制。
[0033]將會描述在圖1B中所示出的總線通信收發器LTr的組件的連接關係。第一電源電壓VDD被共同地與第五恆流源ICC5的一端和第零至第三恆流源ICCO至ICC3中的每一個的一端相連接。第一恆流源ICC的另一端與第一開關SWl的一端相連接。第二恆流源ICC2的另一端與第二開關SW2的一端相連接。第三恆流源ICC3的另一端與第三開關SW3的一端相連接。第零恆流源ICC的另一端和第一至第三開關SWl至SW3中的每一個的另一端被共同地與P溝道型電晶體P的源極相連接。P溝道型電晶體P的漏極和N溝道型電晶體N的漏極被共同地與N溝道型電晶體NI的柵極相連接。N溝道型電晶體N的源極與第四恆流源ICC4的一端相連接。第四恆流源ICC4的另一端被接地。
[0034]在此，第零至第三恆流源ICCO至ICC3和第一至第三開關SWl至SW3的群組被叫做電流源電路部分。
[0035]傳輸信號輸入節點TX被共同地與緩衝器BUFl的輸入節點、P溝道型電晶體P的柵極和N溝道型電晶體N的柵極相連接。緩衝器BUFl的輸出節點被共同地與電容C的一端和第一至第三比較器CMPl至CMP3中的每一個的輸入節點中的一個相連接。電容Cl的另一端、第一電阻Rl的一端以及緩衝器BUFl的負供應供應節點被接地。第一電阻Rl的另一端被共同地與第一比較器CMPl的另一輸入節點和第二電阻R2的一端相連接。第二電阻R2的另一端被共同地第二比較器CMP2的另一輸入節點和第三電阻R3的一端相連接。第三電阻R3的另一端被共同地與第三比較器CMP3的另一個輸入節點和第四電阻R4的一端相連接。第四電阻R4的另一端與第一電源電壓VDD相連接。緩衝器BUFl的正的供應部分與第五恆流源ICC5的另一端相連接。第一至第三比較器CMPl至CMP3中的每一個的輸出節點與鎖存電路部分Lat的第一至第三輸出節點中的相對應的一個相連接。鎖存電路部分Lat的第一至第三輸出節點分別地與第一至第三開關SWl至SW3的控制信號輸入節點相連接。接收電路部分RXC的輸出節點被共同地與接收信號輸出節點RX和鎖存電路部分Lat的控制信號輸入節點相連接。
[0036]此外，第二電源VSup與從電阻IsS的一端相連接。從電阻IsS的另一端與第一二極體Dl的陽極相連接。第一二極體D的陰極被共同地與總線連接節點LBT以及接收電路部分RXC的輸入節點以及第二二極體D2的陽極相連接。第二二極體D2的陰極與N溝道型電晶體NI的漏極相連接。N溝道型電晶體NI的源極被接地。
[0037]在圖1B中所示的總線通信收發器當中，將特別地描述延遲時間測量電路部分DTM和輸出波形調整電路部分OWR的操作。
[0038]根據從第五恆流源ICC5供應到輸入信號的電流在施加電壓傾斜之後緩衝器BUFl輸出輸出電壓。從緩衝器BUFl輸出的信號電壓被施加在電容Cl的兩個末端之間。第一至第四電阻Rl至R4被串聯連接以對在第一電源電壓VDD和接地電壓之間的電壓進行分壓並且產生第一至第三基準電壓。第一至第三比較器CMPl至CMP3將被施加到電容Cl的電壓與第一至第三基準電壓進行比較，並且生成並且向鎖存電路部分Lat分別輸出示出比較結果的第一至第三比較結果信號。鎖存電路部分Lat在從接收電路部分RXC輸出的信號的上升時序處鎖存第一至第三比較結果信號，並且繼續輸出。
[0039]在這樣的情況下，重要的是，適當地組合從第五恆流源ICC5供應的電流的量級、緩衝器BUFl的特性、電容Cl的電容值以及用作分壓器電路的第一至第四電阻Rl至R4的電阻值。這樣，能夠調整在電容Cl的兩端之間的電壓達到第一至第三基準電壓以前的時間。
[0040]即，通過測量電容Cl的電壓上升到第一至第三基準電壓中的哪一個，在第一實施例中的延遲時間測量電路部分DTM測量從被供應到傳輸信號輸入節點TX的輸入信號的上升時間到從此輸入信號產生並且從接收電路部分RXC輸出的輸出信號的上升時間的時段。
[0041]基於輸入信號從輸出電路部分OPC輸出到總線連接節點LBT的上升信號波形基於總線LBS的電容C和第二電源VSup接收單調波形。在此，如果在輸入信號的上升時間(上升通過速率)和在總線連接節點LBT處的上升信號的上升時間(上升通過速率)之間的差能夠在輸入信號的下降時間(下降通過速率)和在總線連接節點LBT中的下降信號的下降時間(下降通過速率)之間的差上反映，則發明人想出通過調整輸入信號的佔空比輸入信號能夠在一範圍內下降。延遲時間測量電路部分DTM是測量在輸入信號的上升時間(上升通過速率)和在總線連接節點LBT處的上升信號的上升時間(上升通過速率)之間的差的示例。稍後將會描述在輸入信號的下降時間(下降通過速率)和總線連接節點LBT的下降信號的下降時間(下降通過速率)之間的差上的反映。
[0042]在圖1B中所示的示例中，通過使用三個基準電壓測量要在四個步驟中表達的延遲時間。即，對於電容Cl的電壓的四個步驟是第O個步驟，在其處電壓小於第一基準電壓；第一步驟，在其處電壓等於或者大於第一基準電壓並且小於第二基準電壓；第二步驟，在其處電壓等於或者大於第二基準電壓並且小於第三基準電壓；以及第三步驟，在其處電壓等於或者大於第三基準電壓。
[0043]從第一至第三比較器CMPl至CMP3輸出的第一至第三比較結果信號被用作示出這四個步驟(第零至第三步驟)的比較結果信號組。在此，將其假定為示例，在每一個比較器中，如果電容Cl的電壓小於相對應的數字的基準電壓,則處於低狀態的信號被輸出，並且如果大於，則處於高狀態的信號被輸出。在這樣的情況下，在第O步驟處所有比較結果信號處於低狀態，在第一步驟處僅第一比較結果信號處於高狀態，在第二步驟處僅第一和第二比較結果信號處於高狀態，並且在第三步驟處所有比較結果信號處於高狀態。
[0044]示出這四個步驟的比較結果信號組被存儲在鎖存電路部分Lat中並且被傳遞到輸出波形調整電路部分OWR作為延遲時間測量結果信號組。
[0045]在輸出波形調整電路部分OWR中，第零至第三恆流源ICCO至ICC3中的每一個將恆流供應到第一逆變器INVl的P溝道型電晶體P。響應於從鎖存電路部分Lat的第一至第三鎖存器LI至L3輸出的延遲時間測量結果信號組，第一至第三開關SWl至SW3分別地與第一至第三恆流源ICCl至ICC3以及逆變器INVl的第一 P溝道型電晶體P相連接或者斷開。基於從第零至第四恆流源ICCO至ICC4的一部分或者全部供應的電流的總量，第一逆變器INVl改變從傳輸信號輸入節點TX供應的傳輸信號的下降電壓波形傾斜並且輸出到輸出電路部分OPC的電晶體NI的柵極。基於在輸入信號的上升時間處的延遲時間測量結果設置電晶體NI的驅動能力(在總線連接節點LBT處的下降電壓波形傾斜)，並且因此，輸入信號的下降時間(下降通過率)被調整。
[0046]在此，將會分別地描述當根據延遲時間測量結果信號組第一至第三開關SWl至SW3在連接(導通)狀態和斷開(阻斷)狀態之間切換時的操作。假定具有高狀態的延遲時間測量結果信號將開關SWl至SW3設置成連接狀態並且具有低狀態的延遲時間測量結果信號將開關SWl至SW3設置成斷開狀態，作為示例。即，在第零步驟處，所有的第一至第三開關SWl至SW3被設置成斷開狀態。在第一步驟處，僅第一開關SW被設置成連接狀態。在第二步驟處，僅第三開關SW被設置成斷開狀態。在第三步驟處，所有開關被設置成連接狀態。換言之，在第零步驟處僅第零恆流源ICCO驅動逆變器INVl，並且按順序添加從恆流源ICCl至ICC3供應的電流並且驅動逆變器INVl。結果，在四個步驟中調整供應到CMOS型逆變器INV的P溝道型的電晶體P的電流並且在四個步驟中調整從CMOS型逆變器INVl輸出的中間信號的電壓傾斜。
[0047]圖1C是示意性地示出在第一實施例中的鎖存電路部分Lat的配置示例的框圖。將會描述在第一實施例中的鎖存電路部分Lat的組件。[0048]在第一實施例中的鎖存電路部分Lat包含第一至第三鎖存器LI至L3。注意，雖然假定被包含在鎖存電路部分Lat的鎖存器LI至L3的數目是3，但是僅使該數目對應於本實施例中的比較器CMPl至CMP3的數目，並且沒有限制鎖存電路部分Lat的配置。
[0049]將會描述在第一實施例中的鎖存電路部分Lat的組件的連接關係。第一至第三鎖存器LI至L3的鎖存輸入節點LlI至L3I分別地與第一至第三比較器CMPl至CMP3的輸出節點相連接。第一至第三鎖存器LI至L3的鎖存輸出節點LlO至L30分別地與第一至第三開關SWl至SW3的控制信號輸入節點相連接。第一至第三鎖存器LI至L3的控制信號輸入節點被共同地連接接收電路部分RXC的輸出節點作為共同控制信號輸入節點LC。
[0050]將會描述第一實施例中的鎖存電路部分Lat的操作。第一至第三鎖存器LI至L3中的每一個在控制信號的上升沿處鎖存鎖存輸入節點LlI至L3I的相對應的值並且在控制信號LC的下一個上升沿以前繼續輸出被鎖存的值的信號。
[0051]應注意的是，第一至第三鎖存器LI至L3中的每一個可以進一步地由復位信號輸入節點(未示出)組成。然而，因為第一至第三鎖存器LI至L3鎖存的值在第一實施例中的總線通信收發器LTr中被重寫，每次接收電路部分RXC的輸出信號上升，所以基本上不需要復位信號。在LIN的情況下，因為當啟動車載電子電路時允許復位第一至第三鎖存器LI至L3的鎖存狀態，所以根據附件電源的啟動的點火信號和電源通電復位信號可以被用作復位信號。而且，當在復位之後鎖存電路部分Lat的值可以被設置到所有步驟的中心(四個步驟的第二步驟)時，即使通過率更大或者更小如果實際的信號波形是可調整的則效率良好。
[0052]圖2是示出當第一實施例中的總線通信收發器LTr操作時從每個部分獲得的信號的時間變化的示例的時序圖。
[0053]在圖2中所示的時序圖包含第一至第四曲線圖(a)至(d)。第一曲線圖(a)示出伴隨著時間的流逝從總線通信收發器LTr的傳輸信號輸入節點TX供應的輸入信號的電壓變化。第二曲線圖(b)示出伴隨著時間的流逝從緩衝器BUFl輸出的緩衝器信號的電壓變化。第三曲線圖(c)示出伴隨著時間的流逝，總線通信收發器BTr從總線連接節點LBT輸入或者輸出到其的總線信號的電壓變化。第四曲線圖(d)示出伴隨著時間的流逝，總線通信收發器LTr從接收信號輸出節點RX輸出的輸出信號的電壓變化。應注意的是，在第一至第四曲線圖(a)至(d)中的每一個中，橫軸示出時間的流逝並且縱軸示出每個信號的電壓變化。
[0054]在第一曲線圖(a)中所示的輸入信號在圖2中所示的時間t0處上升以從低狀態切換到高狀態。在與此時間相同的時間，在第二曲線圖(b)中所示的緩衝器信號被生成並且通過基於緩衝器BUFl的特性、第五恆流源ICC5的電流值、以及電容C的電容值等等所確定的電壓傾斜，電容Cl的充電開始。主要基於第五恆流源ICC5的電流值和具有電容Cl的電容值確定此電壓傾斜。同時，在第三曲線圖(c)中所示的總線信號在具有主要基於第二電源VSup、總線LBS的主電阻IsM的電阻值以及被耦合到總線LBS的電容C的電容值所確定的電壓傾斜的波形中開始上升。實際上，存在逆變器INV的延遲和不依賴於輸出電路部分OPC的輸出波形傾斜的延遲。然而，它們儘可能地小，以至能夠在時間軸上忽略它們。
[0055]在圖2中所示的時間tl，第三曲線圖(c)是當信號與接收電路部分RXC的邏輯閾值Vth相交時的時間。在第四曲線圖(d)中輸出的輸出信號在此時間tl處上升。實際上，雖然存在不依賴於接收電路部分RXC的輸入波形傾斜的延遲，但是假定此延遲儘可能地小以至能夠在時間軸上忽略。即，在圖2中所測量的延遲時間變成從時間t0至時間tl的時間。通過鎖存電路部分Lat鎖存在時間tl處第二曲線圖(b)的電壓值與被供應到比較器CMPl至CMP3的基準電壓的比較結果的值。在此時鎖存電路部分Lat鎖存輸入信號的狀態，並且繼續將其輸出。
[0056]然後，在第三曲線圖(C)中所示的總線信號的上升在圖2中所示的時間t2處完成並且在第二曲線圖(b)中所示的緩衝器信號的上升在時間t3處完成。
[0057]在第一曲線圖(a)中所示的輸入信號在圖2中所示的時間t4處下降。同時，在第二曲線圖(b)中所示的緩衝器信號下降，以對電容Cl放電。此外，同時，在第三曲線圖(c)中所示的總線信號在具有通過輸出波形調整電路部分OWR所調整的電壓傾斜的波形中開始下降。
[0058]然後，在第四曲線圖(d)中所示的輸出信號在圖2中所示的時間t5處下降並且在第三曲線圖(c)中所示的總線信號在時間t6處完成。時間t5是當第三曲線圖(c)的信號與接收電路部分RXC的邏輯閾值Vtx相交時的時間。
[0059]通過使用在第一實施例中的總線通信收發器LTr調整總線信號的下降波形。
[0060]圖3A是示出當在第一實施例中的總線通信收發器中未執行波形調整時總線信號的波形示例的曲線圖。圖3B是示出當在第一實施例中的總線通信收發器LTr中調整在圖3A中所示的總線信號的下降時間的電壓傾斜時總線信號的波形示例的曲線圖。在圖3A和圖3B中，橫軸示出時間t的流逝並且縱軸示出總線信號的電壓VLBs。
[0061]在圖3A和圖3B中所示的示例中，假定所測量的延遲時間比預設值(初始值或者在鎖存電路部分Lat中所鎖存的值)短。在這樣的情況下，在總線信號的下降的時間處的電壓傾斜Gl被調整成更陡的電壓傾斜G2，即，使下降波形率的通過率變大。
[0062]圖3C是示出當在第一實施例中的總線通信收發器LTr中未執行波形調整時總線信號的另一個波形示例的曲線圖。圖3D是示出當在第一實施例中的總線通信收發器LTr中調整在圖3C中示出的總線信號的下降時間處的電壓傾斜時總線信號的波形示例的曲線圖。在圖3C和圖3D中，橫軸示出時間t的流逝並且縱軸示出總線信號的電壓VLBs。
[0063]在圖3C和圖3D中所示的示例中，假定所測量的延遲時間比預設值(初始值或者通過鎖存電路部分Lat鎖存的值)長。在這樣的情況下，在總線信號的下降時間處的電壓傾斜G3被調整成平緩的電壓傾斜G4，即，使其比下降波形通過率小。
[0064]在LIN標準的情況下，通過使用在圖3A至圖3D中所示的時間Dl和時間D2限定波形佔空(高電平周期)。時間Dl被限定為從總線信號上升並且達到預定電壓的時間t2到總線信號下降並且達到預定電壓的時間t3的時段。以同樣的方式，時間D2被限定為從總線信號上升並且達到預定電壓的時間tl到總線信號下降並且達到預定電壓的時間t4的時段。
[0065]在第一實施例中的總線通信收發器中，通過事先基於下述的限定，即合適地設置緩衝器BUFl的特性、第零至第五恆流源ICCO至ICC5的電流數量、第一至第四電阻Rl至R4的電阻值、以及電容C的電容值等等，能夠將適當的電壓傾斜應用於用於延遲時間的每個測量結果的總線信號的下降波形。結果，控制總線信號不偏離在LIN標準等等中所限定的範圍成為可能。
[0066]順便提及，在通用總線標準的情況下，將會描述為何上升時間(上升通過率)和下降時間(下降通過率)彼此相等是優選的原因。在圖3A至圖3D的描述中，因為LIN標準的示例被示例，高電平的單一信號被使用的情況已經被描述。然而，實際上，如在圖2中所示，存在信號交替地米用高電平和低電平的情況。在這樣的情況下，從時間to (從傳輸信號輸入節點TX供應的輸入信號的上升)到時間t4 (從傳輸信號輸入節點TX供應的輸入信號的下降)的時段通常等於從時間t4鍵入的輸入信號的上升的e到從傳輸信號輸入節點TX供應的總線信號的下一個上升波形的時段。此時的佔空被叫作50%的佔空比。在此，為簡化描述，假定當總線信號(在曲線圖(c)中所示出的波形)的電壓高於邏輯閾值Vth時的時段是高電平時間，並且當總線信號的電壓低於邏輯閾值Vth時的時段是低電平時間。在高電平時間和低電平時間在時間T中被重複的情況下，如在圖3A中所示當下降時間比上升時間長時高電平時間變得比低電平時間長。相反地，當下降時間比上升時間短時高電平時間變得比低電平時間短。為了使這些情況接近50%的佔空比，應理解的是，使上升時間和下降時間彼此相等是充分的。換言之，在第一實施例中的總線通信收發器中，通過調整使上升時間和下降時間彼此相等使總線信號的高電平時間和低電平時間彼此相等。以這樣的方式，能夠使高電平信號的處理可能時間和低電平信號的處理可能時間最大化。換言之，根據本實施例，即使在除了 LIN標準之外的通用總線標準中，在信號的加速和信號的吸納的穩定性中能夠指不效果。
[0067][第二實施例]
[0068]圖4是示意性地示出在第二實施例中的總線通信收發器LTr的配置的電路圖，特別地，延遲時間測量電路部分DTM和輸出波形調整電路部分0WR。應注意的是，因為在第二實施例中的總線通信收發器LTr和總線LBS的整體配置與在圖1A中所示的第一實施例相同的，所以描述被省略。
[0069]在圖4中所示的第二實施例中的總線通信收發器LTr的配置與在圖1B中所示的第一實施例中的總線通信收發器LTr的配置幾乎相同並且下面將會描述不同點。即，在第二實施例中的總線通信收發器LTr與通過將第二逆變器INV2和第四開關SW4添加到第一實施例中的總線通信收發器LTr所形成的配置相同。
[0070]因為第二實施例中的總線通信收發器LTr的其它組件與在第一實施例中的總線通信收發器LTr的相同，所以進一步的詳細的描述被省略。
[0071 ] 將會描述根據第二逆變器INV2和第四開關SW4的連接關係。第二逆變器INV2的輸入節點與傳輸信號輸入節點TX相連接。第二逆變器INV2的輸出節點與第四開關SW4的控制信號輸入節點相連接。第四開關SW4的一端與第一電源電壓VDD相連接。第四開關SW4的另一端與第四電阻R4的另一端相連接。
[0072]因為第二實施例中的總線通信收發器LTr的組件的其它連接關係與在第一實施例中的總線通信收發器LTr的相同，所以進一步的詳細的描述被省略。
[0073]將會描述第二逆變器INV2和第四開關SW4的操作。當從傳輸信號輸入節點TX供應的傳輸信號處於低狀態時第二逆變器INV2輸出處於高狀態的輸出信號。相反地，當從傳輸信號輸入節點TX供應的傳輸信號處於高狀態時第二逆變器INV2輸出處於低狀態的輸出信號。當第二逆變器INV2的輸出信號處於高狀態時第四開關SW4被設置成阻斷狀態並且當第二逆變器INV2的輸出信號處於低狀態時被設置成導通狀態。因此，當從傳輸信號輸入節點TX供應的傳輸信號處於高狀態時通過對電源電壓進行分壓獲得的三種電壓被供應到第一至第三比較器CMPl至CMP3的輸入節點，並且當傳輸信號處於低狀態時電源電壓VDD沒有被供應到第一至第四電阻Rl至R4。換言之，在第二實施例中的總線通信收發器中能夠節省在傳輸信號是處於低狀態的時段中由於流過第一至第四電阻Rl至R4的電流而消耗的功率。
[0074]因為在第二實施例中的總線通信收發器LTr的其它操作與在第一實施例中的總線通信收發器LTr的相同，所以進一步的詳細的描述被省略。
[0075]第二實施例的效果在於，在波形調整電路部分OWR沒有執行波形調整並且當傳輸信號處於低狀態時能夠節省由於電流流過第一至第四電阻Rl至R4所消耗的功率。因此，當然，只要符號此用途，可以應用另一配置。
[0076][第三實施例]
[0077]圖5是示意性地示出在第三實施例中的總線通信收發器LTr的配置的電路圖，特別地，延遲時間測量電路部分DTM和輸出波形調整電路部分0WR。應注意的是，因為在第二實施例中的總線通信收發器LTr和總線LBS的整體配置與在圖1A中所示的第一實施例的相同，所以描述被省略。
[0078]除了延遲時間測量電路部分DTM的配置之外，在圖5中所示的第二實施例中的總線通信收發器LTr的配置與在圖1B中所示的第一實施例中的總線通信收發器LTr的幾乎相同。將會描述在第三實施例中的延遲時間測量電路部分DTM的組件。
[0079]在第三實施例中的延遲時間測量電路部分DTM包含第一至第三緩衝器BUFl至BUF3、第一至第三電容Cl至C3、第一至第三比較器CMPl至CMP3、鎖存電路部分Lat、第一和第二電阻Rl和R2、第五至第七恆流源ICC5至ICC7、第二逆變器INV1、以及第四開關SW4。
[0080]因為在第三實施例中的總線通信收發器LTr的其它組件與在第一或者第二實施例中的相同，所以進一步的詳細的描述被省略。
[0081]將會描述在第三實施例中的延遲時間測量電路部分DTM的組件的連接關係。第五至第七恆流源ICC5至ICC7的中的每一個的一端與第一電源電壓VDD相連接。第五至第七恆流源ICC5至ICC7中的每一個的另一端與第一至第三緩衝器BUFl至BUF3的相對應的一個的電源部分中的一個相連接。第一至第三緩衝器BUFl至BUF3中的每一個的另一電源部分被接地。第一至第三緩衝器BUFl至BUF3的輸入節點和第二逆變器INV2的輸入節點被共同地與傳輸信號輸入節點TX相連接。第一至第三緩衝器BUFl至BUF3的每一個的輸出節點與第一至第三比較器CMPl至CMP3的每一個的輸入節點中的一個相連接。此外，第一至第三緩衝器BUFl至BUF3的每一個的輸出節點與第一至第三電容Cl至C3的相對應的一個的一端相連接。第一至第三電容Cl至C3的每一個的另一端被接地。第二逆變器INV2的輸出節點與第四開關SW4的控制信號輸入節點相連接。第四開關SW4的一端與第一電源電壓VDD相連接。第一電阻Rl的一端被接地。第一電阻Rl的另一端被共同地與第二電阻R2的一端和第一至第三比較器CMPl至CMP3的每一個的另一個輸入節點相連接。第二電阻R2的另一端與第四開關SW4的另一端相連接。第一至第三比較器CMPl至CMP3的每一個的輸出節點與鎖存電路部分Lat的第一至第三輸入節點的相對應的一個相連接。鎖存電路部分Lat的控制信號輸入節點與接收電路部分RXC的輸出節點相連接。鎖存電路部分Lat的第一至第三輸出節點分別地與第一至第三開關SWl至SW3的控制信號輸入節點相連接。
[0082]因為在第三實施例中的總線通信收發器LTr的組件的其它連接關係與在第一或者第二實施例中的相同，所以進一步的詳細的描述被省略。[0083]將會描述在第三實施例中的延遲時間測量電路部分DTM的操作。
[0084]根據從第五至第七恆流源供應到輸入信號的電流第一至第三緩衝器BUFl至BUF3分別輸出通過施加電壓傾斜所獲得的信號。從第一至第三緩衝器BUFl至BUF3的每一個輸出的信號的電壓被施加到第一至第三電容Cl至C3的相對應的一個的一端。當第四開關SM被設置成導通狀態時，第一和第二電阻Rl和R2通過對在第一電源電壓VDD和接地電壓之間的電壓進行分壓產生基準電壓。第一至第三比較器CMPl至CMP3將被施加到第一至第三電容Cl至C3的電壓與基準電壓進行比較，並且產生並且向鎖存電路部分Lat輸出示出比較結果的第一至第三比較結果信號。當從接收電路部分RXC輸出的信號上升時鎖存電路部分Lat鎖存第一至第三比較結果信號並且繼續輸出所鎖存的信號。
[0085]在此，重要的是，將從第五至第七恆流源ICC5至ICC7所供應的電流、第一至第三電容Cl至C3的電容值、第一至第二電阻Rl和R2的電阻值作為分壓電路已經事先近似地組合。因此，能夠調整在第一至第三電容Cl至C3的每一個的兩端之間的電壓達到基準電壓以前的時間。而且，像第一或者第二實施例一樣，在第三實施例中的延遲時間測量電路部分DTM中產生並且輸出比較結果信號組成為可能。
[0086]因為在第三實施例中的總線通信收發器LTr的其它操作與在第一或者第二實施例中的相同，所以進一步的詳細的描述被省略。
[0087]應注意的是，像在圖4中所示的第二實施例一樣，被設置在第三實施例中的總線通信收發器LTr中的第二逆變器INV2和第四開關SW4能夠被替換成其它的組件。此外，像在圖1B中所不的第一實施例一樣可以進行省略。
[0088]已經基於實施例具體地描述了由發明人提出的本發明。然而，本發明不限於實施例，並且在沒有偏離本發明的技術範圍的範圍中各種修改是可能的。特別地，已經描述了符合LIN標準的總線通信收發器。然而，本發明能夠被應用於使用單線總線的另一個配置。在此，單線總線意指其中多個輸入節點、輸出節點、以及雙向節點被連接到公共的一根信號線(或者一組信號線)的總線配置。信號線可以是在其上傳遞單端信號的信號線，或者兩根信號線可以傳遞一組互補的信號。此外，在其中不存在矛盾的範圍內可以自由組合實施例。
【權利要求】
1.一種總線通信收發器，包括: 輸入節點，所述輸入節點被配置成接收輸入信號； 傳輸電路，所述傳輸電路被配置成從所述輸入節點接收所述輸入信號並且生成傳輸信號; 總線連接節點，所述總線連接節點與外部單線總線相連接，以將所述傳輸信號傳送到所述外部單線總線並且對來自所述外部單線總線的接收信號進行接收； 接收電路，所述接收 電路被配置成從所述單線總線接收所述接收信號或者所述傳輸信號以生成輸出信號； 輸出節點，所述輸出節點被配置成輸出所述輸出信號；以及 延遲時間測量電路，所述延遲時間測量電路被配置成，對從所述輸入信號的上升時間到從所述輸入信號生成的輸出信號的上升時間的延遲時間進行測量，並且生成示出測量結果的延遲時間測量結果信號組， 其中，所述傳輸電路包括輸出波形調整電路，所述輸出波形調整電路被配置成，基於所述延遲時間測量結果信號組，來對從所述輸入信號生成的傳輸信號的下降波形中的電壓傾斜進行調整。
2.根據權利要求1所述的總線通信收發器，其中，所述輸出波形調整電路包括: 電流源電路，所述電流源電路被配置成，基於所述延遲時間測量結果信號組來供應具有不同的電流值的電流；和 逆變器電路，所述逆變器電路被配置成，接收所述輸入信號並且基於從所述電流源電路供應的電流來輸出具有不同的電壓傾斜的中間信號， 其中，所述傳輸電路進一步包括: 輸出電路，所述輸出電路被配置成，從所述中間信號來生成所述傳輸信號。
3.根據權利要求2所述的總線通信收發器，其中，所述電流源電路包括: 主電流源，所述主電流源被配置成將主電流供應到所述逆變器電路； 多個副電流源，所述多個副電流源被配置成分別將多個副電流供應到所述逆變器電路； 多個開關，所述多個開關與所述多個副電流源串聯地連接，以執行切換操作以將在所述多個副電流中的一部分副電流或者全部副電流和所述逆變器電路之間的狀態設置為導通狀態或者阻斷狀態。
4.根據權利要求3所述的總線通信收發器，其中，所述延遲時間測量電路包括: 緩衝器恆流源，所述緩衝器恆流源被配置成供應緩衝器電流； 緩衝器，所述緩衝器被配置成接收所述輸入信號並且基於所述緩衝器電流來輸出所述電壓傾斜； 電容，所述電容與所述緩衝器的輸出節點相連接； 多個電阻，所述多個電阻被串聯地連接在第一電源電壓和第二電源電壓之間，以通過對在所述第一電源電壓和所述第二電源電壓之間的電壓進行分壓來生成多個基準電壓；多個比較器，所述多個比較器被配置成，將被施加到所述電容的電壓與所述多個基準電壓進行比較，以輸出指示所述比較結果的比較結果信號組；以及 鎖存電路，所述鎖存電路被配置成對在所述輸出信號的上升時的所述比較結果信號組進行鎖存，以將被鎖存的信號輸出作為所述延遲時間測量結果信號組。
5.根據權利要求3所述的總線通信收發器，其中，所述延遲時間測量電路包括: 多個緩衝器恆流源，所述多個緩衝器恆流源用於供應多個緩衝器電流； 多個緩衝器，所述多個緩衝器被配置成，接收所述輸入信號並且輸出分別對應於所述多個緩衝器電流的多個電壓傾斜； 多個電容，所述多個電容分別與所述多個緩衝器的輸出節點相連接； 多個電阻，所述多個電阻被串聯地連接在第一電源電壓和第二電源電壓之間，以通過對在所述第一電源電壓和所述第二電源電壓之間的電壓進行分壓來生成基準電壓； 多個比較器，所述多個比較器被配置成，將被施加到所述多個電容的電壓和所述基準電壓分別進行比較，並且輸出 示出比較結果的比較結果信號組；以及 鎖存電路，所述鎖存電路被配置成，響應於所述輸出信號的上升時間來鎖存所述比較結果信號組，以輸出作為延遲時間測量結果信號組。
6.根據權利要求4或者5所述的總線通信收發器，其中，所述鎖存電路包括: 多個鎖存器，所述多個鎖存器分別具有與所述多個比較器的輸出節點相連接的輸入節點以及與所述多個開關的控制信號輸入節點相連接的輸出節點。
7.根據權利要求4或者5所述的總線通信收發器，進一步包括: 開關，該開關被配置成，在所述延遲時間的測量期間將所述多個電阻與所述第一或者第二電源電壓相連接，並且在所述延遲時間的測量是不必要的時段中的一部分或者全部時段期間將所述多個電阻從所述第一或者第二電源電壓處斷開。
8.根據權利要求6所述的總線通信收發器，進一步包括: 開關，該開關被配置成，在所述延遲時間的測量期間將所述多個電阻與所述第一或者第二電源電壓相連接，並且在所述延遲時間的測量是不必要的時段中的一部分或者全部時段期間將所述多個電阻從所述第一或者第二電源電壓處斷開。
【文檔編號】H03K17/296GK103973279SQ201410045102
【公開日】2014年8月6日 申請日期:2014年2月7日 優先權日:2013年2月4日
【發明者】木內秀樹 申請人:瑞薩電子株式會社