數據緩存處理方法和裝置製造方法
2023-07-27 16:56:56
數據緩存處理方法和裝置製造方法
【專利摘要】本發明實施例提供一種數據緩存處理方法和裝置，該方法包括：接收數據緩存請求消息；從先入先出FIFO存儲器中讀取當前讀指針指向的高速緩衝存儲器Cache地址，其中，所述FIFO存儲器的讀指針在讀取所述Cache地址之後指向下一個可用的Cache地址；根據讀取的Cache地址，對待緩存數據進行數據緩存處理。實現了在需要申請Cache地址時，直接獲取FIFO存儲器中的當前讀指針所指向的Cache地址，從而提高了申請Cache地址的效率。
【專利說明】數據緩存處理方法和裝置
【技術領域】
[0001 ] 本發明實施例涉及存儲技術，尤其涉及一種數據緩存處理方法和裝置。
【背景技術】
[0002]在存儲系統中，在數據存取裝置和主存儲器之間可以設置高速緩衝存儲器(Cache),該Cache用於緩存數據，在需要進行緩存數據時，數據存取裝置給Cache發送數據緩存指令，Cache根據數據緩存指令，申請Cache地址，然後將數據緩存至該Cache地址對應的Cache存儲區域，從而可以提高該數據的訪問速度。
[0003]現有技術中，主要通過對應有效位的方式(bitmap)來實現Cache地址的申請，即設置一組狀態位集合，並且該一組狀態位集合與Cache地址對應，然後從該一組狀態位集合的一端開始，按照從小到大的順序或者從大到小的順序遍歷，或者從該一組狀態位集合的兩端同時開始，按照從小到大的順序和從大到小的順序遍歷，當遍歷至有效的狀態位時，可以申請該狀態位對應的Cache地址，然後將該狀態位從有效設置為無效，當Cache地址對應的緩存數據被訪問後，則可以將該Cache地址對應的狀態位從無效設置為有效。
[0004]在實現本發明的過程中，發明人發現現有技術中申請Cache地址時每次需要重新從一組狀態位集合的一端開始進行遍歷，從而導致申請Cache地址的效率低。
【發明內容】
[0005]本發明實施例提供一種數據緩存處理方法和裝置，用於實現需要申請Cache地址時，直接獲取FIFO存儲器中的當前讀指針所指向的Cache地址，從而提高了申請Cache地址的效率。
[0006]第一方面，本發明實施例提供一種數據緩存處理方法，包括:
[0007]接收數據緩存請求消息；
[0008]從先入先出FIFO存儲器中讀取當前讀指針指向的高速緩衝存儲器Cache地址，其中，所述FIFO存儲器的讀指針在讀取所述Cache地址之後指向下一個可用的Cache地址；
[0009]根據讀取的Cache地址，對待緩存數據進行數據緩存處理。
[0010]在第一方面的第一種可能的實現方式中，所述接收數據緩存請求消息，包括:
[0011]接收包含所需申請地址個數N的數據緩存請求消息；
[0012]所述從FIFO存儲器中讀取當前讀指針指向的高速緩衝存儲器Cache地址，包括:
[0013]從M個FIFO存儲器中的N個FIFO存儲器中分別讀取各FIFO存儲器當前讀指針指向的Cache地址，其中，M和N均為自然數且M大於等於N。
[0014]結合第一方面的第一種可能的實現方式，在第一方面的第二種可能的實現方式中，所述從M個FIFO存儲器中的N個FIFO存儲器中分別讀取各FIFO存儲器當前讀指針指向的Cache地址之前，還包括:
[0015]將Cache的所有Cache地址存儲至所述M個FIFO存儲器中，每個FIFO存儲器中存儲的Cache地址的個數相同，且各FIFO存儲器中的Cache地址按照所需的先入先出順序排序，所述M個FIFO存儲器按照從第I個FIFO存儲器至第M個FIFO存儲器的循環訪問順序排序；
[0016]所述從M個FIFO存儲器中的N個FIFO存儲器中分別讀取各FIFO存儲器當前讀指針指向的Cache地址,包括:
[0017]根據所述循環訪問順序，從所述M個FIFO存儲器中的前N個FIFO存儲器中分別讀取各FIFO存儲器當前讀指針指向的Cache地址。
[0018]結合第一方面的第二種可能的實現方式，在第一方面的第三種可能的實現方式中，在接收到下一個數據緩存請求消息之後，還包括:
[0019]根據所述循環訪問順序，從最後讀取Cache地址的FIFO存儲器的下一個FIFO存儲器開始讀取Cache地址。
[0020]結合第一方面的第二種可能的實現方式或第一方面的第三種可能的實現方式，在第一方面的第四種可能的實現方式中，還包括:
[0021]接收數據釋放請求消息；
[0022]對已緩存數據進行數據釋放處理；
[0023]將釋放的Cache地址寫入所述FIFO存儲器中當前寫指針指向的Cache地址存儲位置，其中，所述FIFO存儲器的寫指針在寫入所述Cache地址之後指向下一個可用的Cache地址存儲位置。
[0024]結合第一方面的第四種可能的實現方式，在第一方面的第五種可能的實現方式中，所述接收數據釋放請求消息，包括:
[0025]接收包括N個釋放的Cache地址的數據釋放請求消息；
[0026]所述將釋放的Cache地址寫入所述FIFO存儲器中當前寫指針指向的Cache地址存儲位置，包括:
[0027]將所述N個釋放的Cache地址分別寫入M個FIFO存儲器中的N個FIFO存儲器中當前寫指針指向的Cache地址存儲位置，其中，M和N均為自然數且M大於等於N。
[0028]結合第一方面的第五種可能的實現方式，在第一方面的第六種可能的實現方式中，所述將所述N個釋放的Cache地址分別寫入M個FIFO存儲器中的N個FIFO存儲器中當前寫指針指向的Cache地址存儲位置，包括:
[0029]根據所述循環訪問順序，將所述N個釋放的Cache地址分別寫入M個FIFO存儲器中的前N個FIFO存儲器中當前寫指針指向的Cache地址存儲位置。
[0030]結合第一方面的第六種可能的實現方式，在第一方面的第七種可能的實現方式中，在接收到下一個數據釋放請求消息之後，還包括:
[0031]根據所述循環訪問順序，從最後寫入釋放的Cache地址的FIFO存儲器的下一個FIFO存儲器開始寫入釋放的Cache地址。
[0032]第二方面，本發明實施例提供一種數據緩存處理裝置，包括:
[0033]接收模塊，用於接收數據緩存請求消息；
[0034]讀取模塊，用於從先入先出FIFO存儲器中讀取當前讀指針指向的高速緩衝存儲器Cache地址，其中，所述FIFO存儲器的讀指針在讀取所述Cache地址之後指向下一個可用的Cache地址；
[0035]處理模塊，用於根據讀取的Cache地址，對待緩存數據進行數據緩存處理。[0036]在第二方面的第一種可能的實現方式中，所述接收模塊，具體用於接收包含所需申請地址個數N的數據緩存請求消息；
[0037]所述讀取模塊，具體用於從M個FIFO存儲器中的N個FIFO存儲器中分別讀取各FIFO存儲器當前讀指針指向的Cache地址，其中，M和N均為自然數且M大於等於N。
[0038]結合第二方面的第一種可能的實現方式，在第二方面的第二種可能的實現方式中，還包括:
[0039]存儲模塊，用於將Cache的所有Cache地址存儲至所述M個FIFO存儲器中，每個FIFO存儲器中存儲的Cache地址的個數相同，且各FIFO存儲器中的Cache地址按照所需的先入先出順序排序，所述M個FIFO存儲器按照從第I個FIFO存儲器至第M個FIFO存儲器的循環訪問順序排序；
[0040]所述讀取模塊，具體用於根據所述循環訪問順序，從所述M個FIFO存儲器中的前N個FIFO存儲器中分別讀取各FIFO存儲器當前讀指針指向的Cache地址。
[0041]結合第二方面的第二種可能的實現方式，在第二方面的第三種可能的實現方式中，所述讀取模塊還用於在所述接收模塊接收到下一個數據緩存請求消息之後，根據所述循環訪問順序，從最後讀取Cache地址的FIFO存儲器的下一個FIFO存儲器開始讀取Cache地址。
[0042]結合第二方面的第二種可能的實現方式或第二方面的第三種可能的實現方式，在第二方面的第四種可能的實現方式中，所述接收模塊，還用於接收數據釋放請求消息；
[0043]所述處理模塊，還用於對已緩存數據進行數據釋放處理；
[0044]所述裝置還包括:
[0045]寫入模塊，用於將釋放的Cache地址寫入所述FIFO存儲器中當前寫指針指向的Cache地址存儲位置，其中，所述FIFO存儲器的寫指針在寫入所述Cache地址之後指向下一個可用的Cache地址存儲位置。
[0046]結合第二方面的第四種可能的實現方式，在第二方面的第五種可能的實現方式中，所述接收模塊，具體用於接收包括N個釋放的Cache地址的數據釋放請求消息；
[0047]所述寫入模塊，具體用於將所述N個釋放的Cache地址分別寫入M個FIFO存儲器中的N個FIFO存儲器中當前寫指針指向的Cache地址存儲位置，其中，M和N均為自然數且M大於等於N。
[0048]結合第二方面的第五種可能的實現方式，在第二方面的第六種可能的實現方式中，所述寫入模塊具體用於根據所述循環訪問順序，將所述N個釋放的Cache地址分別寫入M個FIFO存儲器中的前N個FIFO存儲器中當前寫指針指向的Cache地址存儲位置。
[0049]結合第二方面的第六種可能的實現方式，在第二方面的第七種可能的實現方式中，所述寫入模塊，還用於在所述接收模塊接收到下一個數據釋放請求消息之後，根據所述循環訪問順序，從最後寫入釋放的Cache地址的FIFO存儲器的下一個FIFO存儲器開始寫入釋放的Cache地址。
[0050]本發明實施例提供的數據緩存處理方法和裝置，通過接收數據緩存請求消息，從FIFO存儲器中讀取當前讀指針指向的Cache地址，其中，FIFO存儲器的讀指針在讀取Cache地址之後指向下一個可用的Cache地址，根據讀取的Cache地址，對待緩存數據進行數據緩存處理。實現了在需要申請Cache地址時，直接獲取FIFO存儲器中的當前讀指針所指向的Cache地址，從而提高了申請Cache地址的效率。
【專利附圖】
【附圖說明】
[0051]為了更清楚地說明本發明實施例或現有技術中的技術方案，下面將對實施例或現有技術描述中所需要使用的附圖作一簡單地介紹，顯而易見地，下面描述中的附圖是本發明的一些實施例，對於本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其他的附圖。
[0052]圖1為本發明數據緩存處理方法實施例一的流程圖；
[0053]圖2為本發明數據緩存處理方法實施例二的流程圖；
[0054]圖3為初始化時Cache地址存儲在FIFO存儲器中的示意圖；
[0055]圖4為讀取存儲在FIFO存儲器中的Cache地址的示意圖；
[0056]圖5為本發明數據緩存處理方法實施例三的流程圖；
[0057]圖6為本發明數據緩存處理方法實施例四的流程圖；
[0058]圖7為在FIFO存儲器中寫入釋放的Cache地址的示意圖；
[0059]圖8為工作過程中Cache地址存儲在FIFO存儲器中的一種示意圖；
[0060]圖9為本發明數據緩存處理裝置實施例一的結構示意圖；
[0061]圖10為本發明數據緩存處理裝置實施例二的結構示意圖；
[0062]圖11為本發明數據緩存處理裝置實施例三的結構示意圖；
[0063]圖12為本發明提供的計算節點實施例一的結構示意圖。
【具體實施方式】
[0064]為使本發明實施例的目的、技術方案和優點更加清楚，下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例是本發明一部分實施例，而不是全部的實施例。基於本發明中的實施例，本領域普通技術人員在沒有作出創造性勞動前提下所獲得的所有其他實施例，都屬於本發明保護的範圍。
[0065]圖1為本發明數據緩存處理方法實施例一的流程圖，如圖1所示，本實施例能夠採用數據緩存處理裝置來實現，並且這個裝置可以為一個邏輯電路，集成在Cache中來實現本實施例的方法，本實施例的方法可以包括:
[0066]步驟101、接收數據緩存請求消息。
[0067]本實施例中，在數據存取裝置需要將數據緩存至Cache時，會發送數據緩存請求消息，數據緩存處理裝置接收到該數據緩存請求消息後，即獲知需要為待緩存的數據申請一個Cache地址，以將該待緩存的數據緩存在該Cache地址所對應的區域，需要說明的是，Cache地址為Cache中一存儲區域所對應的地址。
[0068]步驟102、從先入先出(Firt In First Out，簡稱為FIFO)存儲器中讀取當前讀指針指向的Cache地址，其中，FIFO存儲器的讀指針在讀取Cache地址之後指向下一個可用的Cache地址。
[0069]本實施例中，所有的Cache地址存儲在FIFO存儲器中，根據FIFO存儲器的先入先出順序，即按照Cache地址存儲在FIFO存儲器中的前後順序來獲取Cache地址，在FIFO存儲器初始化後，FIFO存儲器的讀指針指向第一個存儲在FIFO存儲器中的Cache地址，當接收到數據緩存請求消息時，從FIFO存儲器中讀取當前讀指針指向的第一個存儲在FIFO存儲器中的Cache地址，在第一個存儲在FIFO存儲器中的Cache地址被讀取之後，則FIFO存儲器的讀指針指向第一個存儲在FIFO存儲器中的Cache地址的下一個可用的Cache地址，即第二個存儲在FIFO存儲器中的Cache地址；當接收到數據緩存請求消息時，直接從FIFO存儲器中讀取當前讀指針指向的第二個存儲在FIFO存儲器中的Cache地址，在第二個存儲在FIFO存儲器中的Cache地址被讀取之後，則FIFO存儲器的讀指針指向第二個存儲在FIFO存儲器中的Cache地址的下一個可用的Cache地址，即第三個存儲在FIFO存儲器中的Cache地址；以此類推，本發明在此不再贅述。
[0070]步驟103、根據讀取的Cache地址，對待緩存數據進行數據緩存處理。
[0071] 本實施例中，根據步驟102中從FIFO存儲器所讀取出的Cache地址，將待緩存數據緩存在該Cache地址所對應的Cache的存儲區域，本領域普通技術人員可以理解，在獲取到Cache地址後，如何根據Cache地址對待緩存數據進行數據緩存處理與現有技術中一致，本發明在此不再贅述。
[0072]本發明實施例一提供的數據緩存處理方法，通過接收數據緩存請求消息，從FIFO存儲器中讀取當前讀指針指向的Cache地址，其中，FIFO存儲器的讀指針在讀取Cache地址之後指向下一個可用的Cache地址，根據讀取的Cache地址，對待緩存數據進行數據緩存處理。實現了在需要申請Cache地址時，直接獲取FIFO存儲器中的當前讀指針所指向的Cache地址，從而提高了申請Cache地址的效率。
[0073]隨著網絡帶寬需求的增長及相關技術的發展，同一時間對Cache進行交互的數據存取裝置也會增加，就會出現同一時間需要為待緩存的數據申請多個Cache地址，但現有技術的方案同一時間最多只能申請兩個Cache，無法滿足需求，但是，通過本發明實施例二提供的數據緩存處理方法可以解決上述問題。
[0074]圖2為本發明數據緩存處理方法實施例二的流程圖，如圖2所示，本實施例能夠採用數據緩存處理裝置來實現，並且這個裝置可以為一個邏輯電路，集成在Cache中來實現本實施例的方法，本實施例的方法可以包括:
[0075]步驟201、將Cache的所有Cache地址存儲至M個FIFO存儲器中，每個FIFO存儲器中存儲的Cache地址的個數相同，且各FIFO存儲器中的Cache地址按照所需的先入先出順序排序，M個FIFO存儲器按照從第I個FIFO存儲器至第M個FIFO存儲器的循環訪問順序排序。
[0076]本實施例中，根據實際應用場景中的存儲系統需求，可以確定同一時間內最多需要申請的Cache地址個數，本發明對最多需要申請的Cache地址個數不做限制，根據同一時間最多需要申請的Cache地址個數去確定存儲Cache地址的FIFO存儲器的個數，若同一時間最多需要申請M個Cache地址，則可以設置M個FIFO存儲器用於存儲Cache地址，其中，M可以為自然數。然後M個FIFO存儲器按照從第I個FIFO存儲器至第M個FIFO存儲器的循環訪問順序排序，即FIFO存儲器的循環訪問順序為:第I個FIFO存儲器、第2個FIFO存儲器……第M個FIFO存儲器、第I個FIFO存儲器、第2個FIFO存儲器……第M個FIFO存儲器……，以此類推。每個Cache地址可以以二進位數存儲在FIFO存儲器中，可以設置Cache所具有的Cache地址為2n個,η可以為自然數,則Cache地址以η位二進位數存儲在FIFO存儲器中，因此，每個FIFO存儲器中所存儲的Cache地址的個數為2n/M，每個FIFO存儲器中所存儲的Cache地址按照先入先出順序排序。需要說明的是，各Cache地址之間不必要連續，只要不重複即可。
[0077]圖3為初始化時Cache地址存儲在FIFO存儲器中的示意圖，如圖3所示，本實施例中，以同一時間最多需要申請4個Cache地址，Cache地址的總個數為32個進行舉例說明，則M=4，n=5，因此，可以設置4個FIFO存儲器用於存儲Cache地址，每個Cache地址以5位二進位數存儲在FIFO存儲器中，為了在本實施例中方便說明，本實施例中示出的Cache地址為十進位數，每個FIFO存儲器中所存儲的Cache地址個數為8個，對4個FIFO存儲器按照循環訪問順序進行排序，並給每個FIFO存儲器進行編碼，即可確定循環訪問順序為第I個FIFO存儲器、第2個FIFO存儲器、第3個FIFO存儲器、第4個FIFO存儲器、第1個FIFO存儲器……，以此類推，而且此時，第I個FIFO存儲器當前讀指針指向的是Cache地址0，第2個FIFO存儲器當前讀指針指向的是Cache地址8，第3個FIFO存儲器當前讀指針指向的是Cache地址16，第4個FIFO存儲器當前讀指針指向的是Cache地址24。需要說明的是，圖3用於舉例說明，本發明並不以此為限。
[0078]步驟202、接收包含所需申請地址個數N的數據緩存請求消息。
[0079]本實施例中，在N個數據存取裝置需要將數據緩存至Cache時，會發送數據緩存請求消息，數據緩存處理裝置接收到該數據緩存請求消息後，即獲知需要為待緩存的數據申請N個Cache地址，以將待緩存的數據分別緩存在該N個Cache地址所對應的區域，其中，N可以為自然數，並且小於等於M。數據存取裝置可以為中央處理器、對列管理模塊和緩存管理模塊等，本發明在此不做限制。
[0080]步驟203、根據循環訪問順序，從M個FIFO存儲器中的前N個FIFO存儲器中分別讀取各FIFO存儲器當前讀指針指向的Cache地址，其中，FIFO存儲器的讀指針在讀取Cache地址之後指向下一個可用的Cache地址。
[0081 ] 本實施例中，根據步驟203中所設置的循環訪問順序，從M個FIFO存儲器中的前N個FIFO存儲器中分別讀取各FIFO存儲器當前讀指針指向的Cache地址，從各FIFO存儲器中每讀取一個Cache地址之後，各FIFO存儲器均會將讀指針指向按照先入先出順序排在當前讀取的Cache地址之後的下一個可用的Cache地址。需要說明的是，當每次申請的Cache地址均為M個，則可以直接從M個FIFO存儲器中分別讀取各FIFO存儲器當前讀指針指向的Cache地址。
[0082]圖4為讀取存儲在FIFO存儲器中的Cache地址的示意圖，如圖4所示，讀取存儲在FIFO存儲器中的Cache地址的順序是:從下往上，從左往後。若N=4時，根據循環訪問順序，從4個FIFO存儲器中的前4個FIFO存儲器中分別讀取各FIFO存儲器當前讀指針指向的Cache地址，即讀取第1個FIFO存儲器當前讀指針指向的Cache地址O，然後第1個FIFO存儲器讀指針指向下一個可用的Cache地址I ;讀取第2個FIFO存儲器當前讀指針指向的Cache地址8，然後第2個FIFO存儲器讀指針指向下一個可用的Cache地址9 ;讀取第3個FIFO存儲器當前讀指針指向的Cache地址16，然後第3個FIFO存儲器讀指針指向下一個可用的Cache地址17 ;讀取第4個FIFO存儲器當前讀指針指向的Cache地址24，然後第4個FIFO存儲器讀指針指向下一個可用的Cache地址25，最後可以標記此次獲取Cache地址的最後一個FIFO存儲器為第4個FIFO存儲器，下次可以從第4個FIFO存儲器的下一個FIFO存儲器即第1個FIFO存儲器中讀取Cache地址。若N=3時，根據循環訪問順序，從4個FIFO存儲器中的前3個FIFO存儲器中分別讀取各FIFO存儲器當前讀指針指向的Cache地址，即分別讀取第I個FIFO存儲器、第2個FIFO存儲器和第3個FIFO存儲器當前讀指針指向的Cache地址，詳細可以參見上述的記載，此處不再贅述，最後可以標記此處獲取Cache地址的最後一個FIFO存儲器為第3個FIFO存儲器，下次可以從第3個FIFO存儲器的下一個FIFO存儲器即第4個FIFO存儲器中讀取Cache地址。
[0083]步驟204、根據讀取的Cache地址，對待緩存數據進行數據緩存處理。
[0084]本實施例中，根據步驟上述從FIFO存儲器所讀取出的N個Cache地址，將待緩存數據緩存在該N個Cache地址所對應的Cache的N個存儲區域,本領域普通技術人員可以理解，在獲取到Cache地址後，如何根據Cache地址對待緩存數據進行數據緩存處理與現有技術中一致，本發明在此不再贅述。
[0085]步驟205、在接收到下一個數據緩存請求消息之後，根據循環訪問順序，從最後讀取Cache地址的FIFO存儲器的下一個FIFO存儲器開始讀取Cache地址。
[0086]本實施例中，在接收到下一個數據緩存請求消息後，獲知需要申請Cache地址，根據循環訪問順序從最後讀取Cache地址的FIFO存儲器的下一個FIFO存儲器開始讀取Cache地址，如圖4所示，若上一次最後讀取Cache地址的FIFO存儲器為第4個FIFO存儲器，根據循環訪問順序則此次從第4個FIFO存儲器的下一個FIFO存儲器(即第I個FIFO存儲器)開始讀取Cache地址，並且讀取第I個FIFO存儲器中當前讀指針指向的Cache地址；若上一次最後讀取Cache地址的FIFO存儲器為第3個FIFO存儲器，根據循環訪問順序則此次從第3個FIFO存儲器的下一個FIFO存儲器(即第4個FIFO存儲器)開始讀取Cache地址，並且讀取的第4個FIFO存儲器中當前讀指針指向的Cache地址。讀取Cache地址的具體實現過程，詳細可以參見步驟203中的相關記載，本發明在此不再贅述。然後，以此類推，本發明在此也不再贅述。需要說明的是，當FIFO存儲器中的Cache地址全部被讀取之後，即FIFO存儲器中已無有效的Cache地址存在，則FIFO存儲器會發出空信號，表示自己存儲的Cache地址為空，此時無法從該FIFO存儲器中讀取Cache地址。
[0087]本發明實施例二提供的數據緩存處理方法，通過將Cache的所有Cache地址存儲至M個FIFO存儲器中，每個FIFO存儲器中存儲的Cache地址的個數相同，且各FIFO存儲器中的Cache地址按照所需的先入先出順序排序，M個FIFO存儲器按照從第I個FIFO存儲器至第M個FIFO存儲器的循環訪問順序排序；然後接收包含所需申請地址個數N的數據緩存請求消息；根據循環訪問順序，從M個FIFO存儲器中的前N個FIFO存儲器中分別讀取各FIFO存儲器當前讀指針指向的Cache地址，其中，FIFO存儲器的讀指針在讀取Cache地址之後指向下一個可用的Cache地址；根據讀取的Cache地址，對待緩存數據進行數據緩存處理；在接收到下一個數據緩存請求消息之後，根據循環訪問順序，從最後讀取Cache地址的FIFO存儲器中的下一個FIFO存儲器開始讀取Cache地址。實現了在需要申請多個Cache地址時，直接讀取多個FIFO存儲器中的當前讀指針所指向的Cache地址，從而提高了申請Cache地址的效率，由於同時可以申請多個Cache地址，提高了申請Cache地址的效率。
[0088]圖5為本發明數據緩存處理方法實施例三的流程圖，如圖5所示，本實施例能夠採用數據緩存處理裝置來實現，並且這個裝置可以為一個邏輯電路，集成在Cache中來實現本實施例的方法，在圖1所示實施例一或圖2所示實施例二的基礎上,本實施例的方法還可以包括:[0089]步驟301、接收數據釋放請求消息。
[0090]步驟302、對已緩存數據進行數據釋放處理。
[0091]本實施例中，本領域普通技術人員可以理解，接收到數據釋放請求消息，對已緩存數據進行數據釋放處理，與現有技術中一致，本發明在此不再贅述。
[0092]步驟303、將釋放的Cache地址寫入FIFO存儲器中當前寫指針指向的Cache地址存儲位置，其中，FIFO存儲器的寫指針在寫入Cache地址之後指向下一個可用的Cache地址存儲位置。
[0093]本實施例中，對已緩存的數據進行釋放後，之前緩存該數據的Cache中的存儲區域可以用於存儲後續待緩存的數據，所以需要將該存儲區域對應的Cache地址進行釋放，將釋放的Cache地址根據FIFO存儲器的先入先出順序寫入至FIFO存儲器中，在FIFO存儲器初始化後，FIFO存儲器的寫指針指向該FIFO存儲器中第一個Cache地址存儲位置，當已緩存的數據釋放後，當釋放的Cache地址寫入FIFO存儲器中當前寫指針指向的第一個Cache地址存儲位置，在寫入該釋放的Cache地址之後，則FIFO存儲器的寫指針指向第一個Cache地址存儲位置的下一個可用的Cache地址存儲位置，即第二個Cache地址存儲位置；當再需要釋放Cache地址時,直接將釋放的Cache地址寫入當前寫指針指向的第二個Cache地址存儲位置，則FIFO存儲器的寫指針指向第二個Cache地址存儲位置的下一個Cache地址存儲位置，即第三個Cache地址存儲位置，以此類推，本發明在此不再贅述。需要說明的是，所釋放的Cache地址的順序是隨機的，不一定是所申請Cache地址的順序。
[0094]需要說明的是，步驟302和步驟303也可以同時執行。
[0095]本發明實施例三提供的數據緩存處理方法，進一步地，通過接收數據釋放請求消息，對已緩存數據進行數據釋放處理，將釋放的Cache地址寫入FIFO存儲器中當前寫指針指向的Cache地址存儲位置，其中，FIFO存儲器的寫指針在寫入Cache地址之後指向下一個可用的Cache地址存儲位置。實現了在釋放Cache地址時，直接寫入FIFO存儲器中的當ill與指針所指向的Cache地址存儲位置，提聞了釋放Cache地址的效率，從而提聞了申請有效Cache地址的效率。
[0096]圖6為本發明數據緩存處理方法實施例四的流程圖，如圖6所示，本實施例能夠採用數據緩存處理裝置來實現，並且這個裝置可以為一個邏輯電路，集成在Cache中來實現本實施例的方法，在圖2所示實施例一的基礎上，本實施例的方法還可以包括:
[0097]步驟401、接收包括N個釋放的Cache地址的數據釋放請求消息。
[0098]本實施例中，在N個數據存取裝置需要將Cache中緩存的數據獲取出來，會發送數據釋放請求消息，數據緩存處理裝置接收到該數據釋放請求消息後，即獲取釋放的N個Cache地址，以備為後續待緩存的數據申請Cache地址，其中，N可以為自然數，並且小於等於M。
[0099]步驟402、對已緩存數據進行數據釋放處理。
[0100]本實施例中，本領域普通技術人員可以理解，接收到數據釋放請求消息，對已緩存數據進行數據釋放處理，與現有技術中一致，本發明在此不再贅述。
[0101 ] 步驟403、根據循環訪問順序，將N個釋放的Cache地址分別寫入M個FIFO存儲器中的前N個FIFO存儲器中當前寫指針指向的Cache地址存儲位置，其中，FIFO存儲器的寫指針在寫入Cache地址之後指向下一個可用的Cache地址存儲位置。[0102]本實施例中，根據步驟203中所設置的循環訪問順序，將N個釋放的Cache地址分別寫入M個FIFO存儲器的N個FIFO存儲器中當前寫指針指向的Cache地址存儲位置，將各釋放的Cache地址存儲在各FIFO存儲器之後，各FIFO存儲器均會將寫指針指向按照先入先出順序排在當前寫入的Cache地址存儲位置的下一個可用的Cache地址存儲位置。需要說明的是，當每次釋放的Cache地址均為4個，則可以直接將Cache地址存儲在4個FIFO存儲器中當前寫指針指向的可用的Cache地址存儲位置。
[0103]圖7為在FIFO存儲器中寫入釋放的Cache地址的示意圖，如圖7所示，在FIFO存儲器中寫入釋放的Cache地址的順序是:從上往下，從左往右。若當N=4時，根據循環訪問順序，將4個釋放的Cache地址分別寫入至4個FIFO存儲器當前寫指針指向的Cache地址存儲位置，將釋放的一個Cache地址寫入第I個FIFO存儲器當前讀指針指向的第一個Cache地址存儲位置，然後第I個存儲器寫指針指向下一個可用的Cache地址存儲位置，即第二個Cache地址存儲位置；將釋放的一個Cache地址寫入第2個FIFO存儲器當前讀指針指向的第一個Cache地址存儲位置，然後第2個存儲器寫指針指向下一個可用的Cache地址存儲位置，即第二個Cache地址存儲位置；將釋放的一個Cache地址寫入第3個FIFO存儲器當前讀指針指向的第一個Cache地址存儲位置，然後第3個存儲器寫指針指向下一個可用的Cache地址存儲位置，即第二個Cache地址存儲位置；將釋放的一個Cache地址寫入第4個FIFO存儲器當前讀指針指向的第一個Cache地址存儲位置，然後第4個存儲器寫指針指向下一個可用的Cache地址存儲位置，即第二個Cache地址存儲位置,最後可以標記此次寫入Cache地址的最後一個FIFO存儲器為第4個FIFO存儲器，下次可以將釋放的Cache地址寫入至第4個FIFO存儲器的下一個FIFO存儲器即第I個FIFO存儲器。若N=3時，根據循環訪問順序，將釋放的地址分別寫入4個FIFO存儲器中的前3個FIFO存儲器當前寫指針指向的Cache地址存儲位置，即分別寫入第I個FIFO存儲器、第2個FIFO存儲器和第3個FIFO存儲器當前寫指針指向的Cache地址存儲位置，詳細可以參見上述的記載，此處不再贅述，最後可以標記此次寫入Cache地址的最後一個FIFO存儲器為第3個FIFO存儲器，下次可以將釋放的Cache地址寫入至第3個FIFO存儲器的下一個FIFO存儲器即第4個FIFO存儲器。
[0104]步驟404、在接收到下一個數據釋放請求消息之後，根據循環訪問順序，從最後寫入釋放的Cache地址的FIFO存儲器的下一個FIFO存儲器開始寫入釋放的Cache地址。
[0105]在本實施例中，在接收到下一個數據釋放請求消息後，獲取釋放的Cache地址，根據循環訪問順序，從最後寫入釋放的Cache地址的FIFO存儲器的下一個FIFO存儲器開始寫入釋放的Cache地址，如圖7所示，若上一次最後寫入釋放的Cache地址的FIFO存儲器為第4個FIFO存儲器，根據循環訪問順序則此次從第4個FIFO存儲器的下一個FIFO存儲器(即第I個FIFO存儲器)開始寫入釋放的Cache地址，並且寫入第I個FIFO存儲器中當前寫指針指向的Cache地址存儲位置；若上一次最後寫入釋放的Cache地址的FIFO存儲器為第3個FIFO存儲器，根據循環訪問順序則此次從第3個FIFO存儲器的下一個FIFO存儲器(即第4個FIFO存儲器)開始寫入釋放的Cache地址，並且寫入第4個FIFO存儲器中當前寫指針指向的Cache地址存儲位置。寫入Cache地址的具體實現過程，詳細可以參見步驟403中的相關記載，本發明在此不再贅述。然後，以此類推，本發明在此也不再贅述。圖8為工作過程中Cache地址存儲在FIFO存儲器中的一種示意圖，如圖8所示，所釋放的Cache地址的順序是隨機的，不一定是所申請Cache地址的順序。需要說明的是，當FIFO存儲器中的Cache地址存儲位置全部寫入釋放的Cache地址之後，即FIFO存儲器中已無有用的Cache地址存儲位置存在，則FIFO存儲器會發出滿信號，表示自己的Cache地址存儲位置已滿，此時無法再將釋放的Cache地址寫入該FIFO存儲器中。
[0106]本發明實施例四提供的數據緩存處理方法，進一步地，通過接收包括N個釋放的Cache地址的數據釋放請求消息；對已緩存數據進行數據釋放處理；根據循環訪問順序，將N個釋放的Cache地址分別寫入M個FIFO存儲器中的N個FIFO存儲器中當前寫指針指向的Cache地址存儲位置，其中，FIFO存儲器的寫指針在寫入所述Cache地址之後指向下一個可用的Cache地址存儲位置；在接收到下一個數據釋放請求消息之後，根據循環訪問順序，從最後寫入釋放的Cache地址的FIFO存儲器的下一個FIFO存儲器開始寫入釋放的Cache地址。實現了在釋放多個Cache地址時，直接寫入多個FIFO存儲器中的當前讀指針所指向的Cache地址存儲位置，由於同時可以釋放多個Cache地址,提高了釋放Cache地址的效率，從而提高了申請Cache地址的效率。
[0107]圖9為本發明數據緩存處理裝置實施例一的結構示意圖，如圖9所示，本實施例的裝置可以包括:接收模塊51、讀取模塊52和處理模塊53，其中，接收模塊51用於接收數據緩存請求消息；讀取模塊52用於從FIFO存儲器中讀取當前讀指針指向的Cache地址，其中，FIFO存儲器的讀指針在讀取Cache地址之後指向下一個可用的Cache地址；處理模塊53用於根據讀取的Cache地址，對待緩存數據進行數據緩存處理。
[0108]本實施例的裝置，可以用於執行圖1所示方法實施例的技術方案，其實現原理和技術效果類似，詳細可以參見上述實施例中的相關記載，此處不再贅述。
[0109]圖10為本發明數據緩存處理裝置實施例二的結構示意圖，如圖10所示，本實施例的裝置在圖9所示裝置實施例的基礎上，本實施例的裝置還包括:存儲模塊54，上述的接收模塊51具體用於接收包含所需申請地址個數N的數據緩存請求消息；上述的讀取模塊52具體用於從M個FIFO存儲器中的N個FIFO存儲器中分別讀取各FIFO存儲器當前讀指針指向的Cache地址，其中，M和N均為自然數且M大於等於N ;該存儲模塊54用於將Cache的所有Cache地址存儲至M個FIFO存儲器中，每個FIFO存儲器中存儲的Cache地址的個數相同，且各FIFO存儲器中的Cache地址按照所需的先入先出順序排序，M個FIFO存儲器按照從第I個FIFO存儲器至第M個FIFO存儲器的循環訪問順序排序；讀取模塊52具體用於根據循環訪問順序，從M個FIFO存儲器中的前N個FIFO存儲器中分別讀取各FIFO存儲器當前讀指針指向的Cache地址。
[0110]進一步地，讀取模塊52還用於在接收模塊51接收到下一個數據緩存請求消息之後，根據循環訪問順序，從最後讀取Cache地址的FIFO存儲器的下一個FIFO存儲器開始讀取Cache地址。
[0111]本實施例的裝置，可以用於執行圖2所示方法實施例的技術方案，其實現原理和技術效果類似，詳細可以參見上述實施例中的相關記載，此處不再贅述。
[0112]圖11為本發明數據緩存處理裝置實施例三的結構示意圖，如圖11所示，本實施例的裝置在圖9或圖10所示裝置結構的基礎上，本實施例的裝置還包括:寫入模塊55，上述的接收模塊51還用於接收數據釋放請求消息；上述的處理模塊53還用於對已緩存數據進行數據釋放處理；寫入模塊55，用於將釋放的Cache地址寫入FIFO存儲器中當前寫指針指向的Cache地址存儲位置，其中，FIFO存儲器的寫指針在寫入Cache地址之後指向下一個可用的Cache地址存儲位置。
[0113]本實施例的裝置，可以用於執行圖5所示方法實施例的技術方案，其實現原理和技術效果類似，詳細可以參見上述實施例中的相關記載，此處不再贅述。
[0114]在本發明數據緩存處理裝置實施例四中，本實施例的裝置在圖11所示裝置結構的基礎上，上述的接收模塊51具體用於接收包括N個釋放的Cache地址的數據釋放請求消息；上述的寫入模塊55具體用於將N個釋放的Cache地址分別寫入M個FIFO存儲器中的N個FIFO存儲器中當前寫指針指向的Cache地址存儲位置，其中，M和N均為自然數且M大於等於N。
[0115]進一步地，上述的寫入模塊55具體用於根據循環訪問順序，將N個釋放的Cache地址分別寫入前M個FIFO存儲器中的前N個FIFO存儲器中當前寫指針指向的Cache地址存儲位置。
[0116]更進一步地，寫入模塊55還用於在接收模塊51接收到下一個數據釋放請求消息之後，根據循環訪問順序，從最後寫入釋放的Cache地址的FIFO存儲器的下一個FIFO存儲器開始寫入釋放的Cache地址。
[0117]本實施例的裝置，可以用於執行圖6所示方法實施例的技術方案，其實現原理和技術效果類似，詳細可以參見上述實施例中的相關記載，此處不再贅述。
[0118]圖12為本發明提供的計算節點實施例一的結構示意圖，如圖12所示，本實施例提供的計算節點700可以是包含計算能力的主機伺服器,或者是個人計算機(PersonalComputer ;以下簡稱:PC),或者是可攜帶的可攜式計算機或終端等,本發明在此不做限制，本發明具體實施例並不對計算節點700的具體實現做限定。計算節點700可以包括:處理器(Processor) 710、通信接口(Communications Interface) 720、存儲器(memory) 730、通信總線740，其中，處理器710、通信接口 720和存儲器730通過通信總線740完成各設備之間的通信。
[0119]存儲器730用於存儲執行本發明方案的程序代碼。存儲器730可以包含高速隨機存儲器(Random Access Memory,簡稱為RAM),也可以還包括非易失性存儲器(Non-volatile Memory),例如為至少一個磁碟存儲器。
[0120]處理器710用於執行存儲在存儲器730中的程序代碼，具體地，程序代碼包括計算機操作指令。其中，處理器710可以是一個中央處理器(Central Processing Unit,簡稱為 CPU),或者是特定集成電路 ASIC(Application Specific Integrated Circuit ;簡稱為ASIC)，或者是被配置成實施本發明實施例的一個或多個集成電路。
[0121]在一些實施方式中，存儲器730存儲了如下的元素，可執行模塊或者數據結構，或者他們的子集，或者他們的擴展集:
[0122]作業系統731，包含各種系統程序，用於實現各種基礎業務以及處理基於硬體的任務;
[0123]應用模塊732，包含各種應用程式，用於實現各種應用業務。
[0124]應用模塊732中包括但不限於:接收模塊733、讀取模塊734和處理模塊735。進一步地，應用模塊732還可以包括存儲模塊736。更進一步地，應用模塊732還可以包括寫入模塊737。應用模塊732中各模塊的具體實現參見本發明數據緩存處理裝置實施例一?四任意一實施例中的相應模塊，在此不贅述。
[0125]本領域普通技術人員可以理解:實現上述各方法實施例的全部或部分步驟可以通過程序指令相關的硬體來完成。前述的程序可以存儲於一計算機可讀取存儲介質中。該程序在執行時，執行包括上述各方法實施例的步驟；而前述的存儲介質包括:R0M、RAM、磁碟或者光碟等各種可以存儲程序代碼的介質。
[0126]最後應說明的是:以上各實施例僅用以說明本發明的技術方案，而非對其限制；儘管參照前述各實施例對本發明進行了詳細的說明，本領域的普通技術人員應當理解:其依然可以對前述各實施例所記載的技術方案進行修改，或者對其中部分或者全部技術特徵進行等同替換；而這些修改或者替換，並不使相應技術方案的本質脫離本發明各實施例技術方案的範圍。
【權利要求】
1.一種數據緩存處理方法，其特徵在於，包括: 接收數據緩存請求消息； 從先入先出FIFO存儲器中讀取當前讀指針指向的高速緩衝存儲器Cache地址，其中，所述FIFO存儲器的讀指針在讀取所述Cache地址之後指向下一個可用的Cache地址；根據讀取的Cache地址，對待緩存數據進行數據緩存處理。
2.根據權利要求1所述的方法，其特徵在於，所述接收數據緩存請求消息，包括: 接收包含所需申請地址個數N的數據緩存請求消息； 所述從FIFO存儲器中讀取當前讀指針指向的高速緩衝存儲器Cache地址，包括: 從M個FIFO存儲器中的N個FIFO存儲器中分別讀取各FIFO存儲器當前讀指針指向的Cache地址，其中，M和N均為自然數且M大於等於N。
3.根據權利要求2所述的方法，其特徵在於，所述從M個FIFO存儲器中的N個FIFO存儲器中分別讀取各FIFO存儲器當前讀指針指向的Cache地址之前，還包括: 將Cache的所有Cache地址存儲至所述M個FIFO存儲器中，每個FIFO存儲器中存儲的Cache地址的個數相同，且各FIFO存儲器中的Cache地址按照所需的先入先出順序排序，所述M個FIFO存儲器按照從第I個FIFO存儲器至第M個FIFO存儲器的循環訪問順序排序； 所述從M個FIFO存儲 器中的N個FIFO存儲器中分別讀取各FIFO存儲器當前讀指針指向的Cache地址,包括: 根據所述循環訪問順序，從所述M個FIFO存儲器中的前N個FIFO存儲器中分別讀取各FIFO存儲器當前讀指針指向的Cache地址。
4.根據權利要求3所述的方法，其特徵在於，在接收到下一個數據緩存請求消息之後，還包括: 根據所述循環訪問順序，從最後讀取Cache地址的FIFO存儲器的下一個FIFO存儲器開始讀取Cache地址。
5.根據權利要求3或4所述的方法，其特徵在於，還包括: 接收數據釋放請求消息； 對已緩存數據進行數據釋放處理； 將釋放的Cache地址寫入所述FIFO存儲器中當前寫指針指向的Cache地址存儲位置，其中，所述FIFO存儲器的寫指針在寫入所述Cache地址之後指向下一個可用的Cache地址存儲位置。
6.根據權利要求5所述的方法，其特徵在於，所述接收數據釋放請求消息，包括: 接收包括N個釋放的Cache地址的數據釋放請求消息； 所述將釋放的Cache地址寫入所述FIFO存儲器中當前寫指針指向的Cache地址存儲位置，包括: 將所述N個釋放的Cache地址分別寫入M個FIFO存儲器中的N個FIFO存儲器中當前寫指針指向的Cache地址存儲位置，其中，M和N均為自然數且M大於等於N。
7.根據權利要求6所述的方法，其特徵在於，所述將所述N個釋放的Cache地址分別寫入M個FIFO存儲器中的N個FIFO存儲器中當前寫指針指向的Cache地址存儲位置，包括:根據所述循環訪問順序，將所述N個釋放的Cache地址分別寫入M個FIFO存儲器中的前N個FIFO存儲器中當前寫指針指向的Cache地址存儲位置。
8.根據權利要求7所述的方法，其特徵在於，在接收到下一個數據釋放請求消息之後，還包括: 根據所述循環訪問順序，從最後寫入釋放的Cache地址的FIFO存儲器的下一個FIFO存儲器開始寫入釋放的Cache地址。
9.一種數據緩存處理裝置，其特徵在於，包括: 接收模塊，用於接收數據緩存請求消息； 讀取模塊，用於從先入先出FIFO存儲器中讀取當前讀指針指向的高速緩衝存儲器Cache地址,其中，所述FIFO存儲器的讀指針在讀取所述Cache地址之後指向下一個可用的Cache地址； 處理模塊，用於根據讀取的Cache地址，對待緩存數據進行數據緩存處理。
10.根據權利要求9所述的裝置，其特徵在於，所述接收模塊，具體用於接收包含所需申請地址個數N的數據緩存請求消息； 所述讀取模塊，具體用於從M個FIFO存儲器中的N個FIFO存儲器中分別讀取各FIFO存儲器當前讀指針指向的Cache地址，其中，M和N均為自然數且M大於等於N。
11.根據權利要求10所述的裝置，其特徵在於，還包括: 存儲模塊，用於將Cache的所有Cache地址存儲至所述M個FIFO存儲器中，每個FIFO存儲器中存儲的Cache地址的個數相同，且各FIFO存儲器中的Cache地址按照所需的先入先出順序排序，所述M個FIFO存儲器按照從第I個FIFO存儲器至第M個FIFO存儲器的循環訪問順序排序； 所述讀取模塊，具體用於根據所述循環訪問順序，從所述M個FIFO存儲器中的前N個FIFO存儲器中分別讀取各FIFO存儲器當前讀指針指向的Cache地址。
12.根據權利要求11所述的裝置，其特徵在於， 所述讀取模塊還用於在所述接收模塊接收到下一個數據緩存請求消息之後，根據所述循環訪問順序，從最後讀取Cache地址的FIFO存儲器的下一個FIFO存儲器開始讀取Cache地址。
13.根據權利要求11或12所述的裝置，其特徵在於， 所述接收模塊，還用於接收數據釋放請求消息； 所述處理模塊，還用於對已緩存數據進行數據釋放處理； 所述裝置還包括: 寫入模塊，用於將釋放的Cache地址寫入所述FIFO存儲器中當前寫指針指向的Cache地址存儲位置，其中，所述FIFO存儲器的寫指針在寫入所述Cache地址之後指向下一個可用的Cache地址存儲位置。
14.根據權利要求13所述的裝置，其特徵在於， 所述接收模塊，具體用於接收包括N個釋放的Cache地址的數據釋放請求消息； 所述寫入模塊，具體用於將所述N個釋放的Cache地址分別寫入M個FIFO存儲器中的N個FIFO存儲器中當前寫指針指向的Cache地址存儲位置，其中，M和N均為自然數且M大於等於N。
15.根據權利要求14所述的裝置，其特徵在於，所述寫入模塊具體用於根據所述循環訪問順序，將所述N個釋放的Cache地址分別寫入M個FIFO存儲器中的前N個FIFO存儲器中當前寫指針指向的Cache地址存儲位置。
16.根據權利要求15所述的裝置，其特徵在於，所述寫入模塊，還用於在所述接收模塊接收到下一個數據釋放請求消息之後，根據所述循環訪問順序，從最後寫入釋放的Cache地址的FIFO存儲器的下一個FIFO存儲器開始寫入釋放的Cache地址。
【文檔編號】G06F12/08GK103902471SQ201210587169
【公開日】2014年7月2日 申請日期:2012年12月28日 優先權日:2012年12月28日
【發明者】範純磊, 屈仁傑, 陳卓 申請人:華為技術有限公司