在半導體器件設置中提供自對準接點的方法

2023-07-21 21:54:31 2

專利名稱：在半導體器件設置中提供自對準接點的方法
技術領域：
本發明的實施方案一般涉及在半導體器件的製造中形成接點的方 法。特別是，本發明的實施方案涉及形成用於電源MOSFET的自對準 接點的方法。
背景技術：
接點便於半導體器件部件的電連接。在形成這種接點時可採用各 種方法和手段，包括光刻。光刻工藝通常用於在晶片上對各種層進行 構圖，以便製造按照電路圖的規定設置的電路結構。這種工藝一般需 要如將一層光刻膠澱積到要構圖的層上並採用曝光工具和模板對光刻 膠進行曝光等操作。這些模板公知為光柵或掩模。在曝光處理處理期 間，通過引導輻射能(例如紫外光)穿過光柵，使光柵成像到光刻膠 上。投射到光刻膠上的圖像按照所希望的圖形選擇地曝光。
曝光工具在它們的容量上可能受到限制，以便於半導體器件製造 工藝中的接觸結構的適當度量和對準。這種曝光工具的一個限制是它 們的解析度極限。曝光工具的解析度極限定義為曝光工具可以重複曝 光到光刻膠上的最小結構尺寸，並且是其焦深的函數。此外，曝光工 具的對準能力的限制可以通過需要精確對準構成半導體器件的各個結 構來暴露。這種器件結構的失對準可能導致半導體器件的致命缺陷。
利用上述曝光工具，製造到填充溝槽電源MOSFET中的溝槽的柵 極材料的接觸的方法有兩種。第一種方法示於圖1中，在將多晶矽層 101澱積到襯底103上並填充形成在襯底103中的溝槽104之後，需要 採用掩模(未示出)對多晶矽層101進行構圖。在主器件的區域中， 又稱為有源區，利用形成在填充溝槽的多晶矽材料中的凹槽，相對於矽襯底的前表面對多晶矽進行回蝕刻。在柵極總線的區域中，澱積的 矽的多晶層被構圖，以便層的一部分與填充位於其中的溝槽的材料電
接觸。這個層101a的延伸部形成在厚氧化物層105的表面上，該氧化 物層又稱為場氧化物，在其中可以製成到達柵極總線金屬107的接點。 在終端區域中，多晶矽膜可以被蝕刻掉或留下，以便在邊緣終端區域 中形成場板。如果多晶矽膜被蝕刻掉，沿著管芯邊緣的金屬帶109可 以提供場板電極的功能，如圖1和2所示。圖1中還示出了源接點111、 源區113、接觸注入部115和主體阱117。
第二種方法示於圖2中。這種方法在該器件的製造工藝期間在從 襯底的整個前表面對多晶矽層進行回蝕刻時不用多晶矽掩模。此外， 在柵極總線區域內局部較寬地形成溝槽，這便於每個接點連接到填充 寬溝槽201的多晶矽材料。
第一種方法的缺點是在前表面的表面結構中發現了大的高度差。 由於曝光工具的受限制的焦深，圍繞柵極總線區域的實際區域的不均 勻表面結構對可以通過光刻印刷的最小結構尺寸存在嚴重的限制。這 是因為由這種表面結構存在的高度差測試了曝光工具的解析度極限。 第二種方法解決了表面結構上的高度差的問題，但是必須依賴於曝光 工具的對準能力，即使小的失對準也可能導致洩漏電流的增加的危險 或甚至導致柵極和源極之間的電短路。而且，第二種方法不利於多晶 矽器件與主MOSFET容易地集成，因為可能形成的整個多晶矽層被蝕 刻掉。

發明內容
相應地，需要一種提供自對準接點的方法，同時提供用於光刻膠 掩模的所有關鍵的曝光的平坦表面。本發明提供一種實現了上述需要 的方法。
例如，本發明的一個實施方案提供一種用於自對準溝槽電源 MOSFET的方法和系統。該方法包括通過澱積在氧化物層上的氮化 矽蝕刻襯底中的溝槽；在溝槽的壁上形成柵極氧化物層；施加多晶矽 以填充溝槽和覆蓋氮化矽掩模的表面；通過CMP從氮化矽掩模的表面 除去多餘的多晶矽；以及施加光刻膠掩模以覆蓋一部分柵極總線。該方法還包括使形成在位於有源區中的溝槽中的多晶矽栓塞下凹，以 便在多晶矽栓塞上形成凹槽；用絕緣材料填充形成在多晶矽栓塞上的 凹槽，其中多晶矽栓塞形成在位於有源區中的溝槽中；施加第四光刻 膠掩模以限定在氮化物層中打開的接觸窗口；以及選擇地蝕刻氮化矽 膜和留下覆蓋位於有源區中的溝槽的平坦表面的氧化物按鈕。而且， 採用自對準間隔操作限定電接觸溝槽，並施加第五光刻膠掩模，以便 對到達半導體器件有源區的金屬接點進行構圖。平坦表面提供用於光 刻膠掩模的所有關鍵的曝光。
在一個實施方案中，該方法提供用於形成在寬溝槽中的半導體器 件(二極體)的集成。用多晶膜填充寬溝槽，用形成在有源電晶體區 域中的電晶體集成的半導體器件形成在其中。
通過閱讀下列參照附圖的優選實施方案的詳細說明，本領域普通 技術人員將更清楚理解本發明的這些和其它優點。


結合在本申請中並構成本申請的一部分的附圖示出了本發明的實 施方案，並與文字說明一起用於解釋本發明的原理。
圖1表示製造到達填充溝槽電源MOSFET中的溝槽的柵極材料的 接點的常規方法。
圖2表示製造到達填充溝槽電源MOSFET中的溝槽的柵極材料的 接點的常規方法。
圖3A表示根據本發明一個實施方案的便於蝕刻溝槽的硬掩模構 圖的襯底。
圖3B表示根據本發明一個實施方案的溝槽形成工藝。 圖3C表示根據本發明實施方案的源注入工藝。 圖3D表示根據本發明一個實施方案的自對準接觸溝槽的形成。 圖3E表示根據本發明一個實施方案在金屬澱積和構圖之後的最後 器件結構。
圖4A表示根據本發明一個實施方案的便於蝕刻溝槽的硬掩模構 圖的襯底。
圖4B表示根據本發明一個實施方案的溝槽形成工藝。圖4C表示根據本發明一個實施方案的用於提供注入部和接觸窗
口的工藝。
圖4D表示根據本發明一個實施方案的用於提供自對準接點的工藝。
圖4E表示根據本發明一個實施方案製造的最後半導體器件結構。 圖5表示根據本發明一個實施方案的用於在溝槽電源MOSFET中
提供自對準接點的方法的流程圖。
圖6是根據本發明一個實施方案的進行自對準間隔法方中的步驟
流程圖。
具體實施例方式
下面參照附圖詳細說明本發明的優選實施方案，本發明的例子示 於附圖中。在結合優選實施方案介紹本發明的同時，應該理解這些優 選實施方案不限制本發明的範圍。相反，本發明趨於覆蓋可能落入由 所附權利要求書限定的本發明的精神和範圍內的替換、修改和等效變 更。此外，在本發明的下列詳細說明中，為了提供更全面的理解本發 明而給出了各種特定的細節。然而，顯然本領域普通技術人員都明白 本發明可以在沒有這些特定細節的情況下實施。在其它情況下，對於 公知的方法、工序、部件和電路沒有詳細說明，以避免使本發明不清 楚。
形成用於溝槽電源MOSFET的自對準接點
圖3A-3E表示根據本發明一個實施方案以提供自對準接點為特徵 的MOSFET製造工藝。本發明的示意性實施方案提供自對準接點，該 自對準接點可以通過用光刻膠掩模屏蔽預先形成的結構而形成，其中 光刻膠掩模可以抵抗用於形成自對準接點用的空間的蝕刻劑。該保護 層屏蔽下面的預先形成的結構使其不接觸蝕刻劑，這有效地防止了蝕 刻劑蝕刻掉佔據圍繞被保護結構的區域的材料。這樣，掩模與預先形 成的結構的對準不太關鍵了，並且可以稱為"自對準"。根據示意實施 方案，可以提供用於光刻膠掩模(如這裡所述)的所有關鍵的曝光的平坦表面，便於製造高密度、精細構圖的結構，同時避免了關於曝光 工具的精確對準的問題，在對存在明顯高度差的表面進行構圖時可能
出現這個問題(見圖3A-3E)。
圖3A表示根據本發明一個實施方案的用硬掩模(第二光刻膠掩 模)構圖的襯底301，其中該硬掩模便於蝕刻溝槽。可以採用第一光刻 膠掩模(未示出)限定器件的邊緣終端部件的結構，如圖3A中所示的 浮置環308。圖3A示出了襯底301、基底氧化物層303、氮化矽膜305、 主體阱307、浮置環308和掩模開口 309。襯底301利於形成半導體器 件結構。根據示意實施方案，該襯底可以由矽形成並且可以利用注入 工藝形成主體阱(body well) 307。氮化矽膜305和基底氧化物層303 形成包括掩模開口 309的硬掩模，掩模開口 309可在形成溝槽時使用 (見圖3B)。
圖3B表示根據本發明一個實施方案的溝槽形成工藝。圖3B除了 圖3A中所示的結構之外還示出了有源區溝槽311、柵極區溝槽313、 多晶膜315、和柵極氧化物層317。根據示意實施方案，幹蝕刻工藝可 在形成溝槽時使用。根據一個實施方案，可採用反應離子蝕刻(RIE) 工藝形成溝槽。在已經形成溝槽之後，澱積作為溝槽壁的襯裡的柵極 氧化物317。然後在柵極氧化物層317上澱積多晶膜315，以便填充溝 槽和在溝槽中形成柵極材料。之後可以通過CMP從硬掩模的SiN層 305表面除去多餘的多晶矽，留下平坦的暴露表面。
然後可以將光刻膠掩模(第三)施加於最終表面上，以便區別於 主MOSFET的有源區和後續的柵極總線區域之間。之後可以通過幹法 蝕刻在主MOSFET中的矽襯底的前表面下面對多晶膜315形成凹槽。 這留下了佔據有源區溝槽311的多晶膜315，而佔據柵極區溝槽313的 多晶膜315保持與硬掩模的SiN層305的上表面一致。
圖3C表示根據本發明實施方案的源注入工藝。圖3C除了示出了 在圖3A和3B的描述中列舉的結構之外還示出了絕緣膜319、源區321、 和接觸窗口 323。絕緣膜319 (優選為氧化物或BPSG)可澱積並通過 CMP平面化，以便填充凹陷的多晶矽上方的空隙。然後向這個平坦表 面上施加第四光刻膠掩模以限定可以在氮化物層中打開的接觸窗口 323，以利於注入源區321。在有源區中，然後可以選擇蝕刻掉SiN膜，留下覆蓋溝槽的氧化物按鈕(見圖3C)。打開的接觸窗口 323可用於 促進源區321的注入和注入附加主體劑量以固定閾值電壓。這在矽和 柵極氧化物之間的摻雜劑再分布之後可能需要，並且柵極氧化物可能 形成在溝槽壁上。應該理解注入的源和主體慘雜劑可以釆用RTA (快 速熱退火)工藝進行電激活。而且，注入窗口還可以打開距離溝槽一 定距離，以使源金屬間接接觸到主體阱(未示出)。
圖3D示出了根據本發明一個實施方案的自對準接觸溝槽的形成。 圖3D除了在圖3A-3C的討論中列舉的結構之外還示出了氧化物間隔 器325、接觸溝槽327、和接觸注入物329。根據一個實施方案，氧化 物間隔器325可以通過以下工藝順序沿著接觸窗口 (例如圖3C中的 323)的壁形成，包括提供氧化物CVD膜和通過R正工藝進行各向異 性回蝕刻。在接觸區域327中，可採用後續的RIE步驟蝕刻矽表面。 之後，可以穿過源區的整個深度和後續的接觸注入物329蝕刻淺溝槽， 以便增加在接觸界面處的主體阱中的摻雜劑濃度。源區可沿著接觸溝 槽327的側壁接觸(見圖3E)。
圖3E表示根據本發明一個實施方案在金屬澱積和金屬化接點331 的構圖之後的最後器件結構。所述工藝流程形成金屬化接點331與溝 槽之間的臺面區域中的電晶體的有源區以及與佔據溝槽網絡的多晶矽 柵極材料的自對準。
應該理解根據本發明示意實施方案的最後器件結構以溝槽柵極設 置為特徵。如圖3E所示，在最後器件結構中，填充位於有源器件和柵 極總線區域中的溝槽的多晶矽材料可以形成為不同層。在有源器件區 域中，填充溝槽的多晶矽(其可以用作柵極材料)可以在矽襯底的前 表面下面形成凹陷，並通過絕緣材料與上層源金屬絕緣。然而，在柵 極總線區域中，填充位於那裡的溝槽的多晶矽在襯底的前表面上方延 伸並產生貫穿場氧化物層的栓塞。根據示意實施方案，如此形成的栓 塞的頂部與形成柵極總線的金屬接點電接觸。有源器件和柵極總線區 域中的溝槽形成連續格柵，使得填充這些溝槽的多晶矽形成公共柵極。
根據示意實施方案，在多晶矽層中製成的半導體器件可以集成到 具有主電晶體的單晶片上。這是可以實現的，其中多晶矽膜設置在寬 溝槽中並通過作為溝槽襯裡的氧化物膜與主電晶體隔離(如這裡參照
9圖4A-4E所述的)。根據這個實施方案，填充寬溝槽的多晶矽材料的頂 表面可以凹陷到襯底的前表面下面，然後用絕緣膜覆蓋。沒有形成凹 陷的多晶矽膜的段構成栓塞接點，該栓塞接點跨接在絕緣體上並具有 可以與襯底的表面一致的表面。這些栓塞後來可與專用金屬電極接觸， 其中所述專用金屬電極形成在多晶矽層中形成的半導體器件的電端 子。此外，如前所述，在本發明的示意實施方案中，可提供平坦表面 用於光刻膠掩模(如這裡所述的)的所有關鍵的曝光，便於製造高密 度、精細構圖的結構，同時避免了關於曝光工具的精確對準的問題， 這些問題在對存在明顯高度差的表面進行構圖時可能出現。如這裡所 述的，示意實施方案還提供用於形成到達溝槽之間的臺面的自對準接 點的方法。
圖4A-4E表示根據本發明一個實施方案以提供自對準接點為特徵的 MOSFET製造工藝。圖4A表示根據本發明一個實施方案的用硬掩模(第 二光刻膠掩模)構圖的襯底401(包括注入區域407)，其中該硬掩模便於 蝕刻溝槽。可以採用第一光刻膠掩模(未示出)限定器件的邊緣終端部 件的結構。圖4A示出了襯底401、注入區域407、基底氧化物層403、 氮化矽膜405、和掩模開口413、 415和417。襯底401提供用於形成器 件部件的支架。根據示意實施方案，矽襯底401提供可形成MOSFET的 基底材料。與氮化矽膜405和基底氧化物層403 —起形成包括掩模開口 413、415和417的硬掩模，其中所述掩模開口可便於蝕刻溝槽(見圖4B)。
圖4B示出了根據本發明一個實施方案的溝槽形成工藝。圖4B除 了在圖4A的討論中列舉的結構之外還示出了有源區溝槽411和412、 寬溝槽413、多晶膜415和氧化物膜417。根據示意實施方案，利用主 體和溝槽掩模的幹法蝕刻工藝可在形成有源區溝槽411和412以及寬 溝槽413時使用。根據一個實施方案，可採用反應離子蝕刻(RIE)工 藝形成溝槽。在已經形成溝槽之後，可以進行作為溝槽壁的襯裡的氧 化物膜417的澱積。然後在柵極氧化物膜417上澱積多晶膜415以填 充溝槽和形成填充溝槽的電極材料。根據示意實施方案，然後通過澱 積成為寬溝槽壁的襯裡的氧化物膜417，使填滿寬溝槽413的多晶矽材 料與電晶體隔離。按照該實施方案，凹陷的多晶矽可以從硬模的SiN 層405的表面除去，且暴露的多晶矽表面在CMP操作中被平面化。然後將光刻膠掩模(第三)施加於平坦表面上以區別主MOSFET 的有源區和其它電路區。然後通過選擇幹法蝕刻使多晶矽膜415下凹 到主MOSFET區域中的矽襯底的前表面之下。這就留下了填充有源區 溝槽411和412的多晶膜415和凹陷的寬溝槽413。在施加有源掩模和 多晶矽的後來的回蝕刻之後獲得了圖4B中所示的結構。
圖4C示出根據本發明一個實施方案用於提供注入物和接觸窗口 的工藝。除了圖4A和4B的討論中列舉的結構之外圖4C還示出了絕 緣膜419、源區421、和接觸窗口 423。可以澱積絕緣膜419，然後通 過CMP工藝進行平面化。澱積的絕緣膜填充了凹陷多晶矽上方的孔空 隙。然後可在第二CMP工藝中對絕緣膜進行平面化。可施加第四光刻 膠掩模以確定可以在氮化物層中打開的接觸窗口 423，以利於源區421 的注入。在有源區中，SiN膜可選擇地被蝕刻掉，留下氧化物按鈕以覆 蓋溝槽(見圖4C)。打開的接觸窗口 423可用於促進源區421的注入 和注入附加主體(body)劑量以固定閾值電壓。在可能發生在溝槽壁 上的矽和柵極氧化物之間的摻雜劑再分布之後可能需要這樣。可採用 RTA (快速熱退火)工藝電激活注入源和主體摻雜劑。根據一個實施方 案，注入窗口也可以打開距離溝槽一定的距離，以便使源金屬間接接 觸主體阱。而且，通過各個注入步驟可以在多晶矽膜中形成PN結。
圖4D示出了根據本發明一個實施方案用於提供自對準接點的工 藝。除了在圖4A-4C的討論中列舉的結構之外，圖4D還示出了氧化 物間隔器425、接觸溝槽427、和接觸注入部429。氧化物間隔器425 是通過以下工藝序列沿著接觸窗口的壁形成的，包括提供氧化物CVD 膜和通過RIE工藝進行的各向異性回蝕刻。在接觸區域中，可採用後 續的RIE步驟蝕刻矽表面。之後，可以穿過形成的源區和接觸注入部 429的整個深度蝕刻淺溝槽，以便增加在接觸界面處的主體阱中的摻雜 劑濃度。源區可以沿著接觸溝槽427的側壁接觸。
圖4E表示根據本發明一個實施方案製造的最後半導體器件結構。 圖4E示出了在金屬化接點431的澱積和構圖之後的最後器件結構。在 填充寬溝槽的多晶膜中形成的器件的電極可通過對準結構進行接觸， 如通過主電晶體的金屬化接點431所表示的。設置在寬溝槽中的多晶 矽二極體可用作ESD 二極體以保護主MOSFET的柵極端子不進行靜電放電，或者作為與主電晶體集成的溫度傳感器件。
本發明的實施方案利於多晶矽器件(例如二極體)容易地集成，
該多晶矽器件可設置在襯底表面上並且需要與主MOSFET電絕緣。如 前所述，用於形成二極體的多晶矽材料可設置在寬溝槽阱內。這種材 料可通過氧化物膜與矽襯底隔離並可形成以表現為等於溝槽深度的厚 度。這可在CMP操作期間實現，其中該CMP操作將從硬掩模表面除 去多餘的多晶矽。
根據一個實施方案，集成的多晶矽器件可通過最後器件結構中的 薄柵極氧化物膜與主電晶體隔離。這利於可用作溫度傳感器的多晶矽 二極體的集成。然而，如果多晶矽二極體可用於保護柵極氧化物不受 靜電放電(ESD保護)的損壞，則氧化物隔離結構必須比柵極氧化物 膜厚很多。這種結構可以通過在以下兩個獨立工藝中的步驟提供首 先蝕刻和氧化形成在有源區中的溝槽，然後蝕刻和氧化在多晶矽二極 管的集成中使用的寬溝槽。這種工藝組成可能更複雜和昂貴，但是容 易進行。
圖5表示根據本發明一個實施方案在溝槽電源MOSFET中提供自 對準接點的方法。根據這種實施方案，可提供用於光刻膠掩模(如這 裡所述的)的所有關鍵的曝光的平坦表面，這有利於製造高密度、精 細構圖的結構，同時避免關於在對存在明顯高度差的表面進行構圖時 可能出現的曝光工具的精確對準的問題。
在步驟501 ，在襯底中貫穿澱積在氧化物層上的氮化矽的掩模形 成溝槽。根據示意實施方案，在形成溝槽時可採用幹法蝕刻。根據一 個實施方案，可採用反應離子蝕刻(RIE)工藝形成溝槽。
在步驟503，在步驟501中形成的溝槽的壁上形成柵極氧化物層。 形成溝槽之後，可以進行作為溝槽壁襯裡的柵極氧化物317的澱積。 在步驟505，多晶矽用於填充溝槽和覆蓋氮化矽掩模的表面(見步驟 501)。這可以通過在柵極氧化物層(例如317)上澱積多晶膜以便用柵 極材料填充溝槽來實現。
在步驟507，從氮化矽(SiN)掩模的表面除去多餘的多晶矽。根 據一個實施方案，通過CMP從硬掩模的SiN層(例如305)的表面除 去多餘的多晶矽，留下與SiN層的頂表面一致的平坦表面。在步驟509，提供光刻膠掩模以覆蓋柵極總線的後來位置。光刻膠 掩模可用於區別主MOSFET的有源區和後續的柵極總線區域。
在步驟511，形成在為有源區中的溝槽中的多晶矽栓塞(例如多晶 矽膜315)被蝕刻，以便在多晶矽栓塞上方的區域中形成凹槽。根據示 意實施方案，可以通過選擇幹法蝕刻使多晶矽栓塞(例如多晶矽膜315) 下凹到主MOSFET區域中的矽襯底的前表面下面。這留下了填充有源 區溝槽(例如311)的多晶膜(例如315)，同時填充柵極區溝槽(例 如313)的多晶膜(例如315)保持與硬掩模的SiN層(例如305)的 頂表面一致。
在步驟513，在形成在有源區中的溝槽中的多晶矽栓塞上方形成的 凹槽用絕緣膜(例如319)填充。根據示意實施方案，可以澱積絕緣膜 319，並通過CMP工藝進行平面化，以便填充凹陷多晶矽上方的間隙。 通過CMP工藝除去多餘材料之後，露出硬掩模的平坦表面。
在步驟515，施加第四光刻膠掩模，以確定可以在氮化物層中打開 的接觸窗口 (例如323)。這些窗口便於半導體器件區域(例如321) 的注入。在有源區中，在步驟517，然後選擇地蝕刻掉SiN膜，留下平 坦表面的氧化物按鈕，以便覆蓋位於其中的溝槽(見圖3C)。
在步驟519，採用自對準間隔方法(見圖6)限定電接觸溝槽。並 且，在步驟521，施加第五光刻膠掩模以對構成為(例如通過澱積等) 到達半導體器件有源區的金屬接點進行構圖。根據示意實施方案，上 述工藝提供到達半導體器件溝槽之間的電晶體臺面區域的有源區和到 達構成柵極材料的多晶矽的接點的自對準形成，其中柵極材料填充半 導體器件溝槽。
圖6是根據本發明一個實施方案在進行自對準間隔器方法時的步 驟流程。根據示意實施方案，該方法便於提供到達半導體器件的源區 的自對準接點。
在步驟601，沿著接觸窗口 (例如323)的壁形成氧化物間隔器(例 如325)。根據示意實施方案，氧化物間隔器是通過氧化物CVD膜的澱 積與通過RIE工藝進行的氧化物膜的各向異性相結合形成的。
在步驟603，在接觸區域中，在第二RIE操作中蝕刻矽表面。根據 示意實施方案，蝕刻該表面以形成沿著源區延伸的淺溝槽。在步驟605，在溝槽底部形成接觸注入部，以便增加在接觸界面處的主體阱中的摻 雜劑濃度。應該理解源區可通過金屬接點沿著接觸溝槽的側壁接觸(見 步驟521，圖5)。
如前面參照示意實施方案所述，本發明提供用於在溝槽電源
MOSFET中的自對準接點的方法。該方法包括在襯底中貫穿澱積在氧 化物層上的氮化矽掩模蝕刻溝槽，在溝槽壁上形成柵極氧化物層，施 加多晶矽以填充溝槽和覆蓋氮化矽掩模表面，施加光刻膠掩模以覆蓋 柵極總線的位置和從氮化矽掩模的表面除去多晶矽。該方法還包括使 形成在有源區中的溝槽中的多晶矽栓塞下凹，以便在多晶矽栓塞上方 形成凹槽，用絕緣材料填充形成在有源區中的溝槽中的多晶矽栓塞上 方的凹槽，施加第四光刻膠掩模以限定在氮化物層中打開的接觸窗口， 並選擇地蝕刻氮化矽膜，留下覆蓋位於有源區中的溝槽的平坦表面氧 化物按鈕。而且，採用自對準間隔操作限定電接觸溝槽，並且施加第 五光刻膠掩模，以便對與半導體器件有源區接觸的金屬接點進行構圖。
總之，本公開介紹用於提供用於溝槽電源MOSFET的自對準接點 的方法。該方法包括在襯底中貫穿澱積在氧化物層上的氮化矽掩模蝕 刻溝槽，在溝槽壁上形成柵極氧化物層，施加多晶矽以填充溝槽和覆 蓋氮化矽掩模的表面，從氮化矽掩模的表面除去多晶矽，和施加光刻 膠掩模以覆蓋柵極總線的位置。該方法還包括使形成在有源區中的溝 槽中的多晶矽栓塞下凹，以便在多晶矽栓塞上方形成凹槽，用絕緣材 料填充形成在有源區中的溝槽中的多晶矽栓塞上方的凹槽，施加第四 光刻膠掩模以限定在氮化物層中打開的接觸窗口，並選擇地蝕刻氮化 矽膜，留下覆蓋位於有源區中的溝槽的平坦表面氧化物按鈕。而且， 採用自對準間隔操作限定電接觸溝槽，並且施加第五光刻膠掩模，以 便對與半導體器件有源區接觸的金屬接點進行構圖。
前面已經對本發明的特殊實施方案進行了說明，這只是示意性的 和說明性的。它們不使本發明限於公開的特殊形式，並鑑於上述教導 可以做很多的修改和改變。為了最好地解釋本發明的原理及其實踐應 用而選擇和介紹實施方案，以便由此使本領域普通技術人員最好地利 用本發明，具有各個修改的各種實施方案適用於特殊使用。本發明的 範圍可由所附權利要求書及其等效形式限定。
權利要求
1. 一種在集成MOSFET設置中提供自對準接點的方法，其特徵在於，包括提供具有第一表面的半導體襯底和形成在所述半導體襯底的所述第一表面上可接近的多個半導體器件；沿著形成在所述襯底中的接觸窗口的壁產生氧化物間隔器和在RIE操作中蝕刻襯底表面，以便在接觸區域中形成接觸溝槽；以及在所述接觸溝槽中形成接觸注入部，以便增加在接觸界面處的主體阱中的摻雜劑濃度，其中源區沿著所述接觸溝槽的側壁接觸。
2. 如權利要求1所述的方法，其特徵在於，還包括隔離位於半導體器件的有源區中的多晶矽材料，和提供對位於所述集成半導體器件 的柵極總線區域中的多晶矽栓塞的頂部的訪問。
3. 如權利要求2所述的方法，其特徵在於，還包括在CMP (化學 機械拋光方法)操作中從氮化矽掩模的表面除去所述多晶矽材料的步 驟。
4. 如權利要求3所述的方法，其特徵在於，還包括施加區別所述 半導體器件的有源區和所述器件的柵極總線區域的光刻膠掩模。
5. 如權利要求4所述的方法，其特徵在於，所述多晶矽栓塞在柵 極總線區域中的高度與掩模的表面相一致。
6. 如權利要求5所述的方法， 性地蝕刻所述絕緣材料。
7. 如權利要求6所述的方法， 化物或BPSG。
8. 如權利要求2所述的方法，其特徵在於，相對於所述掩模選擇 其特徵在於，所述絕緣材料包括氧 其特徵在於，還包括使所述多晶矽栓塞和形成柵極總線的金屬之間電接觸。
9. 如權利要求8所述的方法，其特徵在於，還包括在所述襯底中蝕刻寬溝槽。
10. 如權利要求9所述的方法，其特徵在於，用其中形成有半導體 器件的多晶膜填充所述寬溝槽。
全文摘要
一種用於溝槽電源MOSFET的自對準接點的方法，包括在襯底中貫穿澱積在氧化物層上的氮化矽掩模蝕刻溝槽，在溝槽壁上形成柵極氧化物層，施加多晶矽以填充溝槽和覆蓋氮化矽掩模的表面，從氮化矽掩模的表面除去多晶矽，和施加光刻膠掩模以覆蓋柵極總線的位置。還包括使形成在有源區的溝槽中的多晶矽栓塞下凹，以在多晶矽栓塞上方形成凹槽，用絕緣材料填充形成在有源區中的溝槽中多晶矽栓塞上方的凹槽，施加第四光刻膠掩模以限定在氮化物層中打開的接觸窗口，並選擇蝕刻氮化矽膜，留下覆蓋位於有源區中的溝槽的平坦表面氧化物按鈕。且採用自對準間隔操作限定電接觸溝槽，並施加第五光刻膠掩模，以便對與半導體器件有源區接觸的金屬接點進行構圖。
文檔編號H01L27/04GK101425478SQ20081017823
公開日2009年5月6日 申請日期2003年9月24日 優先權日2002年9月24日
發明者J·考瑞克, R·Q·徐 申請人:維西埃-矽化物公司